JPWO2004077556A1 - 半導体集積回路装置及びその電源配線方法 - Google Patents
半導体集積回路装置及びその電源配線方法 Download PDFInfo
- Publication number
- JPWO2004077556A1 JPWO2004077556A1 JP2005502926A JP2005502926A JPWO2004077556A1 JP WO2004077556 A1 JPWO2004077556 A1 JP WO2004077556A1 JP 2005502926 A JP2005502926 A JP 2005502926A JP 2005502926 A JP2005502926 A JP 2005502926A JP WO2004077556 A1 JPWO2004077556 A1 JP WO2004077556A1
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- wiring
- supply wiring
- voltage drop
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 171
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 230000003014 reinforcing effect Effects 0.000 claims abstract description 317
- 238000009826 distribution Methods 0.000 claims description 22
- 230000002787 reinforcement Effects 0.000 claims description 9
- 238000003860 storage Methods 0.000 claims description 8
- 238000000638 solvent extraction Methods 0.000 claims description 4
- 238000004364 calculation method Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 description 78
- 238000004458 analytical method Methods 0.000 description 65
- 238000012545 processing Methods 0.000 description 41
- 230000000694 effects Effects 0.000 description 34
- 238000012986 modification Methods 0.000 description 30
- 230000004048 modification Effects 0.000 description 30
- 238000005192 partition Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 16
- 230000010365 information processing Effects 0.000 description 15
- 239000011295 pitch Substances 0.000 description 10
- 238000012937 correction Methods 0.000 description 7
- 238000012938 design process Methods 0.000 description 7
- 238000013461 design Methods 0.000 description 6
- 230000009467 reduction Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000003252 repetitive effect Effects 0.000 description 3
- 230000033228 biological regulation Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本発明は安定に動作する半導体集積回路装置の電源配線の配線方法を開示する。論理回路部１３に電源を供給する基本電源配線１８の上層に設けられた電源メッシュ２４は縦補強電源配線２２及び横補強電源配線２３を含む。縦補強電源配線２２及び横補強電源配線２３の幅は、分割単位ｕ０毎にＩＲドロップ又は過剰の電流密度を緩和するように最適化されている。
Description
本発明は、半導体集積回路装置及びその電源配線方法に関する。
半導体集積回路装置（ＬＳＩ）の大規模化及び高集積化が進むにつれ、論理回路部に動作電流を供給する電源配線の抵抗の増加によって生じる論理回路部の内側（例えば、中心部近傍）での電圧降下（ＩＲドロップ）がより顕著となる。電源配線の電圧降下は、論理ゲートの応答速度の低下や動作不良につながる看過できない問題である。そこで、従来のＬＳＩでは、論理回路部に直接電源を供給する基本電源配線に加え、補強電源配線を設けて総配線幅を増加させることによりＩＲドロップの緩和が図られている（特開２００２−２６１２４５号公報参照）。
図９１は、従来のＬＳＩの電源配線を示す平面図である。ＬＳＩ１は、論理回路部２の上にＸ方向に配線された基本電源配線３と、当該基本電源配線３より上層の複数の配線層に亘って格子状に配線された補強電源配線４と、電源リング６とを備える。
補強電源配線４は、自動配置配線により図９１のＸ方向及びＹ方向にそれぞれ等間隔（均等ピッチ）で配線されている。基本電源配線３及び補強電源配線４の各交点は、ビアホール等の接続孔を介して電気的に接続されている。電源パッド５から電源リング６を通じて補強電源配線４に供給された動作電流は、基本電源配線３を介して論理回路部２の素子へと供給される。
しかし、近年の急速なＬＳＩの大規模化及び高集積化に伴う配線の微細化及び配線長の延伸により、上記のような従来の電源配線では、ＩＲドロップを十分に緩和することができなくなりつつある。
また、論理回路部において比較的消費電力の大きい部分では、電源配線の電流密度が局所的に許容電流密度を超える場合がある。過剰な電流密度はエレクトロマイグレーションの発生の要因となることから、電流密度の制約違反はＬＳＩの信頼性の低下につながる。
図９１は、従来のＬＳＩの電源配線を示す平面図である。ＬＳＩ１は、論理回路部２の上にＸ方向に配線された基本電源配線３と、当該基本電源配線３より上層の複数の配線層に亘って格子状に配線された補強電源配線４と、電源リング６とを備える。
補強電源配線４は、自動配置配線により図９１のＸ方向及びＹ方向にそれぞれ等間隔（均等ピッチ）で配線されている。基本電源配線３及び補強電源配線４の各交点は、ビアホール等の接続孔を介して電気的に接続されている。電源パッド５から電源リング６を通じて補強電源配線４に供給された動作電流は、基本電源配線３を介して論理回路部２の素子へと供給される。
しかし、近年の急速なＬＳＩの大規模化及び高集積化に伴う配線の微細化及び配線長の延伸により、上記のような従来の電源配線では、ＩＲドロップを十分に緩和することができなくなりつつある。
また、論理回路部において比較的消費電力の大きい部分では、電源配線の電流密度が局所的に許容電流密度を超える場合がある。過剰な電流密度はエレクトロマイグレーションの発生の要因となることから、電流密度の制約違反はＬＳＩの信頼性の低下につながる。
本発明の目的は、安定性の向上された半導体集積回路装置及びその電源配線方法を提供することにある。
上記の目的を達成するために、本発明の第１の態様は、回路部と、前記回路部に電源を供給する第１電源配線と、前記第１電源配線と電気的に接続された第２電源配線とを備え、各第２電源配線の配線幅と、第２電源配線の配線間隔とのうちの少なくとも一つが前記第２電源配線における電圧降下を緩和するように設定されている半導体集積回路装置を提供する。
一実施形態の半導体集積回路装置は、前記回路部上に複数の行領域又は列領域を区画するように前記第１電源配線と電気的に接続された複数の第２電源配線を備え、前記複数の第２電源配線の間隔が不均一である。
一実施形態では、第２電源配線は複数の場所において異なる幅を有している。
一実施形態では、半導体集積回路装置は、給電部から前記回路部の内方に延伸され、前記第２電源配線に電源を供給する電源幹線をさらに備える。
一実施形態では、複数の電源幹線の先端が実質的に等しい電圧降下値を有するように構成されている。
一実施形態では、前記回路部は、前記第１電源配線および前記第２電源配線が配置されている複数の分割領域からなり、各分割領域は、互いに電気的に分離されている複数のセグメント領域からなり、前記電源幹線は一つの基端部と、前記複数のセグメント領域にそれぞれ対応付けられた複数の先端部とを有する。
一実施形態では、前記回路部は、前記第１電源配線および前記第２電源配線が配置されている複数の分割領域からなり、各分割領域に配置されている第１電源配線および第２電源配線は他の分割領域から電気的に分離されており、前記電源幹線は一つの基端部と、前記複数の分割領域の少なくとも一つに対応付けられた少なくとも一つの先端部とを有する。
一実施形態では、前記第２電源配線は、ストライプ状に分割された複数の並列配線を含む。
一実施形態では、前記第２電源配線は、前記回路部上に複数の行領域又は列領域を区画する複数の第２電源配線の一つであり、前記複数の第２電源配線の間隔は不均一である。
一実施形態では、前記第２電源配線は複数の第２電源配線の一つであり、前記複数の第２電源配線のいくつかは、前記回路部上に矩形以外の多角形状を有する領域を区画する線分を含む。
一実施形態では、前記第２電源配線は複数の第２電源配線の一つであり、隣接する２つの第２電源配線を接続する部分補強配線を更に備える。
一実施形態の半導体集積回路装置は、回路部と、前記回路部に電源を供給する第１電源配線と、給電部に接続された基端と前記第１電源配線に接続された複数の先端とを有し、かつ、前記給電部と前記第１電源配線との間で段階的に分岐されたツリー構造を有する電源幹線とを備える。
一実施形態では、前記電源幹線は複数の場所において異なる幅を有している。
一実施形態では、前記電源幹線からの電源供給を制御するスイッチング素子が当該電源幹線に設けられている。
一実施形態では、前記電源幹線は、ストライプ状に分割された複数の並列配線を含む。
本発明は更に、回路部と、前記回路部に電源を供給する第１電源配線とを有する半導体集積回路装置の電源配線方法であって、前記第１電源配線と電気的に接続するように第２電源配線を設けるステップと、前記第２電源配線における電圧降下を緩和するように、前記第２電源配線の配線幅及び前記第２電源配線の配線間隔のうち少なくとも一つを設定するステップとを備える方法を提供する。
一実施形態では、前記設定するステップは、前記第２電源配線の長手方向に少なくとも一つの配線部分に区分けし、各配線部分毎に仮の電圧降下及び仮の電流密度の少なくとも一方を算出し、算出された値に応じて各配線部分の幅を設定することを含む。
一実施形態では、前記第２電源配線は複数の第２電源配線の一つであり、前記設定するステップは、前記回路部上に複数の領域が区画されるように前記複数の第２電源配線を仮配線し、各領域を、各々が所定の最小サイズを有する複数のブロックに分割し、各ブロックの電圧降下値を算出し、前記複数の領域内の複数のブロックの電圧降下値の合計が互いに実質的に等しくなるように、前記複数の第２電源配線の間隔を設定することを含む。
一実施形態では、前記第２電源配線は前記回路部上に複数の矩形領域を区画する複数の第２電源配線の一つであり、前記設定するステップは、各矩形領域の電圧降下値を算出し、前記複数の矩形領域の電圧降下値が許容範囲を満たすように、前記許容値を外れた電圧降下値を有している矩形領域を区画している第２電源配線の線分を移動させることを含む。
一実施形態では、前記第２電源配線は前記回路部上に複数の矩形領域を区画する複数の第２電源配線の一つであり、前記設定するステップは、各矩形領域の電圧降下値を算出し、許容範囲を超えている電圧降下値を有している矩形領域がある場合、当該矩形領域に関連する２つの第２電源配線を接続して当該矩形領域を２分割するように部分補強配線を追加することを含む。
一実施形態では、前記第２電源配線は複数の第２電源配線の一つであり、前記設定するステップは、前記回路部上に複数の領域が区画されるように前記複数の第２電源配線を前記回路部上に仮配線し、各領域を、各々が所定の最小サイズを有する複数のブロックに分割し、各ブロックの電圧降下値を算出し、前記複数の領域において電圧降下値の代表値を算出し、隣接する領域におけるブロックの電圧降下値の代表値を比較し、前記隣接する領域における前記電圧降下値の代表値が実質的に等しくなるように前記複数の第２電源配線を再度仮配線し、前記再度の仮配線後の前記回路部の電圧降下の分布を求め、前記回路部上に所定の上限を超える電圧降下が生じているか否かを判定し、前記上限を超える電圧降下が生じている場合には、該電圧降下が前記上限以下となるまで、前記電圧降下値の算出、前記電圧降下値の代表値の比較、及び前記複数の第２電源配線の再度の仮配線を繰り返すことを含む。
一実施形態では、前記第２電源配線は複数の第２電源配線の一つであり、前記設定するステップは、前記回路部の電圧降下分布を求めて、電圧降下のピークが生じる仮の電圧降下ピーク位置を記憶し、前記複数の第２電源配線の少なくとも一つが前記仮の電圧降下ピーク位置を通るように前記複数の第２電源配線を仮配線し、前記仮の電圧降下ピーク位置における電圧降下値が所定の上限以下になるまで、前記仮の電圧降下ピーク位置を通る第２電源配線の幅を拡大し、前記複数の第２電源配線を仮配線した状態における前記回路部の電圧降下分布を求めて、前記回路部上に前記上限を超える電圧降下が発生しているか否かを判定し、前記上限を超える電圧降下が発生している場合には、同上限を超える電圧降下が回避されるまで、前記仮の電圧降下ピーク位置の記憶、前記複数の第２電源配線の仮配線、前記第２電源配線の幅の拡大、及び前記電圧降下の判定を繰り返すことを含む。
一実施形態の方法は、前記回路部上に仮の第２電源配線を設けるステップと、前記仮の第２電源配線を設けた状態にて、前記回路部上の仮の電圧降下分布を求め、仮の電圧降下ピーク位置を記憶するステップと、その中に前記仮の電圧降下ピーク位置を含みかつその消費電力量が規定の値と実質的に等しくなるように主電力ピースを前記回路部に設定するステップと、前記主電力ピースが前記回路部における前記主電力ピースを除く他の領域と電気的に分離されていると仮定して、前記主電力ピース内の仮の電圧降下分布を求め、該主電力ピース内の仮の電圧降下ピーク位置を記憶するステップと、給電部と前記主電力ピース内の仮の電圧降下ピーク位置近傍とを接続するように電源幹線を設けるステップとを更に備える。
一実施形態の方法は、前記回路部上に仮の第２電源配線を設けるステップと、前記仮の第２電源配線を設けた状態にて、前記回路部上の仮の電圧降下分布を求め、仮の電圧降下ピーク位置を記憶するステップと、その中に前記仮の電圧降下ピーク位置が含まれかつその消費電力量が規定の値と実質的に等しい主電力ピースを前記回路部に設定するステップと、前記主電力ピースが前記回路部における前記主電力ピースを除く他の領域と電気的に分離されていると仮定して、前記主電力ピース内の仮の電圧降下分布を求め、該主電力ピース内の仮の電圧降下ピーク位置を記憶するステップと、給電部と前記主電力ピース内の仮の電圧降下ピーク位置近傍とを接続するように主電源幹線を配線するステップと、前記主電源幹線の配線された状態にて、回路部上の仮の電圧降下分布を求め、前記他の領域の仮の電圧降下ピーク位置を記憶するステップと、前記給電部と前記他の領域の仮の電圧降下ピーク位置近傍とを接続するように副電源幹線を配線するステップとを更に備える。
一実施形態では、一つの主電力ピースが他の少なくとも一つの主電力ピースと部分的に重複した場合には、重複領域を解消するように、重複している主電力ピースのうち、関連する給電部から前記重複領域までの距離が遠い主電力ピースから前記重複領域を含む部分を削除し、その削除された部分を、他の主電力ピースと重複しない位置に移動させて、主電力ピースを再設定するステップが行われる。
本発明は更に、回路部と複数の給電部とを有する半導体集積回路装置の電源配線方法において、前記回路部を、各々が少なくとも一つのセグメント領域からなる複数のクラスタ領域に区分けするステップと、前記複数のクラスタ領域を前記複数の給電部と関連付けて、各クラスタ領域のセグメント領域と、関連する各給電部とを複数の電源幹線によって仮接続するステップと、各給電部に仮接続された前記複数の電源幹線を、関連する給電部に接続された一つの基端部と、関連するクラスタ領域の複数のセグメント領域に接続された複数の先端とを有する一つのツリー状電源幹線に統合するステップとを備える半導体集積回路装置の電源配線方法を提供する。
上記の目的を達成するために、本発明の第１の態様は、回路部と、前記回路部に電源を供給する第１電源配線と、前記第１電源配線と電気的に接続された第２電源配線とを備え、各第２電源配線の配線幅と、第２電源配線の配線間隔とのうちの少なくとも一つが前記第２電源配線における電圧降下を緩和するように設定されている半導体集積回路装置を提供する。
一実施形態の半導体集積回路装置は、前記回路部上に複数の行領域又は列領域を区画するように前記第１電源配線と電気的に接続された複数の第２電源配線を備え、前記複数の第２電源配線の間隔が不均一である。
一実施形態では、第２電源配線は複数の場所において異なる幅を有している。
一実施形態では、半導体集積回路装置は、給電部から前記回路部の内方に延伸され、前記第２電源配線に電源を供給する電源幹線をさらに備える。
一実施形態では、複数の電源幹線の先端が実質的に等しい電圧降下値を有するように構成されている。
一実施形態では、前記回路部は、前記第１電源配線および前記第２電源配線が配置されている複数の分割領域からなり、各分割領域は、互いに電気的に分離されている複数のセグメント領域からなり、前記電源幹線は一つの基端部と、前記複数のセグメント領域にそれぞれ対応付けられた複数の先端部とを有する。
一実施形態では、前記回路部は、前記第１電源配線および前記第２電源配線が配置されている複数の分割領域からなり、各分割領域に配置されている第１電源配線および第２電源配線は他の分割領域から電気的に分離されており、前記電源幹線は一つの基端部と、前記複数の分割領域の少なくとも一つに対応付けられた少なくとも一つの先端部とを有する。
一実施形態では、前記第２電源配線は、ストライプ状に分割された複数の並列配線を含む。
一実施形態では、前記第２電源配線は、前記回路部上に複数の行領域又は列領域を区画する複数の第２電源配線の一つであり、前記複数の第２電源配線の間隔は不均一である。
一実施形態では、前記第２電源配線は複数の第２電源配線の一つであり、前記複数の第２電源配線のいくつかは、前記回路部上に矩形以外の多角形状を有する領域を区画する線分を含む。
一実施形態では、前記第２電源配線は複数の第２電源配線の一つであり、隣接する２つの第２電源配線を接続する部分補強配線を更に備える。
一実施形態の半導体集積回路装置は、回路部と、前記回路部に電源を供給する第１電源配線と、給電部に接続された基端と前記第１電源配線に接続された複数の先端とを有し、かつ、前記給電部と前記第１電源配線との間で段階的に分岐されたツリー構造を有する電源幹線とを備える。
一実施形態では、前記電源幹線は複数の場所において異なる幅を有している。
一実施形態では、前記電源幹線からの電源供給を制御するスイッチング素子が当該電源幹線に設けられている。
一実施形態では、前記電源幹線は、ストライプ状に分割された複数の並列配線を含む。
本発明は更に、回路部と、前記回路部に電源を供給する第１電源配線とを有する半導体集積回路装置の電源配線方法であって、前記第１電源配線と電気的に接続するように第２電源配線を設けるステップと、前記第２電源配線における電圧降下を緩和するように、前記第２電源配線の配線幅及び前記第２電源配線の配線間隔のうち少なくとも一つを設定するステップとを備える方法を提供する。
一実施形態では、前記設定するステップは、前記第２電源配線の長手方向に少なくとも一つの配線部分に区分けし、各配線部分毎に仮の電圧降下及び仮の電流密度の少なくとも一方を算出し、算出された値に応じて各配線部分の幅を設定することを含む。
一実施形態では、前記第２電源配線は複数の第２電源配線の一つであり、前記設定するステップは、前記回路部上に複数の領域が区画されるように前記複数の第２電源配線を仮配線し、各領域を、各々が所定の最小サイズを有する複数のブロックに分割し、各ブロックの電圧降下値を算出し、前記複数の領域内の複数のブロックの電圧降下値の合計が互いに実質的に等しくなるように、前記複数の第２電源配線の間隔を設定することを含む。
一実施形態では、前記第２電源配線は前記回路部上に複数の矩形領域を区画する複数の第２電源配線の一つであり、前記設定するステップは、各矩形領域の電圧降下値を算出し、前記複数の矩形領域の電圧降下値が許容範囲を満たすように、前記許容値を外れた電圧降下値を有している矩形領域を区画している第２電源配線の線分を移動させることを含む。
一実施形態では、前記第２電源配線は前記回路部上に複数の矩形領域を区画する複数の第２電源配線の一つであり、前記設定するステップは、各矩形領域の電圧降下値を算出し、許容範囲を超えている電圧降下値を有している矩形領域がある場合、当該矩形領域に関連する２つの第２電源配線を接続して当該矩形領域を２分割するように部分補強配線を追加することを含む。
一実施形態では、前記第２電源配線は複数の第２電源配線の一つであり、前記設定するステップは、前記回路部上に複数の領域が区画されるように前記複数の第２電源配線を前記回路部上に仮配線し、各領域を、各々が所定の最小サイズを有する複数のブロックに分割し、各ブロックの電圧降下値を算出し、前記複数の領域において電圧降下値の代表値を算出し、隣接する領域におけるブロックの電圧降下値の代表値を比較し、前記隣接する領域における前記電圧降下値の代表値が実質的に等しくなるように前記複数の第２電源配線を再度仮配線し、前記再度の仮配線後の前記回路部の電圧降下の分布を求め、前記回路部上に所定の上限を超える電圧降下が生じているか否かを判定し、前記上限を超える電圧降下が生じている場合には、該電圧降下が前記上限以下となるまで、前記電圧降下値の算出、前記電圧降下値の代表値の比較、及び前記複数の第２電源配線の再度の仮配線を繰り返すことを含む。
一実施形態では、前記第２電源配線は複数の第２電源配線の一つであり、前記設定するステップは、前記回路部の電圧降下分布を求めて、電圧降下のピークが生じる仮の電圧降下ピーク位置を記憶し、前記複数の第２電源配線の少なくとも一つが前記仮の電圧降下ピーク位置を通るように前記複数の第２電源配線を仮配線し、前記仮の電圧降下ピーク位置における電圧降下値が所定の上限以下になるまで、前記仮の電圧降下ピーク位置を通る第２電源配線の幅を拡大し、前記複数の第２電源配線を仮配線した状態における前記回路部の電圧降下分布を求めて、前記回路部上に前記上限を超える電圧降下が発生しているか否かを判定し、前記上限を超える電圧降下が発生している場合には、同上限を超える電圧降下が回避されるまで、前記仮の電圧降下ピーク位置の記憶、前記複数の第２電源配線の仮配線、前記第２電源配線の幅の拡大、及び前記電圧降下の判定を繰り返すことを含む。
一実施形態の方法は、前記回路部上に仮の第２電源配線を設けるステップと、前記仮の第２電源配線を設けた状態にて、前記回路部上の仮の電圧降下分布を求め、仮の電圧降下ピーク位置を記憶するステップと、その中に前記仮の電圧降下ピーク位置を含みかつその消費電力量が規定の値と実質的に等しくなるように主電力ピースを前記回路部に設定するステップと、前記主電力ピースが前記回路部における前記主電力ピースを除く他の領域と電気的に分離されていると仮定して、前記主電力ピース内の仮の電圧降下分布を求め、該主電力ピース内の仮の電圧降下ピーク位置を記憶するステップと、給電部と前記主電力ピース内の仮の電圧降下ピーク位置近傍とを接続するように電源幹線を設けるステップとを更に備える。
一実施形態の方法は、前記回路部上に仮の第２電源配線を設けるステップと、前記仮の第２電源配線を設けた状態にて、前記回路部上の仮の電圧降下分布を求め、仮の電圧降下ピーク位置を記憶するステップと、その中に前記仮の電圧降下ピーク位置が含まれかつその消費電力量が規定の値と実質的に等しい主電力ピースを前記回路部に設定するステップと、前記主電力ピースが前記回路部における前記主電力ピースを除く他の領域と電気的に分離されていると仮定して、前記主電力ピース内の仮の電圧降下分布を求め、該主電力ピース内の仮の電圧降下ピーク位置を記憶するステップと、給電部と前記主電力ピース内の仮の電圧降下ピーク位置近傍とを接続するように主電源幹線を配線するステップと、前記主電源幹線の配線された状態にて、回路部上の仮の電圧降下分布を求め、前記他の領域の仮の電圧降下ピーク位置を記憶するステップと、前記給電部と前記他の領域の仮の電圧降下ピーク位置近傍とを接続するように副電源幹線を配線するステップとを更に備える。
一実施形態では、一つの主電力ピースが他の少なくとも一つの主電力ピースと部分的に重複した場合には、重複領域を解消するように、重複している主電力ピースのうち、関連する給電部から前記重複領域までの距離が遠い主電力ピースから前記重複領域を含む部分を削除し、その削除された部分を、他の主電力ピースと重複しない位置に移動させて、主電力ピースを再設定するステップが行われる。
本発明は更に、回路部と複数の給電部とを有する半導体集積回路装置の電源配線方法において、前記回路部を、各々が少なくとも一つのセグメント領域からなる複数のクラスタ領域に区分けするステップと、前記複数のクラスタ領域を前記複数の給電部と関連付けて、各クラスタ領域のセグメント領域と、関連する各給電部とを複数の電源幹線によって仮接続するステップと、各給電部に仮接続された前記複数の電源幹線を、関連する給電部に接続された一つの基端部と、関連するクラスタ領域の複数のセグメント領域に接続された複数の先端とを有する一つのツリー状電源幹線に統合するステップとを備える半導体集積回路装置の電源配線方法を提供する。
図１（ａ）は本発明の第１の実施形態に従うＬＳＩの電源配線を示す平面図。
図１（ｂ）は図１（ａ）中の一つの電源配線の拡大図。
図２（ａ）はＬＳＩの概略図。
図２（ｂ）は図２（ａ）の部分拡大図。
図３は基本電源配線の部分拡大図。
図４はＩＲドロップを回避するように配線幅を変更する工程を示す模式図。
図５は過剰の電流密度を回避するように配線幅を変更する工程を示す模式図。
図６はチップサイズとＩＲドロップ値との関係を示すテーブル。
図７は本発明の第２の実施形態に従うＬＳＩの電源配線を示す平面図。
図８はＩＲドロップマップの概略図。
図９及び図１０は本発明の第２の実施形態に従う電源配線方法のフローチャート。
図１１乃至図１３は図９及び図１０の配線方法の説明図。
図１４は本発明の第２の実施形態の第１変形例に従うＬＳＩの電源配線を示す平面図。
図１５は本発明の第２の実施形態の第１変形例に従う電源配線方法の部分的なフローチャート。
図１６及び図１７は本発明の第２の実施形態の第１変形例に従う配線方法の説明図。
図１８は本発明の第２の実施形態の第２変形例に従う電源配線方法の部分的なフローチャート
図１９乃至２３は本発明の第２の実施形態の第２変形例に従う電源配線方法の説明図。
図２３は本発明の第２の実施形態の第３変形例に従う電源配線方法の部分的なフローチャート。
図２４乃至図２８は本発明の第２の実施形態の第３変形例に従う電源配線方法の説明図。
図２９は本発明の第２の実施形態の第４変形例に従うＬＳＩの電源配線を示す平面図。
図３０は図２９の変形例の電源配線方法の一部を示すフローチャート。
図３１は補強電源配線（部分補強配線）の配線手法を示す説明図。
図３２は第３の実施形態のＬＳＩ内部における電源配線を示す平面図。
図３３は第３の実施形態の電源配線方法のフローチャート。
図３４は同じく第３の実施形態の電源配線方法のフローチャート。
図３５はＩＲドロップマップの概略図。
図３６乃至図３８は補強電源配線の配線手法を示す説明図。
図３９は第４の実施形態のＬＳＩ内部における電源配線を示す平面図。
図４０及び図４１は第４の実施形態における電源配線方法のフローチャート。
図４２はＩＲドロップマップの概略図。
図４３乃至図４８は電源幹線の配線手法を示す説明図。
図４９は主電力ピースが重複した場合の処理を説明する説明図。
図５０は本発明の第５の実施形態のＬＳＩ内部における電源配線を示す平面図。
図５１及び図５２は本発明の第５の実施形態の電源配線方法のフローチャート。
図５３はＩＲドロップマップの概略図。
図５４乃至図６３は電源幹線の配線手順を示す平面図。
図６４は本発明の第６の実施形態のＬＳＩ内部の電源配線を示す平面図。
図６５及び図６６は第６の実施形態の電源配線方法のフローチャート。
図６７乃至図７０は電源幹線の配線手法を示す説明図。
図７１及び図７２は第６の実施形態の変形例のＬＳＩ内部の電源配線を示す平面図
図７３及び図７４は本発明の第７の実施形態の電源配線方法のフローチャート。
図７５乃至図８０は電源幹線の配線手法を示す説明図。
図８１は本発明の第８の実施形態のＬＳＩの電源配線を示す平面図。
図８２は図８１のスイッチ素子の模式図。
図８３及び図８４は本発明の第８の実施形態の電源配線方法のフローチャート。
図８５は本発明の第８の実施形態の変形例のスイッチ素子の構成を模式的に示す説明図。
図８６は本発明の第８の実施形態の変形例のスイッチ素子を採用したＬＳＩ内部の電源配線を示す平面図。
図８７は本発明の別例の電源幹線の平面図。
図８８及び図８９は電源幹線のバリエーションを示す平面図。
図９０は本発明の第８の実施形態のスイッチ素子の配置例を示すブロック図。
図９１は従来のＬＳＩの電源配線を示す平面図。
図１（ｂ）は図１（ａ）中の一つの電源配線の拡大図。
図２（ａ）はＬＳＩの概略図。
図２（ｂ）は図２（ａ）の部分拡大図。
図３は基本電源配線の部分拡大図。
図４はＩＲドロップを回避するように配線幅を変更する工程を示す模式図。
図５は過剰の電流密度を回避するように配線幅を変更する工程を示す模式図。
図６はチップサイズとＩＲドロップ値との関係を示すテーブル。
図７は本発明の第２の実施形態に従うＬＳＩの電源配線を示す平面図。
図８はＩＲドロップマップの概略図。
図９及び図１０は本発明の第２の実施形態に従う電源配線方法のフローチャート。
図１１乃至図１３は図９及び図１０の配線方法の説明図。
図１４は本発明の第２の実施形態の第１変形例に従うＬＳＩの電源配線を示す平面図。
図１５は本発明の第２の実施形態の第１変形例に従う電源配線方法の部分的なフローチャート。
図１６及び図１７は本発明の第２の実施形態の第１変形例に従う配線方法の説明図。
図１８は本発明の第２の実施形態の第２変形例に従う電源配線方法の部分的なフローチャート
図１９乃至２３は本発明の第２の実施形態の第２変形例に従う電源配線方法の説明図。
図２３は本発明の第２の実施形態の第３変形例に従う電源配線方法の部分的なフローチャート。
図２４乃至図２８は本発明の第２の実施形態の第３変形例に従う電源配線方法の説明図。
図２９は本発明の第２の実施形態の第４変形例に従うＬＳＩの電源配線を示す平面図。
図３０は図２９の変形例の電源配線方法の一部を示すフローチャート。
図３１は補強電源配線（部分補強配線）の配線手法を示す説明図。
図３２は第３の実施形態のＬＳＩ内部における電源配線を示す平面図。
図３３は第３の実施形態の電源配線方法のフローチャート。
図３４は同じく第３の実施形態の電源配線方法のフローチャート。
図３５はＩＲドロップマップの概略図。
図３６乃至図３８は補強電源配線の配線手法を示す説明図。
図３９は第４の実施形態のＬＳＩ内部における電源配線を示す平面図。
図４０及び図４１は第４の実施形態における電源配線方法のフローチャート。
図４２はＩＲドロップマップの概略図。
図４３乃至図４８は電源幹線の配線手法を示す説明図。
図４９は主電力ピースが重複した場合の処理を説明する説明図。
図５０は本発明の第５の実施形態のＬＳＩ内部における電源配線を示す平面図。
図５１及び図５２は本発明の第５の実施形態の電源配線方法のフローチャート。
図５３はＩＲドロップマップの概略図。
図５４乃至図６３は電源幹線の配線手順を示す平面図。
図６４は本発明の第６の実施形態のＬＳＩ内部の電源配線を示す平面図。
図６５及び図６６は第６の実施形態の電源配線方法のフローチャート。
図６７乃至図７０は電源幹線の配線手法を示す説明図。
図７１及び図７２は第６の実施形態の変形例のＬＳＩ内部の電源配線を示す平面図
図７３及び図７４は本発明の第７の実施形態の電源配線方法のフローチャート。
図７５乃至図８０は電源幹線の配線手法を示す説明図。
図８１は本発明の第８の実施形態のＬＳＩの電源配線を示す平面図。
図８２は図８１のスイッチ素子の模式図。
図８３及び図８４は本発明の第８の実施形態の電源配線方法のフローチャート。
図８５は本発明の第８の実施形態の変形例のスイッチ素子の構成を模式的に示す説明図。
図８６は本発明の第８の実施形態の変形例のスイッチ素子を採用したＬＳＩ内部の電源配線を示す平面図。
図８７は本発明の別例の電源幹線の平面図。
図８８及び図８９は電源幹線のバリエーションを示す平面図。
図９０は本発明の第８の実施形態のスイッチ素子の配置例を示すブロック図。
図９１は従来のＬＳＩの電源配線を示す平面図。
以下、本発明の第１の実施形態にかかる半導体集積回路装置（ＬＳＩ）及びその電源配線方法について図面を参照しつつ説明する。
図２（ａ）に示すように、ＬＳＩ１０は、基板１２上に設けられた方形状をなす論理回路部１３を備える。論理回路部１３は、複数のセル１４から構成されている。基板１２において論理回路部１３の外周に沿うように、複数のパッド１５が配置されている。いくつかのパッド１５は論理回路部１３に電源を供給するための電源パッド（給電部、電源供給起点）１５ａとして機能する。給電部は論理回路部１３の上方や下方に設けられていてもよい。
図２（ｂ）に示すように、論理回路部１３を囲むように環状の電源配線すなわち電源リング１６が配線されている。電源リング１６は、引き出し線１７を介して電源パッド１５ａと電気的に接続されている。
具体的には、図３に示すように、電源リング１６は、電位ＶＤＤを有する第１のリング配線１６ａと、電位ＶＳＳを有する第２のリング配線１６ｂとから構成されている。第１のリング配線１６ａまたは第２のリング配線１６ｂが、ビアホール等の接続孔２０を介して、論理回路部１３上に配線されて同論理回路部１３に電源を供給する基本電源配線１８と接続されている。
基本電源配線１８は、第１のリング源配線１６ａと接続された基本電源配線１８ａ、および第２のリング配線１６ｂと接続された基本電源配線１８ｂからなり、基本電源配線１８ａ、１８ｂが論理回路部１３上にて交互に横方向に配線されている。基本電源配線１８に挟まれるように、横方向に整列されたセル列１９が形成される。電源パッド１５ａから電源リング１６（１６ａ，１６ｂ）に供給された動作電流は、基本電源配線１８（１８ａ，１８ｂ）を介してセル列１９に供給される。各セル列１９は、例えばインバータ素子などから構成されたセル１４を含む。セル１４の配置に使われるＣＡＤデータが電源配線のためのデータを含む場合には、そのＣＡＤデータにて表される複数のセルから構成されるセル群の電源配線と、その電源配線を電源リング１６に接続する電源配線とから各基本電源配線１８が構成される。
図１（ａ）に示すように、基本電源配線１８の上層には、論理回路部１３の電源を補強する格子状の補強電源配線（電源メッシュ）２４が配線されている。電源メッシュ２４はＹ方向に延びる縦補強電源配線２２とＸ方向に延びる横補強電源配線２３とからなる。縦補強配線２２及び横補強配線２３の各々は複数の層に亘って形成されている。これら縦補強配線２２及び横補強配線２３は基本的に等間隔（均等ピッチ）で配線されている。
各縦補強配線２２及び各横補強電源配線２３の両端部は、接続孔（図示略）を介して電源リング１６と電気的に接続されている。縦補強電源配線２２及び横補強電源配線２３と基本電源配線１８とは、縦補強電源配線２２及び横補強電源配線２３と基本電源配線１８との各交点又は交点の近傍に設けられた接続孔（図示略）を介して互いに電気的に接続されている。
各縦補強電源配線２２及び各横補強電源配線２３は、所定の分割単位にて長手方向に区分けされた少なくとも一つの配線部分によって構成される。各補強電源配線２２，２３の幅は、ＩＲドロップ（電圧降下）と過剰の電流密度との少なくとも一方を緩和するように、各配線部分毎に決められている。例えば、図１（ａ）の縦補強電源配線２２ａに注目した場合、図１（ｂ）に示すように、縦補強電源配線２２ａの幅は、分割単位ｕ０（電源メッシュ２４の格子サイズの半分）毎に決められている。なお、縦補強電源配線２２ａ以外の電源メッシュ２４を構成する補強電源配線についても、配線部分毎に配線幅が決められる。図１（ｂ）に示す縦補強電源配線２２ａの長手方向の寸法と横方向の幅との比率は実物と一致していない。
次に、図４及び図５を参照して、補強電源配線の配線幅を設定する処理について説明する。図４は、ＩＲドロップ値と配線幅との関係、図５は、電流密度と配線幅との関係を示す。図４，５の左側は、補強電源配線のＩＲドロップ及び電流密度を配線部分毎に示し、右側は補強電源配線の配線幅を模式的に示している。なお、ここでのＩＲドロップ値とは、補強電源配線が実際に配線されるのに先立って、論理回路部上に均一な配線幅を有する補強電源配線が仮に配線された場合に予想されるＩＲドロップ値（仮のＩＲドロップ値）のことをいう。また、ここでの電流密度とは、補強電源配線が実際に配線されるのに先立って、論理回路部上に均一な配線幅を有する補強電源配線が仮に配線された場合に予想される電流密度（仮の電流密度）のことをいう。
まず、仮のＩＲドロップ値に対応した配線幅の設定について説明する。
図４に示すように、均一な所定の幅にて形成された補強電源配線２６ａは、長手方向の分割単位ｕ１にて８つの配線部分（Ａａ１〜Ａｈ１）に区分けされる。なお、分割単位は、例えば、電源メッシュの格子サイズ、最小セルサイズを基準として設定してもよく、また任意の配線長であってもよい。
補強電源配線２６ａの配線幅は、部分Ａａ１〜Ａｈ１毎に算出された仮のＩＲドロップ値に対応して、部分Ａａ１〜Ａｈ１毎に変更される。幅の変更された配線部分Ａａ２〜Ａｈ２からなる補強電源配線２６ｂが図４の右側に示される。
すなわちまず、各部分Ａａ１〜Ａｈ１の仮のＩＲドロップ値がＩＲドロップ解析により算出される。ＩＲドロップ値は、「ＩＲドロップ値Ｖｄ＝電流値Ｉ×シート抵抗Ｒｓ×配線長Ｌ／配線幅Ｗ」といった関係式に従って算出される。ここで、シート抵抗Ｒｓは、「抵抗率ρ／配線膜厚ｄ」より算出され、製造プロセス条件により決定される。電流値Ｉは、電力解析を行うことにより求められる。そして、この関係式より算出された仮のＩＲドロップ値Ｖｄに基づいて、各部分Ａａ１〜Ａｈ１の配線幅が変更され、補強電源配線２６ｂの各部分Ａａ２〜Ａｈ２の配線幅が決定される。仮のＩＲドロップ値が大きいほど配線幅が太くされる。
なお、配線幅を増加させたい配線区間について、配線リソースの不足などにより配線幅の増加が困難な場合には、その増加分の配線幅を他の配線区間（例えば隣接区間）に振り分けてもよい。また、配線幅の変更については、図６に示すように、チップサイズとＩＲドロップ値とから経験則より求められたテーブルに基づいて行うこともできる。
この補強電源配線２６ａの場合、仮のＩＲドロップ値は、配線両端の部分Ａａ１、Ａｈ１で低く、配線中央の部分Ａｄ１、Ａｅ１ほど高くなるように分布している。そこで、新たな補強電源配線２６ｂの配線幅は、配線両端の部分Ａａ２、Ａｈ２では小さく、配線中央の部分Ａｄ２、Ａｅ２ほど大きくなるように設定されている。
次に、仮の電流密度に対応した配線幅の設定について説明する。
仮の電流密度に対応した配線幅の設定を行う場合、図５に示すように、補強電源配線２７ａの配線幅は、分割単位ｕ２（格子サイズ）で区分けされた各部分Ｂａ１〜Ｂｈ１毎に算出された仮の電流密度に対応して変更される。幅の変更された配線部分部分Ｂａ２〜Ｂｈ２からなる補強電源配線２７ｂが図５の右側に示される。
電流密度Ｊは、「電流値Ｉ／（配線膜厚ｄ×配線幅Ｗ）」より算出される。配線幅は、仮の電流密度が予め設定されたエレクトロマイグレーション制約を充足する許容電流密度以下となるように決定される。例えば、仮の電流密度が許容電流密度を超える場合には配線幅が増加され、仮の電流密度が許容電流密度に対して余裕がある場合には配線幅は減少される。
この補強電源配線２７ａの場合、仮の電流密度の分布は、配線中央の部分Ｂｄ１、Ｂｅ１から配線両端の部分Ｂａ１、Ｂｈ１へと高くなっている。そこで、新たな補強電源配線２７ｂの配線幅は、各部分Ｂａ２〜Ｂｈ２毎に仮の電流密度が許容電流密度以下となるように設定される。従って、新たな補強電源配線２７ｂの配線幅は、元の補強電源配線２７ａの仮の電流密度の分布に対応して、配線中央の部分Ｂｄ２、Ｂｅ２から配線両端の部分Ｂａ２、Ｂｈ２へと幅広く設定されている。
この補強電源配線２７ａの場合、最も仮の電流密度が高い配線両端の部分Ｂａ１、Ｂｈ１が許容電流密度以下となっているため、補強電源配線２７ｂは、仮の電流密度に余裕がある部分Ｂａ２、Ｂｈ２から配線中央の部分Ｂｄ２、Ｂｅ２へと減少されている。
次に、本実施形態の電源配線方法について、図１の例を参考に詳述する。
図１に示すＬＳＩ１０の電源配線は、縦補強電源配線２２及び横補強電源配線２３について、先ず仮のＩＲドロップ値に対応して配線幅を変更し、その後、仮の電流密度に対応して配線幅の変更を行って配線されたものである。仮の電流密度に対応した配線幅の変更の後、仮のＩＲドロップ値に対応した配線幅の変更を行ってもよいし、より最適な配線幅を得るべく、配線幅の変更を繰り返し行ってもよい。また、仮のＩＲドロップ値および仮の電流密度のいずれの条件も満たすのであれば、仮の電流密度、あるいは仮のＩＲドロップ値に対応した配線幅の変更のみを行ってもよい。
詳述すると、ＩＲドロップ値に対応した配線幅の変更では、まず、分割単位ｕ０の大きさを設定し、各電源配線を分割単位ｕ０で区分けする。図１（ｂ）の分割単位ｕ０の大きさは電源メッシュ２４の格子サイズの半分に設定されている。各配線部分毎に仮のＩＲドロップ値に対応した配線幅の変更が行われる。
仮の電流密度に対応した配線幅の変更では、分割単位ｕ０の大きさを設定し、各電源配線を分割単位ｕ０で区分けする。分割単位ｕ０は例えば電源メッシュ２４の格子サイズの半分である。各配線部分毎に仮の電流密度に対応した配線幅の変更が行われる。なお、このときの配線幅の変更では、同時にＩＲドロップ値を確認しつつ最適な配線幅が設定される。
配線幅の変更処理は、コンピュータ等の情報処理装置により実行される。情報処理装置の記憶装置には、この配線設計処理のプログラムデータが記録媒体や通信媒体を介してインストールされている。情報処理装置は、プログラムを実行して生成したＬＳＩ１０のレイアウトデータを記憶装置に記憶するとともに、処理中において必要なＩＲドロップ値の上限及び許容電流密度等の設定データ及び算出するデータを記憶装置に記憶する。
第１実施形態によれば、以下の効果が得られる。
（１）論理回路部１３へ電源を供給する基本電源配線１８より上層には、複数の配線層に亘って配線された縦補強電源配線２２及び横補強電源配線２３からなる格子状の電源メッシュ２４が配線される。各縦補強電源配線２２及び各横補強電源配線２３は、所定の分割単位にて長手方向に区分けされる。各配線部分毎に仮のＩＲドロップ値および仮の電流密度を緩和するように、各配線部分の配線幅は設定される。
これにより、仮のＩＲドロップ値の比較的大きい領域又は仮の電流密度の比較的高い領域のいずれの領域でも、幅の広い電源配線が配線されるようになり、論理回路部上のＩＲドロップが効果的に緩和され、かつ、エレクトロマイグレーション制約が充足される。また、仮のＩＲドロップ値が比較的小さく、かつ、仮の電流密度が比較的低い領域では、幅の狭い電源配線が配線されるため、電源配線面積の増大を抑制することができる。その結果、信号配線の配線領域を拡大することができ、信号配線の配線態様の自由度が向上する。さらに、分割単位を最小に設定する、即ち最小デザインルールを用いることにより、補強電源配線は、配線部分の段差が極めて小さいスムーズな形状となる。
（２）自動配置配線手法を適用し、電力解析及びＩＲドロップ解析によるシミュレーションに基づいて配線幅の決定を行うことにより、早期設計段階でＩＲドロップによる動作不良を防止することができる。
次に、本発明の第２の実施形態にかかる半導体集積回路装置及びその電源配線方法について、図面を参照しつつ説明する。尚、説明の便宜上、第１の実施形態と同一の部分については同一の符号を付して説明を省略する。
図７は、本実施形態のＬＳＩの電源配線を示す平面図であり、図８は、仮のＩＲドロップ値の分布を示すマップ（ＩＲドロップマップ）である。
図７に示すＬＳＩ３０では、補強電源配線（電源メッシュ）３１を構成する縦補強電源配線３２及び横補強電源配線３３が、それぞれ不均等間隔で配線されている。詳しくは、隣接する縦補強電源配線３２間の間隔は仮のＩＲドロップ値の大きさに応じて設定されている。隣接する横補強電源配線３３の間隔は仮のＩＲドロップ値の大きさに応じて設定されている。仮のＩＲドロップ値とは、論理回路部３４上に電源メッシュ３１が配線されるのに先立って、縦補強電源配線３２および横補強電源配線３３がそれぞれ均等ピッチで仮に配線された場合（図９１参照）に予想されるＩＲドロップ値のことをいう。図８は縦補強電源配線３２及び横補強電源配線３３の間隔を調整する前のＬＳＩ３０ａの仮のＩＲドロップ値分布の一例である。この例では、ＩＲドロップ値の最大値の位置（ピーク位置）Ｐ０は論理回路部３４の中央部近傍にある。
本実施形態では、論理回路部３４においてピーク位置Ｐ０に近い位置ほど配線密度が高くなるように、即ち隣接する配線間隔がピーク位置Ｐ０に近い位置ほど小さくなるように、縦補強電源配線３２及び横補強電源配線３３の間隔が調整される。これにより、仮のＩＲドロップ値が大きい領域ほど縦補強電源配線３２及び横補強電源配線３３の数が多くなり、論理回路部３４上のＩＲドロップが効果的に緩和される。
詳述すると、仮に論理回路部３４を所定の最小サイズを有する平方単位（最小ブロックＵ）で分割した場合、各最小ブロックＵ毎に求められる仮のＩＲドロップ値の合計が、各縦補強電源配線３２により区画される論理回路部３４上の各隣り合う領域内において実質的に等しくなるように、縦補強電源配線３２が配線されている。横補強電源配線３３についても同様、上記各最小ブロックを単位として求められる仮のＩＲドロップ値の合計が、各横補強電源配線３３により区画される論理回路部３４上の各隣り合う領域内において実質的に等しくなるように、配線されている。
具体的には、ＬＳＩ３０は、各７本の縦補強電源配線３２ａ〜３２ｇ及び横補強電源配線３３ａ〜３３ｇを備え、論理回路部３４は、これら各７本の縦補強電源配線３２ａ〜３２ｇ及び横補強電源配線３３ａ〜３３ｇにより８つの縦領域（列）Ｒｖ１〜Ｒｖ８及び横領域（行）Ｒｈ１〜Ｒｈ８に区画されている。
縦補強電源配線３２ａ〜３２ｇは、各縦領域Ｒｖ１〜Ｒｖ８における各最小ブロックＵの仮のＩＲドロップ値の合計が互いに等しくなるように配線され、同様に横補強電源配線３３ａ〜３３ｇは、各横領域Ｒｈ１〜Ｒｈ８内における各最小ブロックＵの仮のＩＲドロップ値の合計が互いに等しくなるように配線されている。
例えば、縦補強電源配線３２ｄ、３２ｅにより区画された縦領域Ｒｖ５における最小ブロックＵの仮のＩＲドロップ値の合計と縦補強電源配線３２ｅ、３２ｆにより区画された縦領域Ｒｖ６における最小ブロックＵの仮のＩＲドロップ値の合計は互いに等しい。同様に、横補強電源配線３３ａ、３３ｂにより区画された横領域Ｒｈ２と、横補強電源配線３３ｇにより区画された論理回路部３４外周側の横領域Ｒｈ８とで、最小ブロックＵの仮のＩＲドロップ値の合計も互いに等しい。
次に、本実施形態の電源配線方法について説明する。
図９〜図１０は、本実施形態の電源配線方法すなわち配線設計処理のフローチャートである。この処理は、コンピュータ等の情報処理装置により実行される。情報処理装置の記憶装置には、この配線設計処理のプログラムデータが記録媒体や通信媒体を介してインストールされている。情報処理装置は、プログラムを実行して生成したＬＳＩ３０のレイアウトデータを記憶装置に記憶するとともに、処理中において必要なＩＲドロップ値の上限及び許容電流密度等の設定データ及び算出するデータを記憶装置に記憶する。
図９に示すように、ステップＳ２０１において、許容可能なＩＲドロップ値の上限及びエレクトロマイグレーション制約（ＥＭ制約）を充足する配線の許容電流密度を設定する。そして、ステップＳ２０２において、電力解析により論理回路部３４の総消費電力量及び総電流量を算出する。
ステップＳ２０３において、ステップＳ２０１で設定された許容電流密度及びステップＳ２０２で算出された総電流量に基づいて、ＥＭ制約を充足する電源配線の総配線幅を算出し、電源メッシュ３１を構成する各縦補強電源配線３２及び横補強電源配線３３の本数及び配線幅を決定する。
ステップＳ２０４において、論理回路部３４を構成する各セルの仮配置を行い、論理回路部３４上に仮想電源メッシュを設ける。尚、この仮想電源メッシュを構成する縦及び横の補強電源配線（即ち、最終的に電源メッシュ３１を構成する縦補強電源配線３２ａ〜３２ｇ及び横補強電源配線３３ａ〜３３ｇ）は、図８に示すようにそれぞれ均等ピッチで仮配線される。
ステップＳ２０５において、仮想電源メッシュが仮配線された状態でＩＲドロップ解析を行い、図８に示したＩＲドロップマップを作成する。
ステップＳ２０６において、ＩＲドロップマップ（図８）に基づいて、ステップＳ２０１で設定した上限を超えるＩＲドロップが発生していないか、即ちＩＲドロップ条件を満たしているか否かを判定する。ＩＲドロップ条件を満たしている場合（ＹＥＳ）には、後述するステップＳ２１４以下の処理を実行する。
一方、ＩＲドロップ条件が満たされていない場合（ＮＯ）には、ステップＳ２０７において、論理回路部３４を最小ブロックＵに分割し、各最小ブロックＵ毎に仮のＩＲドロップ値を算出する。最小ブロックＵのＩＲドロップ値は、最小ブロックＵ内のＩＲドロップ値の最大値、平均値、中央値、又は、最小ブロックＵの中心位置におけるＩＲドロップ値等の代表値である。本実施形態では、最小ブロックＵのサイズは最小セルサイズに合わせているが、その他の任意のサイズでもよい。
ステップＳ２０８において、図１１に示すように、縦補強電源配線３２ａ〜３２ｇにより区画された各縦領域Ｒｖ１〜Ｒｖ８における各最小ブロックＵ（図８参照）の仮のＩＲドロップ値の合計を算出し比較する。ステップＳ２０９において、各縦領域Ｒｖ１〜Ｒｖ８内における各最小ブロックＵの仮のＩＲドロップ値の合計が互いに等しくなるように各縦補強電源配線３２ａ〜３２ｇの配線位置を調整する。
ステップＳ２１０においては、図１２に示すように、横補強電源配線３３ａ〜３３ｇにより区画された各横領域Ｒｈ１〜Ｒｈ８における各最小ブロックＵ（図８参照）の仮のＩＲドロップ値の合計を算出し比較する。ステップＳ２１１において、各横領域Ｒｈ１〜Ｒｈ８内における各最小ブロックＵの仮のＩＲドロップ値の合計が互いに等しくなるように各横補強電源配線３３ａ〜３３ｇの位置（配線間隔）を調整する。
ステップＳ２０１〜ステップＳ２１１の処理によれば、仮のＩＲドロップ値が大きい領域ほど、縦補強電源配線３２及び横補強電源配線３３の密度が高くなる。このため、仮のＩＲドロップ値が大きい領域ほど、実質的に電源配線面積が大きくなり、ＩＲドロップが緩和される。本実施形態の方法では、ＩＲドロップの緩和が不十分である場合に、ステップＳ２１２およびステップＳ２１３の処理がさらに行われる。
ステップＳ２１２においては、図１３に示すように、縦補強電源配線３２ａ〜３２ｇ及び横補強電源配線３３ａ〜３３ｇの位置が調整された状態で、再びＩＲドロップ解析を行う。ステップＳ２１３においては、ＩＲドロップ条件を満たしているか否かを判定する。ステップＳ２１３においてＩＲドロップ条件が満たされていない場合（ＮＯ）には、ＩＲドロップ条件を満たすまでステップＳ２０７〜ステップＳ２１２が繰り返される。
このように縦補強電源配線３２及び横補強電源配線３３の配線位置の調整を繰り返すことで、論理回路部３４のＩＲドロップを低減させる位置に、縦補強電源配線３２及び横補強電源配線３３を適切に補正（再調整）することができる。この繰り返しの処理においては、ステップＳ２１２で作成されたＩＲドロップマップに基づいて、各最小ブロックＵの仮のＩＲドロップ値が再度決定される。
そして、ＩＲドロップ条件が満たされると（Ｓ２１３でＹＥＳ）、ステップＳ２１４において、電力解析を行い各縦補強電源配線３２ａ〜３２ｇ及び各横補強電源配線３３ａ〜３３ｇの電流密度（仮の電流密度）を算出する。ステップＳ２１５において、各縦補強電源配線３２ａ〜３２ｇ及び横補強電源配線３３ａ〜３３ｇについて、ＥＭ制約を充足するようにその配線幅を再構成する。このとき第１の実施形態に示した電源配線方法を用い、各縦補強電源配線３２ａ〜３２ｇ及び横補強電源配線３３ａ〜３３ｇを、所定の分割単位（最小ブロックＵの長手方向の長さ）にて分割し、各配線部分毎にその配線幅の変更を行ってもよい。
ところで、ステップＳ２１５において、ＥＭ制約を充足するように縦補強電源配線３２及び横補強電源配線３３の配線幅を再構成する際、ＥＭ制約に余裕があれば、電源配線の配線リソースの消耗を抑制すべく、逆に配線幅を減少させることがある。ただし、このような場合、配線幅を減少させることにより新たなＩＲドロップが生じ、ひいては上限を超えるＩＲドロップが発生してしまうおそれがある。そこで、本実施形態では、ステップＳ２１６において、配線幅の再構成後、確認のため再びＩＲドロップ解析によりＩＲドロップマップを作成する。そして、ステップＳ２１７において、ＩＲドロップ条件を満たしているか否かを判定する。上限を超えるＩＲドロップが発生している場合（Ｓ２１７でＮＯ）には、ＥＭ制約を充足するための処理（ステップＳ２１４〜ステップＳ２１６）をやりなおす。
従って、第２の実施形態によれば、第１の実施形態の（１）および（２）の効果と同様の効果に加え、以下の効果が得られる。
（３）縦補強電源配線３２及び横補強電源配線３３は、縦補強電源配線３２により区画される隣り合う領域の相互の比較、及び横補強電源配線３３により区画される隣り合う領域の相互の比較において、各領域内における最小ブロックＵの仮のＩＲドロップ値の合計が等しくなるように配線される。これにより、縦補強電源配線３２及び横補強電源配線３３の配線前の状態において仮のＩＲドロップ値が大きい領域ほど、論理回路領域の単位面積あたりの電源配線面積が実質的に大きくなり、ＩＲドロップを効果的に緩和することができ、その結果、半導体集積回路の安定な動作を保障することができる。
（４）電源メッシュ３１（縦補強電源配線３２及び横補強電源配線３３）の仮配線後、電力解析を行い各縦補強電源配線３２及び各横補強電源配線３３の電流密度を算出し、ＥＭ制約を充足するように各配線３２，３３の配線幅を最適化する。これにより、エレクトロマイグレーション制約が充足され、電源配線面積の増大が抑えられ、かつ、信頼性の向上した半導体集積回路を設計することができる。
（５）縦補強電源配線３２および横補強電源配線３３の配線位置を補正（再調整）する処理（ステップＳ２０７〜ステップＳ２１３の繰り返しの処理）が行われる。このため、論理回路部３４上のＩＲドロップがより確実に緩和される。
次に、第２の実施形態の変形例について説明する。
（第１変形例）
第２の実施形態では、仮のＩＲドロップ値の大きさに応じて補強電源配線（電源メッシュ）３１を配線することとしたが、これに代えて、図１４に示す配線態様を補強電源配線に採用することもできる。すなわち、この変形例では、縦補強電源配線１３２は、基本的には、各縦補強電源配線１３２により区画された各隣り合う領域における消費電力量が実質的に等しくなるように配線されている。同様に、横補強電源配線１３３は、基本的には、各横補強電源配線１３３により区画された各隣り合う領域における消費電力量が実質的に等しくなるように配線されている。
この変形例の電源配線方法について説明する。図１５は、この変形例において、情報処理装置により実行される電源配線の配線手順の一部を示すフローチャートである。図１５に示すように、この変形例では、図９のステップＳ２０４とＳ２０５の間に、ステップＳ２０４１〜ステップＳ２０４４の処理が実行される。
ステップＳ２０４１においては、図１６に示すように、縦補強電源配線１３２ａ〜１３２ｇにより区画された各縦領域Ｒｖ１１〜Ｒｖ１８における消費電力量を算出して比較する。次いで、ステップＳ２０４２において、各縦領域Ｒｖ１１〜Ｒｖ１８内における消費電力量が互いに等しくなるように各縦補強電源配線１３２ａ〜１３２ｇの配線位置を調整する。
ステップＳ２０４３において、図１７に示すように、横補強電源配線１３３ａ〜１３３ｇにより区画された各横領域Ｒｈ１１〜Ｒｈ１８における消費電力量の合計を算出して比較する。次いで、ステップＳ２０４４において、各横領域Ｒｈ１１〜Ｒｈ１８内における消費電力量が互いに等しくなるように各横補強電源配線１３３ａ〜１３３ｇの配線位置を調整する。
ちなみに、このような配線方法（ステップＳ２０４１〜ステップＳ２０４４）によっても、仮のＩＲドロップ値が大きい領域ほど、縦補強電源配線１３２および横補強電源配線１３３が密に配線されるといった上述の傾向はある。したがってこの配線方法でも、ＩＲドロップ値が大きい領域ほど、実質的に電源配線面積が大きくなり、ＩＲドロップが緩和される。
ただし、こうした電源配線方法（電源配線態様）のみによっては、ＩＲドロップの緩和が十分でないようなことがある。そこで、この変形例でも、さらにステップＳ２０５において、縦補強電源配線１３２ａ〜１３２ｇ及び横補強電源配線１３３ａ〜１３３ｇが調整された状態でＩＲドロップ解析を行い、次いでステップＳ２１３において、ＩＲドロップ条件を満たしているか否かを判定する。そして、このステップＳ２０６においてもなお、上限を超えるＩＲドロップが発生している場合には、ＩＲドロップ条件を満たすまでステップＳ２０７〜ステップＳ２１３の処理を繰り返し実行する（縦補強電源配線１３２および横補強電源配線１３３の配線位置の補正処理）。
第１変形例によれば、第１及び第２の実施形態の（１）〜（５）の効果と同様の効果が得られる。
（第２変形例）
縦補強電源配線および横補強電源配線の配線位置の補正処理方法については任意である。例えば、第２の実施形態における繰り返しの処理（ステップＳ２０７〜ステップＳ２１３）に代えて、図１８に示すステップＳ２１３ａ１〜ステップＳ２１３ａ８の処理を行うこともできる。
すなわち、一度目のステップＳ２１３において、上限を超えるＩＲドロップが発生している場合（ステップＳ２１３でＮＯ）、ステップＳ２０７に戻ることなく、ステップＳ２１３ａ１の処理を行う。ステップＳ２１３ａ１において、ＩＲドロップマップ上に現れた仮のＩＲドロップピーク位置Ｐの最も近傍にあり、かつ、このピーク位置Ｐを挟む２本（１組）の縦補強電源配線２３２を選択する。なお、仮のＩＲドロップピーク位置Ｐが複数ある場合には、例えば、仮のＩＲドロップ値が最も大きいピーク位置Ｐを対象としてこの選択の処理を行う。
具体的には、図１９に示されるように、ＩＲドロップマップ上に３つのピーク位置Ｐ１〜Ｐ３が現れた場合には、このうちＩＲドロップ値が最も大きいピーク位置Ｐ１を対象とする。そして、このピーク位置Ｐ１の最も近傍にあり、かつ、このピーク位置Ｐ１を挟む縦補強電源配線２３２ｄおよび２３２ｅを選択する。ステップＳ２１３ａ２において、上記対象としたピーク位置Ｐ１の最も近傍にあり、かつ、このピーク位置Ｐ１を挟む横補強電源配線２３３ｅおよび２３３ｆを選択する。
こうして４本の補強電源配線２３２ｄ、２３２ｅ、２３３ｅ、２３３ｆが選択されると、次にステップＳ２１３ａ３において、図２０に示すように、これら選択した補強電源配線２３２ｄ、２３２ｅ、２３３ｅ、２３３ｆにより囲まれた領域Ａを狭める方向にこれら補強電源配線２３２ｄ、２３２ｅ、２３３ｅ、２３３ｆの配線位置を各々補正（調整）する。そして、ステップＳ２１３ａ４において、これら補強電源配線２３２ｄ、２３２ｅ、２３３ｅ、２３３ｆが補正（調整）された状態でＩＲドロップ解析を行う。次いで、ステップＳ２１３ａ５において、この状態にて、領域Ａにおける各最小ブロックＵ（図８参照）毎に求められる仮のＩＲドロップ値の合計がＩＲドロップ条件を満たしているか否かを判定する。ＩＲドロップ条件を満たす（ステップＳ２１３ａ５でＹＥＳ）まで、ステップＳ２１３ａ３およびステップＳ２１３ａ４の処理を繰り返し実行する。ＩＲドロップ条件を満たすと（ステップＳ２１３ａ５でＹＥＳ）、次にステップＳ２１３ａ６の処理を行う。
ステップＳ２１３ａ６においては、全ての縦補強電源配線２３２及び横補強電源配線２３３が選択されたか否かを判断する。全ての縦補強電源配線２３２および横補強電源配線２３３（補強電源配線２３１）が選択されたと判断されるまで、ステップＳ２１３ａ１〜ステップＳ２１３ａ５がを繰り返される。
なお、ステップＳ２１３ａ１〜ステップＳ２１３ａ５を繰り返す場合、ステップＳ２１３ａ１および２１３ａ２の処理において対象とするピーク位置Ｐは、前回のステップＳ２１３ａ１の処理において対象としたピーク位置Ｐ１であり、これを他のピーク位置Ｐに変更しない。また、一度選択した縦補強電源配線２３２ｄ、２３２ｅ、および横補強電源配線２３３ｅ、２３３ｆについてはこれを再度選択しない。したがって、図２１に示すように、ステップＳ２１３ａ１においては、縦補強電源配線２３２ｃおよび２３２ｆを選択し、ステップＳ２１３ａ２においては、横補強電源配線２３３ｄおよび２３３ｇを選択する。ステップＳ２１３ａ３においては、領域Ｂ１〜Ｂ８の各々を狭める態様で、補強電源配線２３２ｂ、２３２ｆ、２３３ｄ、２３３ｇの配線位置を各々補正（調整）する。ただし、領域Ｂ１〜Ｂ８の各々が既にＩＲドロップ条件を満たしている場合には、ステップＳ２１３ａ３をスキップして、ステップＳ２１３ａ４の処理に移行してもよい。
また、この繰り返しの処理を実行するに際し、ステップＳ２１３ａ１、２１３ａ２において選択することのできる縦補強電源配線２３２あるいは横補強電源配線２３３が１本しかない場合には、その１本の配線のみを選択する。こうした場合、次のステップＳ２１３ａ３においては、選択した補強電源配線と電源リングとにより囲まれる領域を狭める態様で、上記選択した補強電源配線の配線位置を補正（調整）する。一方、ステップＳ２１３ａ１、２１３ａ２において選択することのできる補強電源配線がない場合には、選択しない。
最終的にステップＳ２１３ａ６の処理において、全ての縦補強電源配線２３２および横補強電源配線２３３が選択されたとき、ステップＳ２１３ａ７の処理を行う。
ステップＳ２１３ａ７においては、図２２に示すように、縦補強電源配線２３２ａ〜２３２ｇ及び横補強電源配線２３３ａ〜２３３ｇが補正（調整）された状態で、再びＩＲドロップ解析を行う。次いで、ステップＳ２１３ａ８において、ＩＲドロップ条件を満たしているか否かを判定する。そして、このステップＳ２１３ａ８の処理において、上限を超えるＩＲドロップが発生しなくなるまで、ステップＳ２１３ａ１〜ステップＳ２１３ａ７の処理を繰り返し実行する。ＩＲドロップ条件が満たされると、ＥＭ制約を充足すべく、ステップＳ２１４〜ステップＳ２１７の処理を実行する。
ステップＳ２１３ａ１〜ステップＳ２１３ａ８を行うことにより、縦補強電源配線２３２および横補強電源配線２３３（補強電源配線２３１）により区画される領域のうち、仮のＩＲドロップのピーク位置Ｐのある領域から外周に向かって、補強電源配線２３１の配線間隔が順次補正（調整）される。これにより、上述の電源配線方法（ステップＳ２０１〜ステップＳ２１３）と相まって、ＩＲドロップがより確実に緩和される。
第２変形例によれば、第１、第２の実施形態の前記（１）〜（５）の効果と同様の効果が得られる。
（第３変形例）
縦補強電源配線および横補強電源配線の配線位置の補正処理として、第２の実施形態における繰り返しの処理（ステップＳ２０７〜ステップＳ２１３）に代えて、図２３に示すステップＳ２１３ｂ１〜ステップＳ２１３ｂ１１の処理を行うこともできる。
すなわち、一度目のステップＳ２１３の処理において、上限を超えるＩＲドロップが発生している場合（ステップＳ２１３でＮＯ）、ステップＳ２０７に戻ることなく、ステップＳ２１３ｂ１の処理を行う。
ステップＳ２１３ｂ１の処理においては、ＩＲドロップ値の下限値および上限値（許容範囲）を設定する。ステップＳ２１３ｂ２において、図２４に示すように、縦補強電源配線３３２および横補強電源配線３３３（補強電源配線３３１）により区画される格子状領域のうち、仮のＩＲドロップ値の最も低い領域Ｃを選択する。なお、格子状領域における仮のＩＲドロップ値とは、格子状領域における各最小ブロックＵ（図８参照）毎に求められる仮のＩＲドロップ値の合計のことをいう。
ステップＳ２１３ｂ３において、上記選択した領域Ｃにおける仮のＩＲドロップ値と上記下限値とを比較する。領域Ｃにおける仮のＩＲドロップ値が上記下限値未満であれば、当該領域Ｃを拡大する。具体的には、図２５と併せて示すように、領域Ｃを区画する縦補強電源配線３３２ａ、３３２ｂおよび横補強電源配線３３３ｂ、３３３ｃのうち、当該領域Ｃを区画する線分３３２ａ１，３３２ｂ１、３３３ｂ１、３３３ｃ１の位置を補正し、領域Ｃを拡大する。領域Ｃにおける仮のＩＲドロップ値が上記下限値以上となり、許容範囲に入ると、調整した線分（領域Ｃを区画する線分）の配線位置を固定し、次にステップＳ２１３ｂ４の処理を行う。他方、ステップＳ２１３ｂ３において、選択した領域Ｃの仮のＩＲドロップ値が、当初から許容範囲に入っているのであれば、領域Ｃの拡大を行うことなく、次のステップＳ２１３ｂ４の処理を行う。いずれにしろ、ステップＳ２１３ｂ３の処理においては、上記選択した領域Ｃを区画する線分の配線位置は固定される。尚、図２５の例では、線分３３２ａ１，３３２ｂ１、３３３ｂ１、３３３ｃ１の移動により、領域Ｃは矩形から十字形状（矩形以外の多角形）に変化している。
ステップＳ２１３ｂ４においては、縦補強電源配線３３２および横補強電源配線３３３により区画される全ての格子状領域を選択したか否かを判断する。ステップＳ２１３ｂ４において全ての格子状領域が選択されたと判断されるまで、ステップＳ２１３ｂ２および２１３ｂ３の処理が繰り返される。なお、ステップＳ２１３ｂ２およびステップＳ２１３ｂ３の繰り返しの処理を実行するに際し、配線位置が固定された線分に区画される格子状領域についてはこれを再度選択しない。
ステップＳ２１３ｂ４において、全ての格子状領域を選択したと判断されると、次にステップＳ２１３ｂ５の処理を行う。ステップＳ２１３ｂ５においては、縦補強電源配線３３２および横補強電源配線３３３の配線位置の固定を全て解除する。ステップＳ２１３ｂ６において、図２６に示すように、縦補強電源配線３３２および横補強電源配線３３３（補強電源配線３３１）により区画される格子状領域のうち、仮のＩＲドロップ値の最も高い領域Ｄを選択する。
ステップＳ２１３ｂ７においては、上記選択した領域Ｄにおける仮のＩＲドロップ値と上記上限値とを比較する。そして、領域Ｄにおける仮のＩＲドロップ値が上限値を超えていると判断される場合には、当該領域Ｃを縮小する。具体的には、図２７と併せて示すように、領域Ｄを区画する縦補強電源配線３３２ｃ、３３２ｄおよび横補強電源配線３３３ｅ、３３３ｆのうち、当該領域Ｄを区画する線分３３２ｃ１，３３２ｄ１，３３３ｅ１，３３３ｆ１の位置を補正し、領域Ｄを縮小する。
領域Ｄを縮小する処理手順の一例について詳述する。
領域Ｄにおける仮のＩＲドロップ値が上限値を超えている場合、まず、横補強電源配線３３３ｅ、３３３ｆのうち、さらに当該領域Ｄを区画する線分３３３ｅ１，３３３ｆ１を選択する。そして、この選択した線分３３３ｅ１，３３３ｆ１間の距離が小さくなる方向に、これら選択した線分３３３ｅ１，３３３ｆ１の配線位置を各々補正（調整）する。領域Ｄにおける仮のＩＲドロップ値が上限値以下となり、許容範囲に入ると、この領域Ｄを縮小する処理を終了する。
一方、選択した線分３３３ｅ１，３３３ｆ１間の距離が予め設定された最小配線間隔となったにもかかわらず、領域Ｄにおける仮のＩＲドロップ値が未だ上限値を超えている場合には、次に縦補強電源配線３３２ｃ、３３２の配線位置を補正（調整）する。すなわち、縦補強電源配線３３２ｃ、３３２ｄのうち当該領域Ｄを区画する線分３３２ｃ１，３３２ｄ１を選択する。そして、この選択した線分３３２ｃ１，３３２ｄ１間の距離が小さくなる方向に、これら選択した線分３３２ｃ１，３３２ｄ１の配線位置を各々補正（調整）する。領域ＤにおけるＩＲドロップ値が上限値以下となり、許容範囲に入った場合には、この領域Ｄを縮小する処理を終了する。尚、図２７の例では、線分３３２ｃ１，３３２ｄ１，３３３ｅ１，３３３ｆ１の移動により、領域Ｄに隣接するいくつかの領域の形状が矩形からＴ字形状（矩形以外の多角形）に変化している。
なお、領域を縮小する処理を行うにあたって、縦補強電源配線３３２および横補強電源配線３３３のいずれから上記配線位置の補正（調整）を開始してもよい。また、ステップＳ２１３ｂ７の処理においては、領域Ｄを縮小する処理が終了すると、領域Ｄを区画する線分の配線位置を固定する。ただし、ステップＳ２１３ｂ７の処理において、領域ＤのＩＲドロップ値が、当初から許容範囲に入っているのであれば、こうした縮小する処理を行うことなく、領域Ｄを区画する線分の配線位置を固定し、次にステップＳ２１３ｂ８の処理を行う。
ステップＳ２１３ｂ８の処理においては、縦補強電源配線３３２および横補強電源配線３３３により区画される全ての格子状領域を選択したか否かを判断する。全ての格子状領域が選択されるまで（ステップＳ２１３ｂ８でＹＥＳ）、ステップＳ２１３ｂ６および２１３ｂ７の処理を繰り返し実行する。なお、ステップＳ２１３ｂ６およびステップＳ２１３ｂ７の繰り返しの処理を実行するに際し、配線位置が固定された線分に区画される格子状領域についてはこれを再度選択しない。そして、全ての格子状領域が選択されると、ステップＳ２１３ｂ９の処理において、縦補強電源配線３３２および横補強電源配線３３３の配線位置の固定を全て解除する。ステップＳ２１３ｂ１０において、図２８に示されるように、縦補強電源配線３３２ａ〜３３２ｇ及び横補強電源配線３３３ａ〜３３３ｇが補正（調整）された状態でＩＲドロップ解析を行う。次いで、ステップＳ２１３ｂ１１において、ＩＲドロップ条件を満たしているか否かについて判定する。上限を超えるＩＲドロップが発生しなくなるまで、ステップＳ２１３ｂ２〜ステップＳ２１３ｂ１０の処理を繰り返し実行する。上限を超えるＩＲドロップが発生していない場合（ステップＳ２１３ｂ１１でＹＥＳ）、ＥＭ制約の充足を図るべく、ステップＳ２１４〜ステップＳ２１７の処理を実行する。
こうした電源配線方法（ステップＳ２１３ｂ１〜ステップＳ２１３ｂ１１）によれば、縦補強電源配線２３２および横補強電源配線２３３により区画される格子状領域のうち、ＩＲドロップ条件を満たしていない領域のみを対象として、縦補強電源配線３３２および横補強電源配線３３３の配線位置の補正（調整）が行われる。したがって、論理回路部３４上のＩＲドロップを、効率よく、かつより確実に緩和することができる。
第３変形例によれば、第１、第２の実施形態の前記（１）〜（５）の効果と同様の効果が得られる。
尚、ステップＳ２１３ｂ２〜Ｓ２１３ｂ４の処理とステップＳ２１３ｂ６〜Ｓ２１３ｂ８の処理の順序を入れ替えてもよい。
（第４変形例）
第２の実施形態では、縦補強電源配線および横補強電源配線の配線位置を補正（調整）する処理（ステップＳ２０７〜ステップＳ２１３までの繰り返しの処理）を行うこととしたが、この補正処理については省略することもできる。ただしこの場合には、図２９に示す配線態様を採用することが、ＩＲドロップをより確実に緩和する上で望ましい。
第４変形例では、図２９に示される補強電源配線４３１が論理回路部４３４上に配線される。補強電源配線４３１は、縦補強電源配線４３２、横補強電源配線４３３、および論理回路部４３４上の任意の部分を補強する部分補強配線４３５を含む。部分補強配線４３５は、隣り合う２本の縦補強電源配線４３２、あるいは、２本の横補強電源配線４３３を連結する。部分補強配線４３５により、電源配線の配線リソースの消耗を抑制しつつ、ＩＲドロップを容易かつ的確に緩和することができる。
第４変形例の電源配線方法について説明する。図３０は、この変形例において、情報処理装置により実行される電源配線の配線手順の一部を示すフローチャートである。
上限を超えるＩＲドロップが発生している場合（ステップＳ２１３においてＮＯ）、論理回路部４３４上の任意の部分を補強する配線である部分補強配線４３５をさらに追加すべく、図３０に示されるステップＳ２１３ｃ１〜ステップＳ２１３ｃ４の処理を実行する。
ステップＳ２１３ｃ１においては、図３１に示すように、縦補強電源配線４３２および横補強電源配線４３３により区画される格子状領域のうち、ＩＲドロップ条件を満たしていない領域（図３１にて斜線で示される領域）を選択する。ステップＳ２１３ｃ２において、上記選択した格子状領域の各々に、追加の部分補強配線４３５を配線し、各選択した格子状領域を２分割する。具体的には、上記選択した格子状領域を区画する４辺のうちの短辺と平行であり、かつ、当該格子状領域における仮のＩＲドロップピーク位置Ｐを通るように、追加の部分補強配線４３５を配線する。
ステップＳ２１３ｃ３において、部分補強配線４３５を配線した状態でＩＲドロップ解析を行う。ステップＳ２１３ｃ４において、全ての格子状領域がＩＲドロップ条件を満たしているか否かを判定する。そして、ステップＳ２１３ｃ４において、すべての格子状領域がＩＲドロップ条件を満たすまで、ステップＳ２１３ｃ１〜ステップＳ２１３ｃ３までの処理を繰り返し実行する。すべての格子状領域がＩＲドロップ条件を満たした場合（ステップＳ２１３ｃ４でＹＥＳ）、前記ＥＭ制約の充足を図るべく、ステップＳ２１４以降の処理を実行する。
こうした電源配線方法（ステップＳ２１３ｃ１〜ステップＳ２１３ｃ４）によれば、縦補強電源配線４３２および横補強電源配線４３３により区画される格子状領域のうち、ＩＲドロップ条件を満たさない領域には、新たな部分補強配線４３５が追加される。これにより、上述の電源配線方法（ステップＳ２０１〜ステップＳ２１３）と相まって、電源配線の配線リソースの消耗を抑制しつつ、ＩＲドロップを容易かつ的確に緩和することができる。
尚、ＩＲドロップ条件を満たしていない領域が、図３１において補強電源配線４３２ｄ，４３２ｅ、４３３ａ，４３３ｂによって区画される矩形領域のように、短辺と長辺とを有する長方形である場合、その短辺と平行になるように部分補強配線４３５を追加することが好ましい。この場合、最小限の配線リソースの追加によってＩＲドロップが効率的に緩和される。
また、ＬＳＩの設計中において、配線リソースの使用状況に関する情報があるときには、配線リソースの使用状況に応じて部分補強配線４３５を追加してもよい。例えばＸ方向の配線リソースが多く使用されている一方で、Ｙ方向の配線リソースに余裕がある場合には、Ｙ方向と平行になるように部分補強配線４３５を追加してもよい。
第４変形例によれば、第１、第２の実施形態の前記（１）〜（５）の効果と同様の効果に加え、以下の効果が得られる。
（６）ＩＲドロップ条件を満たさない格子状領域については、最終的には、部分補強配線４３５を追加するようにした。これにより、電源配線の配線リソースの消耗を抑制しつつ、ＩＲドロップを容易かつ的確に緩和することができる。
次に、本発明の第３の実施形態にかかる半導体集積回路装置及びその電源配線方法について、図面を参照しつつ説明する。なお、説明の便宜上、各実施形態と同一の部分については同一の符号を付して説明を省略する。
図３２は、本実施形態のＬＳＩの電源配線を示す平面図である。
図３２に示すように、ＬＳＩ４０の補強電源配線（電源メッシュ）４１は、不均等な間隔で配線された縦補強電源配線４２ａ〜４２ｈ及び横補強電源配線４３ａ〜４３ｈを含む。縦補強電源配線４２ａ〜４２ｈ及び横補強電源配線４３ａ〜４３ｈの配線幅は各々独立に設定されている。
詳述すると、縦補強電源配線４２ａ〜４２ｈ及び横補強電源配線４３ａ〜４３ｈは、ＬＳＩ４０における仮のＩＲドロップ値がピークとなる位置、即ち仮のＩＲドロップピーク位置Ｐを横切るように配線されている。また、縦補強電源配線４２及び横補強電源配線４３は、ＩＲドロップピーク位置Ｐにおける仮のＩＲドロップを十分に低減する配線幅を有する。
次に、本実施形態の電源配線方法とともに、ＬＳＩ４０における電源メッシュ４１について詳述する。
図３３及び図３４は、本実施形態の電源配線方法すなわち配線設計処理のフローチャートである。この処理はコンピュータ等の情報処理装置により実行される。
先ず、許容可能なＩＲドロップ値の上限及びＥＭ制約を充足する配線の許容電流密度を設定し（ステップＳ３０１）、電力解析により論理回路部４４に流れる総電流量を算出する（ステップＳ３０２）。
次に、論理回路部４４を構成する各セルの仮配置を行い、当該論理回路部４４の周囲に仮想電源リング４６を配線する（ステップＳ３０３）。この状態で、ＩＲドロップ解析を行い、図３５に示されるように、仮のＩＲドロップマップを作成する（ステップＳ３０４）。ＩＲドロップマップに基づいて、上限を超えるＩＲドロップが発生していないか、即ちＩＲドロップ条件を満たしているか否かについて判定する（ステップＳ３０５）。ＩＲドロップ条件を満たしている場合には、後述するステップＳ３１１以降の処理を実行する。
他方、ＩＲドロップ条件が満たされていない場合には、ステップＳ３０６において、ＩＲドロップが発生している区域とＩＲドロップのピーク位置Ｐを特定し、特定したピーク位置Ｐの座標を記憶する。そして、ピーク位置Ｐを通るように、縦補強電源配線４２及び横補強電源配線４３を各々仮配線（追加）する（ステップＳ３０７）。
ステップＳ３０７の処理について詳述する。
図３５に示す仮のＩＲドロップマップ上には、３つの仮のＩＲドロップピーク位置Ｐ１１、Ｐ１２、Ｐ１３が現れている。３つのピーク位置Ｐ１１、Ｐ１２、Ｐ１３のうち、ピーク位置Ｐ１１における仮のＩＲドロップ値が最も高い。この場合、ステップＳ３０７においてはまず、ピーク位置Ｐ１１を選択する。そして、この選択したピーク位置Ｐ１１上で交差するように、縦補強電源配線４２ｇ及び横補強電源配線４３ｅを仮配線する。
縦補強電源配線４２ｇ及び横補強電源配線４３ｅの仮配線後、ＩＲドロップピーク位置Ｐ１１のＩＲドロップの低減をより確実に図るべく、以下のステップＳ３０８〜ステップＳ３１０の処理を行う。
縦補強電源配線４２ｇおよび横補強電源配線４３ｅが仮配線された状態でＩＲドロップ解析を再度行い、ＩＲドロップマップを再度作成する（ステップＳ３０８）。ＩＲドロップピーク位置Ｐ１１における仮のＩＲドロップ値がＩＲドロップ条件を満たしているか否かを判定する（ステップＳ３０９）。仮のＩＲドロップ値がＩＲドロップ条件を満たしていない場合には、縦補強電源配線４２ｇ及び横補強電源配線４３ｅをの幅を大きくする（ステップＳ３１０）。ＩＲドロップピーク位置Ｐ１１における仮のＩＲドロップ値がＩＲドロップ条件を満たすまで、ステップＳ３０８〜Ｓ３１０が繰り返し実行される。
ステップＳ３０９において、ピーク位置Ｐ１１における仮のＩＲドロップ値がＩＲドロップ条件を満たすと、ステップＳ３０５に戻り、再び論理回路部４４の全域においてＩＲドロップ条件が満たされているか否かを判定する。
すなわち、図３６と図３５との比較から明らかなように、論理回路部４４上のＩＲドロップ分布は、縦補強電源配線４２ｇ及び横補強電源配線４３ｅの追加によって変化する。図３６ではＩＲドロップピーク位置Ｐ１２，Ｐ１３はシフトしている。このため、ステップＳ３０５においては、変化後のＩＲドロップ分布に基づいて、補強電源配線の追加後の論理回路部４４の全域においてＩＲドロップ条件が満たされているか否かを判定する。ステップＳ３０５の処理において、ＩＲドロップ条件を満たしている場合には、後述するステップＳ３１１以降の処理を実行する。
一方、図３６に示すように、シフトしたＩＲドロップピーク位置Ｐ１２あるいはＰ１３における仮のＩＲドロップ値が、未だＩＲドロップ条件を満たしていない場合、再びステップＳ３０６以降の処理を行う。
シフトしたＩＲドロップピーク位置Ｐ１２の仮のＩＲドロップ値が、シフトしたＩＲドロップピーク位置Ｐ１３の仮のＩＲドロップ値よりも高い場合、ステップＳ３０６においては、仮のＩＲドロップピーク位置Ｐ１２の座標を記憶する。次いで、ステップＳ３０７において、図３７に示されるように、このピーク位置Ｐ１２で交差するように、縦補強電源配線４２ｃ及び横補強電源配線４３ｇを仮配線する。ＩＲドロップピーク位置Ｐ１２における仮のＩＲドロップ値がＩＲドロップ条件を満たすまで、縦補強電源配線４２ｃ及び横補強電源配線４３ｇの配線幅を大きくする（ステップＳ３０８〜ステップ３１０）。
論理回路部４４の全域においてＩＲドロップ条件が満たされるまで、ステップＳ３０６〜ステップＳ３１０を繰り返す。図３８はＩＲドロップ条件が満たされた論理回路部４４を示す。ステップＳ３０５において、論理回路部４４の全域におけるＩＲドロップ値がＩＲドロップ条件を満たす場合、ステップＳ３１１の処理において、電力解析を行い、各縦補強電源配線４２ａ〜４２ｈ及び横補強電源配線４３ａ〜４３ｈの電流密度（仮の電流密度）を算出する。そして、各縦補強電源配線４２ａ〜４２ｈ及び各横補強電源配線４３ａ〜４３ｈについて、前記ＥＭ制約を充足するように、その配線幅を再構成する（ステップＳ３１２）。この配線幅の再構成の後、再びＩＲドロップ解析によりＩＲドロップマップを作成し（ステップＳ３１３）、ＩＲドロップ条件を満たしているか否かを判定する（ステップＳ３１４）。ステップＳ３１４において、上限を超えるＩＲドロップが発生している場合には、ＥＭ制約を充足するための処理（ステップＳ３１１〜ステップＳ３１３）をやりなおす。
第３の実施形態によれば、第１、第２の実施形態の（１）〜（５）の効果と同様の効果に加え、以下の効果が得られる。
（７）ＩＲドロップ解析により得られた仮のＩＲドロップピーク位置Ｐ１１を通る縦補強電源配線４２ｇ及び横補強電源配線４３ｅを配線（追加）し、ピーク位置Ｐ１１においてＩＲドロップ条件が満たされるまで縦補強電源配線４２ｇ及び横補強電源配線４３ｅの配線幅を大きくする。次に、再度ＩＲドロップ解析を行い、新たにシフトしたＩＲドロップピーク位置Ｐ１２を通る縦補強電源配線４２ｃ及び横補強電源配線４３ｇを追加する。そして、当該ピーク位置Ｐ１２においてＩＲドロップ条件が満たされるまで縦補強電源配線４２ｃ及び横補強電源配線４３ｇの配線幅を増加する。このように、論理回路部４４の全域においてＩＲドロップ条件が満たされるまで、かかる一連の処理、即ち縦補強電源配線及び横補強電源配線の追加及びその配線幅の増加を繰り返す。
従って、論理回路部４４の仮のＩＲドロップピーク位置Ｐについて集中的に電源補強をし、且つシフトしたＩＲドロップピーク位置Ｐについても順次にＩＲドロップ条件を解消するので、ＩＲドロップを効果的に緩和することができ、安定性の向上された半導体集積回路を設計することができる。
次に、本発明の第４の実施形態にかかる半導体集積回路装置及びその電源配線方法について、図面を参照しつつ説明する。図３９は、本実施形態のＬＳＩの電源配線を示す平面図である。
図３９に示すように、ＬＳＩ５０も、第１の実施形態と同様、論理回路部５４の外周には複数の電源パッド５５ａ〜５５ｆが配置されており、動作電流は、電源パッド５５ａ〜５５ｆから電源リング５６を通じて基本電源配線５８に供給される。また、ＩＲドロップの低減およびＥＭ制約の充足を図るべく、論理回路部５４上に補強電源配線（電源メッシュ）５１が配線されている電源メッシュ５１の配線態様の限定はなく、例えば、第１〜第３の実施形態にて示したいずれの配線態様を採用してもよい。例えば、図３９に示されるように、縦補強電源配線５２及び横補強電源配線５３の各々を均等ピッチとなるように配線することもできる。
ただし、ＬＳＩ５０は、電源パッド５５ａ〜５５ｆと接続され、電源パッド５５ａ〜５５ｆから論理回路部５４の内部側へ向かって延伸（配線）された電源幹線５７を備えている。電源幹線５７の先端部近傍は、電源メッシュ５１あるいは基本電源配線５８と接続されている。
各電源幹線５７は、論理回路部５４の内部に定めた電源供給点へ電力を提供する。論理回路部５４の内部から、その縁（外周付近）に配線される部分に向かって電源を供給することができるので、論理回路部５４上におけるＩＲドロップが効果的に緩和される。
電源幹線５７は、ＩＲドロップの低減が最も要求される所定領域に配線される主電源幹線５７ａと、主電源幹線５７ａを除く副電源幹線５７ｂとを含む。主電源幹線５７ａは同領域におけるＩＲドロップ値を許容範囲内にするように配線される。
次に、本実施形態の電源配線方法について説明する。
図４０及び図４１は、本実施形態の電源配線方法すなわち配線設計処理のフローチャートである。この処理は、コンピュータ等の情報処理装置により実行される。
先ず、許容可能なＩＲドロップ値の上限及びＥＭ制約を充足する配線の許容電流密度を設定し（ステップＳ４０１）、電力解析により論理回路部に流れる総電流量を算出する（ステップＳ４０２）。
次に、論理回路部を構成する各セルの仮配置を行い、当該論理回路部上に仮電源メッシュを設ける（ステップＳ４０３）。なお、仮電源メッシュは均等ピッチで仮配線された縦及び横補強電源配線により構成されている。図４２に示されるように、この状態でＩＲドロップ解析を行い、ＩＲドロップマップを作成する（ステップＳ４０４）。各セルに流れる電流量は、ＬＳＩの動作状況により時間的な違いがあるため、どの時点での電流量を基準とするかによって解析結果が異なるが、ステップＳ４０４においては、平均値を用いる。
次に、上限を超える仮のＩＲドロップが発生している場合、仮のＩＲドロップが上限を超える区域を特定し、仮のＩＲドロップピーク位置Ｐの座標を記憶する（ステップＳ４０５）。図４２の例では、ピーク位置Ｐ２１、Ｐ２２、Ｐ２３の座標を記憶する。
ステップＳ４０６において、ＩＲドロップの低減が最も要求される領域を特定し、その領域に主電力ピースＭＰを設定する。具体的には、図４３に示されるように、仮のＩＲドロップピーク位置Ｐ２１、Ｐ２２を中心付近に含む領域であって、その領域内における最小ブロック（図８参照）の消費電力量の合計値（総消費電力量）が規定の値と実質的に等しくなるような領域を主電力ピースＭＰａとして設定する。同様に、仮のＩＲドロップピーク位置Ｐ２３を中心付近に含む連続した領域であって、その領域内における最小ブロックの消費電力量の合計値（総消費電力量）が規定の値と実質的に等しい領域を主電力ピースＭＰｂとして設定する。
尚、ここで、仮電源メッシュを不均等ピッチとして仮のＩＲドロップ解析を実施すると、仮電源メッシュの不均等ピッチに基づく電力供給の偏りにより、仮のＩＲドロップピーク位置は配線が密な領域に近い位置から疎な領域に近い位置に変位する。すなわち、仮電源メッシュのピッチの調整により、主電力ピースを特定の場所に偏らせることができる。
また、規定の値である電力量は主電力ピース毎に個別設定できる。例えば、電源パッドと仮のＩＲドロップのピーク位置の間の距離に応じて重み付けを行ってもよい。例えば、電源パッドから仮のＩＲドロップのピーク位置までの距離が近いほど、規定の値が大きくなるように重み付けを行うことができる。この場合、短い電源幹線ほど、多くの電力供給を行うことになるので、効率的である。
複数の主電力ピースＭＰａ，ＭＰｂを設定する場合、主電力ピースＭＰａ，ＭＰｂの一部が重複しかねない。そこで、本実施形態では、主電力ピースＭＰａ，ＭＰｂの一部が重複しているか否かを判断し（ステップＳ４０７）、重複している場合には、当該重複を解消するように主電力ピースＭＰａ，ＭＰｂの区画調整を行う（ステップＳ４０８）。一方、重複がない場合にはステップＳ４０８はスキップされる。
ところで、主電力ピースＭＰａ，ＭＰｂは、論理回路部５４においてＩＲドロップの低減が最も要求される領域に設定される。そこで、主電力ピースＭＰａ，ＭＰｂのＩＲドロップを最も適切に低減する態様にて電源幹線５７を配線すべく、図４１に示すように、ステップＳ４０９の処理を行う。
すなわち、ステップＳ４０９においては、まず、図４３に示すように、主電力ピースＭＰのうち、１つの主電力ピースＭＰａを解析対象として選択する。選択した主電力ピースＭＰａが、論理回路部５４上における他の領域と電気的に遮断され、また、主電力ピースＭＰａの外周には、等電位の電源が設置されていると仮定し、主電力ピースＭＰａのＩＲドロップマップを作成する。
図４４に示すように、他の主電力ピース（主電力ピースＭＰｂ）を解析対象として選択する。そして、この選択した主電力ピースＭＰｂも、主電力ピースＭＰａと同様、論理回路部５４上における他の領域と電気的に遮断され、また、主電力ピースＭＰｂの外周に等電位の電源が設置されていると仮定し、主電力ピースＭＰｂのＩＲドロップマップを作成する。このように主電力ピースＭＰａ、ＭＰｂが他の領域と電気的に断断されていると仮定して、ＩＲドロップマップを各々作成することで、図４２乃至図４４に示すように、各ＩＲドロップピーク位置Ｐ２１、Ｐ２２、Ｐ２３はシフトする。
ステップＳ４１０において、これらシフトした各ＩＲドロップピーク位置Ｐに達するように主電源幹線５７ａを配線し、各ＩＲドロップピーク位置Ｐに電源供給点を形成する。
具体的には、図４５に示すように、まず、主電力ピースＭＰａ、ＭＰｂと電源パッド５５ａ、５５ｂとを関連付けて対応させる。電源パッド５５ａ、５５ｂと、対応する主電力ピースＭＰａ，ＭＰｂのＩＲドロップピーク位置Ｐ（Ｐ２１，Ｐ２２，Ｐ２３）とを結ぶように、電源幹線５７（主電源幹線５７ａ）を配線する。主電源幹線５７ａの配線幅は、主電源幹線５７ａが配線されるＩＲドロップピーク位置Ｐにおける仮のＩＲドロップ値に基づいて決定される。
論理回路部５４の内部に延びるように配線された主電源幹線５７ａによって、仮のＩＲドロップピーク位置Ｐから主電力ピースＭＰの外縁付近に向かって主電力ピースＭＰへの主要な電源の供給が行われる。
主電源幹線５７ａの配線後、ステップＳ４１１において、図４６に示されるように、論理回路部５４上の主電力ピースＭＰ以外の領域に、それぞれの総消費電力量が規定の値となるように区画を定めて複数の副電力ピースＳＰを設定する。
副電力ピースＳＰは規定の電力量を実質的に備えた連続する領域として区画分けされる。例えば、電源パッドなどの給電部に近い場所を含みかつ規定の電力量を持つように、連続する領域を決める。各副電力ピースＳＰについて各給電部からの距離に応じて、給電部と副電力ピースＳＰとの関連付けが容易となる。連続する領域の形状は特に限定されず、例えば、矩形状、Ｉ字状、Ｌ字状、Ｔ字状、Ｃ字状である。
次に、主電源幹線５７ａを配線した状態にて、論理回路部５４上の全領域に対してＩＲドロップ解析を行い、図４６に示すように、仮のＩＲドロップマップを作成する（ステップＳ４１２）。そして、副電力ピースＳＰａ〜ＳＰｄ毎に電源幹線５７を配線する（ステップＳ４１３）。
すなわち、図４７に示すように、これら副電力ピースＳＰａ〜ＳＰｄについても、主電力ピースＭＰと同様、電源パッド５５ｃ〜５５ｆと各々関連付ける。電源パッド５５ｃ〜５５ｆと、対応する副電力ピースＳＰａ〜ＳＰｄとを結ぶように、電源幹線５７（副電源幹線５７ｂ）を配線する。副電源幹線５７ｂは、副電力ピースＳＰａ〜ＳＰｄにおける各々の仮のＩＲドロップピーク位置Ｐに達するように配線することが望ましい。副電源幹線５７ｂの配線幅は、ピーク位置Ｐの仮のＩＲドロップ値に基づいて決定することが望ましい。
こうして全ての電力ピースに電源幹線５７（主電源幹線５７ａ、副電源幹線５７ｂ）の配線後、各電力ピースＭＰ、ＳＰの設定を解除し、論理回路部５４の全域に電源メッシュ５１を構築する（ステップＳ４１４）。図４８に示すように、再び論理回路部５４全体のＩＲドロップ解析を行うことによりＩＲドロップマップを作成し（ステップＳ４１５）、ＩＲドロップ条件を満たしているか否かを再度判定する（ステップＳ４１６）。ＩＲドロップ条件を満たすまで、ステップＳ４１４、Ｓ４１５の処理は繰り返される。ステップＳ４１４では、例えば、第１〜第３の実施形態にて示した方法で電源メッシュ５１（縦補強電源配線５２および横補強電源配線５３）を配線することもできる。
ＩＲドロップ条件を満たすと（Ｓ４１６でＹＥＳ）、ステップＳ４１７において、電力解析を行い縦補強電源配線５２および横補強電源配線５３の電流密度（仮の電流密度）を算出する。
ステップＳ４１８において、ＥＭ制約を充足するように縦補強電源配線５２及び横補強電源配線５３の配線幅を再構成する。ステップＳ４１９において、配線幅の再構成された論理回路部５４に対して再びＩＲドロップ解析によりＩＲドロップマップを作成する。ステップＳ４２０において、ＩＲドロップ条件を満たしているか否かを判定する。上限を超えるＩＲドロップが発生している場合には、ＥＭ制約を充足するための処理（ステップＳ４１７〜ステップＳ４２０）をやりなおす。
ここで、主電力ピースＭＰが重複した場合の処理（ステップＳ４０８）について詳述する。
図４９に示すように、主電力ピースＭＰａと主電力ピースＭＰｂとが重複領域ＭＰＤで重複していると仮定する。
この場合には、関連する電源パッドから比較的近い位置に重複領域ＭＰＤを有している主電力ピースＭＰａについては区画調整を行わず、関連する電源パッドから比較的遠い位置に重複領域ＭＰＤを有している主電力ピースＭＰｂについてのみ区画調整を行う。
図４９の例では、重複領域ＭＰＤは電源パッド５５ｂから比較的遠く、電源パッド５５ａから比較的近い。そこで、重複領域ＭＰＤから比較的遠い電源パッド５５ｂに関連する主電力ピースＭＰｂから、当該重複領域ＭＰＤに対応する区画を削減し、その区画を電源パッド５５ａから比較的近い主電力ピースＭＰａのみに属する領域として、主電力ピースＭＰａの区画を確定する。次に、主電力ピースＭＰｂから削除された重複領域ＭＰＤと同程度の電力量を持ち、かつ、主電力ピース以外でかつ主電力ピースＭＰｂに隣接する領域に含まれる領域を、主電力ピースＭＰｂに加えて、主電力ピースＭＰｂを再構成する。こうした処理を繰り返すことにより、重複領域を持たず、かつ、各々が実質的に所定の電力量を有する複数の主電力ピースを設定することができる。
例えば、ＬＳＩ５０の場合、主電力ピースＭＰａに対応する主電源幹線５７ａが接続される電源パッド５５ａから重複領域ＭＰＤまでの距離よりも主電力ピースＭＰｂに対応する主電源幹線５７ａが接続される電源パッド５５ｂまでの距離の方が遠い（図４９参照）。
したがって、主電力ピースＭＰａについては区画調整を行わず、主電力ピースＭＰｂの重複領域ＭＰＤに対応する区画が電源パッド５５ｂ側の代替区画ＭＰＳを、確定した主電力ピース以外の領域で主電力ピースＭＰｂに近接した領域から抽出して、主電力ピースＭＰｂに加えることで、主電力ピースＭＰｂの区画を再設定する。
即ち、電源供給起点である電源パッド５５ａから遠い区画である重複領域ＭＰＤを主電力ピースＭＰｂから削除し、主電力ピースＭＰｂに近接し、確定した主電力ピース以外の領域から新たに抽出した区画ＭＰＳを新たに加えることにより、主電力ピースＭＰｂは、その総電力量が小さいか又は同等となるように再設定される。
第４の実施形態によれば、第１〜３の実施形態の前記（１）〜（７）の効果と同様の効果に加え、以下の効果が得られる。
（８）論理回路部５４の内部側へ向かって配線された主電源幹線５７ａ及び副電源幹線５７ｂの先端部が電源メッシュ５１及び基本電源配線５８と接続される。これにより、論理回路部５４の内部から、その縁端（外周付近）に配線される部分に向かって電源の供給が行われるようになり、論理回路部５４上におけるＩＲドロップが効果的に緩和される。
（９）電源幹線５７ａ、５７ｂを、論理回路部５４上におけるＩＲドロップピーク位置Ｐに配線したため、ＩＲドロップが効率的に低減される。
（１０）主電力ピースＭＰが重複する場合には、重複する領域を解消するように主電力ピースＭＰの区画調整が行われる。従って、最も大きなＩＲドロップが発生している領域に対して適切に主電力ピースＭＰを設定することができるため、より効果的にＩＲドロップを緩和することができ、その結果、安定性の向上された半導体集積回路を設計することができる。
（１１）主電力ピースＭＰａ、ＭＰｂを設定する。そして、当該主電力ピースＭＰａ、ＭＰｂに対応する主電源幹線５７ａを配線する。次に、当該主電力ピースＭＰａ、ＭＰｂ以外の領域について副電力ピースＳＰａ〜ＳＰｄを設定し、各副電力ピースＳＰａ〜ＭＳＰｄに対応する副電源幹線５７ｂを配線する。この手順によれば、仮のＩＲドロップの大きい主電力ピースＭＰにて、ＩＲドロップの低減が優先的に図られる。その結果、より効果的にＩＲドロップを緩和することができ、安定性の向上された半導体集積回路を設計することができる。
尚、ステップＳ４０９において主電力ピースＭＰａのＩＲドロップマップを作成する場合、主電力ピースＭＰａの外周に等電位の電源が設置されていると仮定する代わりに、主電力ピースＭＰａの外周に不均等電位の電源が設置されていると仮定して、ＩＲドロップ解析を行ってもよい。この場合、ＩＲドロップピーク位置Ｐは比較的低い電位を有すると仮定された電源に近づくようにシフトする。シフトしたＩＲドロップピーク位置Ｐの近傍に電源幹線５７ａの先端を設けることで、比較的低い電位を有すると仮定された電源近傍は、それ以外の箇所の電源変動の影響が少ないため、当該電源近傍に対する電源の強化がなされる。
次に、電源幹線５７ａの先端から主電力ピースＭＰａ内に広がるように電源配線を配線する。この工程では、主電力ピースＭＰａの外縁付近のＩＲドロップ値に、マージン電位（例えばＬＳＩの基準電位と、主電力ピースＭＰａの外周の比較的低い電位との差）を加えた値を用いて、主電力ピースＭＰａ内の電源配線のＩＲドロップ違反を調べる。これにより、ＩＲドロップ条件を余裕をもって満たす電源配線を主電力ピースＭＰａ内に設けることができる。
このように、主電力ピースＭＰａの周囲に比較的低い電位を有する電源を含む不均等電位を有する電源が設置されていると仮定することにより、マクロセルのような電源変動に弱い回路に対して、特に安定な電位を供給することができる。
次に、本発明の第５の実施形態にかかる半導体集積回路装置及びその電源配線方法について、図面を参照しつつ説明する。図５０は、本実施形態のＬＳＩの電源配線を示す平面図である。
図５０に示すように、ＬＳＩ６０は、論理回路部６４の外周に配置された複数（６つ）の電源パッド６５ａを有する。論理回路部６４上には、電源メッシュ６１（縦補強電源配線６１ａ及び横補強電源配線６１ｂ）が所定の態様にて配線されている。そして、電源幹線６７（主電源幹線６７ａ、副電源幹線６７ｂ）が、電源パッド６５ａから論理回路部６４の内部側へ向かって配線されている。論理回路部６４は、６つのセグメント領域（分割領域）６９から構成されている。各セグメント領域６９には、対応する電源幹線６７から電源が供給される。
電源メッシュ６１および基本電源配線６８は、それらセグメント領域６９毎に分離（独立）して配線されている。それらセグメント領域６９は、電源パッド６５ａのうちの１つの電源パッドと各々関連付けられ、基本的にはこの関連づけられた電源パッドのみから電源幹線６７を通じて電源の供給を受ける。これにより、論理回路部６４は、６つの電源パッド６５ａから必要な電力の供給を受ける。こうした電源分離により、ＬＳＩ６０の動作の安定化が図られる。６つの領域６９に対して各別に電力制御を行うことができる。各セグメント領域６９が要求する電流量は、各電源パッド６５ａの最大許容電流量よりも小さく設定されている。
次に、本実施形態の電源配線方法について説明する。
図５１及び図５２は、本実施形態の電源配線方法すなわち配線設計処理のフローチャートである。この処理はコンピュータ等の情報処理装置により実行される。なお、この処理は、第４の実施形態における配線設計処理と、基本的には同様の手順にて行われる。
先ず、ＩＲドロップ値の上限及びＥＭ制約を充足する配線の許容電流密度を設定し（ステップＳ５０１）、電力解析により論理回路部６４に流れる総電流量を算出する（ステップＳ５０２）。論理回路部６４を構成する各セルの仮配置を行い、当該論理回路部６４上に仮電源メッシュを設ける（ステップＳ５０３）。図５３に示されるように、ＩＲドロップ解析により仮のＩＲドロップマップを作成する（ステップＳ５０４）。このＩＲドロップ解析は、電源メッシュが均等ピッチで配線されていると仮定して行っている。
上限を超えるＩＲドロップが発生している場合には、その仮のＩＲドロップのピーク位置Ｐの座標を記憶する（ステップＳ５０５）。図５３の例では、ＩＲドロップピーク位置Ｐ３１、Ｐ３２、Ｐ３３の座標が記憶される。
第４の実施形態と同様に、論理回路部６４上に主電力ピースＭＰを設定する（ステップＳ５０６）。具体的には、図５４に示されるように、ＬＳＩ６０では、ピーク位置Ｐ３１及びＰ３２を含む主電力ピースＭＰｃ、及び仮のＩＲドロップのピーク位置Ｐ３３を含む主電力ピースＭＰｄが設定される。各主電力ピースＭＰｃ、ＭＰｄは、その消費電力が規定の値となるように設定される。
主電力ピースＭＰが重複しているか否かを判断する（ステップＳ５０７）。重複している場合には、当該重複を解消するように主電力ピースＭＰの区画調整を行う（ステップＳ５０８）。一方、重複がない場合には、ステップＳ５０８はスキップされる。
主電力ピースＭＰの設定後、副電力ピースＭＳを設定する（ステップＳ５０９）。副電力ピースＳＰの消費電力は規定した値に設定される。具体的には、図５５に示される態様にて設定される。図５５の例は、各電源パッドから実質的に均等な電力量が供給され、各電力ピース及び各副電力ピースの規定とする電力量が総電力量の６分の１である場合の構成である。
すなわち、この場合において、論理回路部６４上に設定する副電力ピースＳＰの数は、主電力ピースＭＰ及び副電力ピースＳＰの総数が、電源パッド６５ａの総数と同数となるように設定する。例えば、ＬＳＩ６０では、電源パッド６５ａの総数が６であり、２つの主電力ピースＭＰが設定されているため、その他の領域に４つの副電力ピースＳＰｅ〜ＳＰｈが設定される。
主電力ピースＭＰ及び副電力ピースＳＰの設定後、主電力ピースＭＰ及び副電力ピースＳＰ毎にＩＲドロップ解析を行い、ＩＲドロップマップを作成する（ステップＳ５１０）。
ステップＳ５１０の処理について詳述する。図５６に示すように、まず、主電力ピースＭＰｃを解析対象として選択する。この主電力ピースＭＰｃが、論理回路部６４上における他の領域と電気的に遮断され、かつ、その外周には等電位の電源が設置されていると仮定してＩＲドロップマップを作成する。このマップにおける仮のＩＲドロップのピーク位置Ｐ３１、Ｐ３２を記憶する。次に、図５７に示すように、他の主電力ピース（主電力ピースＭＰｄ）を解析対象として選択する。この主電力ピースＭＰｂについても、論理回路部６４上における他の領域と電気的に遮断され、かつ、その外周には等電位の電源が設置されていると仮定してＩＲドロップマップを作成する。このマップにおける仮のＩＲドロップのピーク位置Ｐ３３を記憶する。
全ての主電力ピースＭＰのＩＲドロップマップを作成後、副電力ピースＳＰのＩＲドロップ解析を行う。例えば、図５８に示すように、副電力ピースＳＰｅを解析対象として選択する。この副電力ピースＳＰｅが、論理回路部６４上における他の領域と電気的に遮断され、かつ、その外周に等電位の電源が設置されていると仮定してＩＲドロップマップを作成する。そして、このマップにおける仮のＩＲドロップのピーク位置Ｐ３４を記憶する。図５９に示すように、他の副電力ピースＳＰ（ここでは副電力ピースＳＰｆ）を解析対象として選択し、この副電力ピースＳＰｆが論理回路部６４上における他の領域と電気的に遮断され、かつ、その外周に等電位の電源が設置されていると仮定してＩＲドロップマップを作成する。そして、このマップにおける仮のＩＲドロップのピーク位置Ｐ３５を記憶する。
図６０及び図６１に示すように、他の副電力ピースＳＰｇ、ＳＰｈについても同様にＩＲドロップマップを作成し、各マップ上における仮のＩＲドロップのピーク位置Ｐ３６、Ｐ３７を記憶する。
全ての電力ピースのＩＲドロップマップを作成後、ステップＳ５１１において、各電力ピースに対して電源供給点を設けるべく、電源幹線６７を配線する。
具体的には、図６２に示すように、主電力ピースＭＰｃ、ＭＰｄ及び副電力ピースＳＰｅ〜ＳＰｈと電源パッド６５ａとを各々関連付けて対応させる。電源パッド６５ａと、対応する電力ピースとを結ぶように、電源幹線６７を配線する。電源幹線６７は、仮のＩＲドロップピーク位置Ｐに達するように配線されるのが好ましい。電源幹線６７の配線幅は、ＩＲドロップピーク位置Ｐの仮のＩＲドロップ値に基づいて決定される。
全ての電力ピースに電源幹線６７を配線後、ステップＳ５１２において、全ての主電力ピースＭＰ及び副電力ピースＳＰに対して電源メッシュ６１をそれぞれ構築する。すなわち、電源メッシュ６１を各電力ピース毎に分離して配線し、これによって論理回路部６４上に、互いに電源分離されたセグメント領域６９を仮形成する。
図６３に示すように、再度、全ての主電力ピースＭＰ及び副電力ピースＳＰ毎にＩＲドロップ解析を行い、ＩＲドロップマップを作成する（ステップＳ５１３）。全ての主電力ピースＭＰ及び副電力ピースＳＰ毎にＩＲドロップ条件を満たしているか否かを判定する（ステップＳ５１４）。
ステップＳ５１４の処理において、上限を超えるＩＲドロップが発生している電力ピースがある場合には、当該電力ピースのみを対象としてＩＲドロップ条件を満たすまで、ステップＳ５１２およびステップＳ５１３の処理を繰り返し実行する。なお、ステップＳ５１２の処理においては、電源メッシュ６１の配線方法として、例えば、第１〜第３の実施形態にて示した配線方法を採用し、この採用した配線方法に対応する処理を実行することもできる。
ステップＳ５１４の処理において、ＩＲドロップ条件が満たされると、ステップＳ５１５において、電力解析を行い電源メッシュ６１（縦補強電源配線６１ａ及び横補強電源配線６１ｂ）の電流密度（仮の電流密度）を算出する。
ステップＳ５１６において、ＥＭ制約を充足するように縦補強電源配線６１ａ及び横補強電源配線６１ｂの配線幅を再構成する。ステップＳ５１７において、再び電力ピース毎にＩＲドロップマップを作成する。ステップＳ５１８において、各電力ピースがＩＲドロップ条件を満たしているか否かを判定する。上限を超えるＩＲドロップが発生している電力ピースがある場合には、当該電力ピースのみを対象として、ＥＭ制約を充足するための処理（ステップＳ５１５〜ステップＳ５１７）をやりなおす。
第５の実施形態によれば、第１〜４の実施形態の（１）〜（１０）の効果と同様の効果に加え、以下び効果が得られる。
（１２）互いに電源回路の分離されたセグメント領域６９を介して、論理回路部６４への電源供給がなされる。従って、不要な電源配線によって形成される余分な電源ループによる、ノイズ発生及びノイズ混入を防ぐことができ、電源の安定化を図ることができる。その結果、半導体集積回路の安定性が向上する。
尚、第５の実施形態では、各セグメントは電源分離しているが、最終的には分離箇所が接続されて電源分離されていない構成としてもよい。
次に、本発明の第６の実施形態にかかる半導体集積回路装置及びその電源配線方法について説明する。図６４は、第６実施形態にかかるＬＳＩの電源配線を示す平面図である。
図６４に示されるように、ＬＳＩ７０は、論理回路部７１の外周に配置された複数（６つ）の電源パッド７４を有する。論理回路部７１には、電源メッシュ（補強電源配線）７３が所定の態様にて配線されている。この電源メッシュ７３は、縦補強電源配線７３ａおよび横補強電源配線（図示略）から構成されている。そして、電源幹線７７が、電源パッド７４から論理回路部７１の内部側へ向かって配線されている。
論理回路部７１は、大きくは、６つの分割領域（クラスタ領域７５）から構成されている。この例では、これらクラスタ領域７５は、各クラスタ領域７５の消費電力量が実質的に論理回路部７１の総消費電力量の６分の１になるように区画されている。各クラスタ領域７５は、電源パッド７４のうちの１つの電源パッドと関連付けられ、基本的にはこの関連づけられた電源パッドのみから電源の供給を受ける。
クラスタ領域７５のうちの１つのクラスタ領域７５ａにおいてのみ図示するが、各クラスタ領域７５は１つまたは複数のセグメント領域７６を備えている。一つのセグメント領域７６の電源配線７２，７３は他のセグメント領域７６のものと分離されるように、各セグメント領域７６には、基本電源配線７２および補強電源配線７３が配線されている。各セグメント領域７６と、そのクラスタ領域７５に対応する電源パッド７４とを接続する電源幹線７７が配線されている。各電源幹線７７によって各セグメント領域７６に電源が供給される。補強電源配線７３を省略することも可能ではある。この場合には、電源幹線７７が全ての基本電源配線７２と接続される。
ここで、電源幹線７７の配線態様について詳述する。
図６４に示されるように、電源幹線７７は、電源パッド７４から段階的に分岐したツリー構造を有する。該ツリー構造の電源幹線７７の各先端部分が基本電源配線７２または補強電源配線７３と接続される。尚、電源幹線７７の各先端部分は、基本電源配線７２または補強電源配線７３以外に、論理セル、メモリーセルまたはマクロセル等の回路素子の電源端子に直接接続してもよい。
電源幹線７７としては、図６４に示されるように、電源パッド７４から１回分岐された後に先端部分が基本電源配線７２に接続されることに限られない。電源幹線７７として、電圧降下が十分に緩和されるまで分岐が繰り返されて形成されるものであれば、分岐回数は２回あるいは３回以上でもよい。図６４の例では、電源幹線７７の先端部分は各セグメント領域７６においてＩＲドロップ値が平坦化される位置まで延伸されている。
電源幹線７７の配線幅は、分岐の段階毎に異なっており、電源パッド７４の近傍になるにつれ、段階的に大きく設定されている。電源幹線７７の配線幅を段階的に変更することで、電源幹線７７の電流密度が緩和されるように同配線幅を調整することが容易である。
次に、図６５および図６６を参照して、この実施形態にかかるＬＳＩ７０の電源配線方法すなわち配線設計処理の一例について説明する。この処理はコンピュータ等の情報処理装置によって実行される。
図６５に示すように、まず、ステップＳ６０１において、ＩＲドロップ値の上限およびＥＭ制約を充足する許容電流密度を設定する。ステップＳ６０２において、各電源パッド７４の最大許容電流量を設定する。ステップＳ６０３において、論理回路部７１を区画（分割）する際の区画単位（最小ブロックＵ（図８参照））を設定する。ここでは、情報処理装置により設定し得る最小の電源配線幅を有する電源幹線７７を配線したときにその電源配線によって供給される電力量と同じか僅かに大きい電力量を消費する最小の領域（最小消費電力単位）を、区画単位として設定する。区画単位として、半導体集積回路装置に搭載される各モジュールの機能や動作頻度を基準として選ばれた単位や、セル単位、その他任意の単位に設定することもできる。
ステップＳ６０４において、論理回路部７１を少なくとも一つのセグメント領域７６に区分けする（図６７）。各セグメント領域７６の大きさは、各セグメント領域７６内に１つの電源供給点を配置したときに各セグメント領域７６内のＩＲドロップが十分緩和されるように設定される。
ステップＳ６０５において、セグメント領域７６のうちの１つまたは複数のセグメント領域７６をグループ化し、クラスタ領域７５を設定する。具体的には、図６７に示されるように、電源パッド７４の個数に等しい数すなわち６つのグループＡ〜Ｆに、セグメント領域７６をグループ分けする。グループＡ〜Ｆにグループ分けされたセグメント領域７６を、複数のクラスタ領域７５（７５Ａ〜７５Ｆ）として各々設定する。複数の電源パッド７４と複数のクラスタ領域７５とを各々関連付ける。
ステップＳ６０６において、電力解析により各クラスタ領域７５の総電流量を算出する。ステップＳ６０７において、各クラスタ領域７５の総電流量が対応する電源パッド７４の最大許容電流量を超えるか否かを判断する。各クラスタ領域７５の総電流量が最大許容電流量を超えている場合には、ステップＳ６０５の処理に戻り、クラスタ領域７５を再設定する。
他方、各クラスタ領域７５の総電流量が最大許容電流量以下である場合には、ステップＳ６０８の処理を行う。ステップＳ６０８において、一つのセグメント領域７６の電源配線７２，７３が別のセグメント領域７６のものとは分離するように、各セグメント領域７６に対して、基本電源配線７２および補強電源配線７３を配線する。
ステップＳ６０９において、各セグメント領域７６毎にＩＲドロップ解析を行う。ステップＳ６１０において、各セグメント領域７６における仮のＩＲドロップの最大値とその位置（仮のＩＲドロップピーク位置Ｐ）を記憶する。
ステップＳ６１１において、図６８に示されるように、仮のＩＲドロップピーク位置Ｐと、このピーク位置Ｐの属するクラスタ領域７５と関連付けされた電源パッド７４とを電源幹線７７によって仮接続する。図６８では、クラスタ領域Ａのみについて、電源幹線７７の仮配線の態様を示す。
適切な大きさに分割された全てのセグメント領域７６に対して電源幹線７７が各々仮配線されることで、各セグメント領域７６におけるＩＲドロップは十分に緩和される。ただしこの状態では、電源パッド７４から全てのセグメント領域７６に対して電源幹線７７が各別に仮配線されており、その配線リソースが大きい。そこで、ステップＳ６１２において、仮配線した電源幹線７７の配線経路を他の電源幹線７７の配線経路と共通化（統合）させることを含む再構成を行う。
具体的には、まず、各セグメント領域７６の位置に応じてセグメント領域７６をグループ化する。このグループ化は、各クラスタ領域７５毎に行われる。例えば、図６８に示すように、クラスタ領域Ａでは、３つのセグメント領域７６からなるグループＧ１と、２つのセグメント領域７６からなるグループＧ２と、１つのセグメント領域７６からなるグループＧ３とがグループ化する。
次に、図６９に示すように、各電源幹線７７に節ｆを設定する。グループＧ毎に、一つの電源幹線７７の節ｆと他の電源幹線７７の節ｆとを統合する。最終的に、電源パッド７４の近傍において、一つのグループＧに関連する電源幹線７７が一つになるように、節ｆを統合する。その後、図７０に示すように、電源幹線７７の配線経路を最終調整し、これによってツリー構造を有する電源幹線７７が配線される。
ステップＳ６１３において、電源幹線７７の電流密度が上記許容電流密度以下となるように、電源幹線７７の配線幅の調整を行う。具体的には、ツリー構造における電源幹線７７の先端部分から電源パッド７４に向かって、ツリー構造における電源幹線７７の各分岐部分の配線幅が段階的に大きくなるように調整する。
ステップＳ６１４において、各セグメント領域７６毎にＩＲドロップ解析を行い、ＩＲドロップマップを作成する。ステップＳ６１５において、ＩＲドロップ条件を満たしているか否かを各セグメント領域７６毎に判定する。上限を超えるＩＲドロップが発生している場合には、この上限を超えるＩＲドロップが発生しているセグメント領域７６に仮配線されている電源幹線７７のみを対象として、その配線幅の調整をやりなおす。
ステップＳ６１６において、各セグメント領域７６毎に、ＩＲドロップ解析を再度行う。ステップＳ６１６の処理後においても、上限を超えるＩＲドロップが発生している場合には、この上限を超えるＩＲドロップが発生しているセグメント領域７６のみを対象として、ステップＳ６１０〜ステップＳ６１５の処理を繰り返し実行する。
第６の実施形態によれば、第４および第５の実施形態の前記（８）、（９）、（１２）の効果と同様の効果に加え、以下の効果が得られる。
（１３）電源パッド７４から段階的に分岐するツリー構造を有する電源幹線７７を設け、電源幹線７７の各先端部分を基本電源配線７２または補強電源配線７３と接続した。これにより、電圧降下がより的確に緩和されるとともに、エレクトロマイグレーションの発生も好適に抑制される。
（１４）電源幹線７７の各分岐部分の配線幅は、電圧降下及び電流密度の要求をいずれをも満たすように設定されているため、電源幹線７７における段階的な分岐構造との相乗効果を通じて、電圧降下、並びに過剰な電流密度に基づくエレクトロマイグレーションの発生が的確に緩和される。
（１５）全ての電源幹線７７が仮配線された後に、全ての電源幹線７７の統合を一括して行う。電源幹線７７を統合する際に最終的な配線経路の調整を行うことができるので、ツリー構造を有する電源幹線７７を無駄なく的確に配線することができる。
尚、第６実施形態では、一つの電源パッドを一つのクラスタ領域に対する給電部として割り当てたが、複数の電源パッドを相互に接続して一つのクラスタ領域に対する給電部として割り当ててもよい。また、一つの電源パッドを複数のクラスタ領域に対する給電部として割り当ててもよい。
例えば、図７１の例では、６つのクラスタ領域７５Ａ〜７５Ｆに対し、８個の電源パッド７４ａ〜７４ｈが設けられている。クラスタ領域７５Ａ、７５Ｂの各々の要求電力量が他のクラスタ領域７５Ｃ〜７５Ｆのものの２倍である。この場合、電源パッド７４ａと７４ｇをクラスタ領域７５Ａに割り当て、電源パッド７４ｂと７４ｈをクラスタ領域７５Ｂに割り当て、他のクラスタ領域７５Ｃ〜７５Ｆに対しては、電源パッド７４ｃ〜７４ｆをそれぞれ割り当てることができる。
一方、図７２の例では、６つのクラスタ領域７５Ａ〜７５Ｆに対し、４個の電源パッド７４ａ〜７４ｄが設けられている。クラスタ領域７５Ａの要求電力量と、クラスタ領域７５Ｂの要求電力量と、クラスタ領域７５Ｃと７５Ｄの合計要求電力量と、クラスタ領域７５Ｅと７５Ｆの合計要求電力量とが同じである。この場合、クラスタ領域７５Ａ、７５Ｂについては、電源パッド７４ａ、７４ｂをそれぞれ割り当て、１つの電源パッド７４ｃを２つのクラスタ領域７５Ｃ，７５Ｄに割り当て、１つの電源パッド７４ｄを２つのクラスタ領域７５Ｅ，７５Ｆに割り当てることができる。
第６の実施形態では、各セグメント及び各クラスタは電源分離されていたが、電源分離されていなくてもよい。
次に、本発明の第７の実施形態にかかる半導体集積回路装置及びその電源配線方法について説明する。
この実施形態にかかるＬＳＩ８０は、基本的には第６の実施形態と同様の構成であり、電源幹線８７はツリー構造にて段階的に分岐して配線されている。電源幹線８７の各先端部分は、基本電源配線または補強電源配線以外に、論理セル、メモリーセルまたはマクロセル等の回路素子の電源端子に直接接続してもよい。
この実施形態の電源配線方法について説明する。図７３、図７４は、この実施形態において、コンピュータ等の情報処理装置により実行される電源配線の配線手順を示すフローチャートである。
ステップＳ７０１において、ＩＲドロップ値の上限（許容値）およびエレクトロマイグレーションの制約を充足する許容電流密度を設定する。そして、ステップＳ７０２において、各電源パッド８４の最大許容電流量を設定する。ステップＳ７０３において、論理回路部８１を区画（分割）する際の区画単位（最小ブロックＵ（図８参照））を設定する。この区画単位は、例えば、最小消費電力単位に設定される。
ステップＳ７０４において、論理回路部８１を分割し、セグメント領域８６を設定する。具体的には、図７５に示す態様にてセグメント領域８６を設定する。ただし、これらセグメント領域８６は各領域８６の消費電力が均等となるように設定されている。この実施形態では、このセグメント領域８６の設定態様については任意である。例えば、搭載される各モジュールにおける機能や動作頻度が互いに共通となるようにこれらセグメント領域８６を設定することもできる。
ステップＳ７０５において、１つまたは複数のセグメント領域８６をグループ化し、クラスタ領域８５を設定する。具体的には、図７５に示されるように、電源パッド７４の個数分となる６つのグループＨ〜Ｍに、セグメント領域８６をグループ分けする。各グループＨ〜Ｍを、クラスタ領域８５（８５Ｈ〜８５Ｍ）として各々設定する。また、電源パッド８４とクラスタ領域８５とを各々関連付ける。
ステップＳ７０６において、電力解析により各クラスタ領域８５の総電流量を算出する。ステップＳ７０７において、全てのクラスタ領域８５において総電流量が関連付けられた電源パッド８４の最大許容電流量を超えるか否かを判断する。上記算出した総電流量が最大許容電流量を超えているクラスタ領域がある場合（Ｓ７０７でＮＯ）には、ステップＳ７０５の処理に戻り、クラスタ領域８５を再設定する。そして、全てのクラスタ領域８５において総電流量が最大許容電流量以下になるまで、ステップＳ７０５、Ｓ７０６、Ｓ７０７を繰り返す。
セグメント領域Ｈからなるクラスタ領域８５の電流量が、関連する電源パッド８４の最大許容電流量を超えており、セグメント領域Ｌからなるクラスタ領域８５の電流量が、関連する電源パッド８４の最大許容電流量に対して十分に小さい場合であれば、クラスタ領域８５は、図７９に示されるように再構成され得る。
他方、全てのクラスタ領域８５において総電流量が最大許容電流量以下である場合（Ｓ７０７でＹＥＳ）には、ステップＳ７０８において、一つのセグメント領域８６の電源配線が別のセグメント領域８６のものとは分離するように、各セグメント領域８６に対して、基本電源配線および補強電源配線を配線する（図６４の第７実施形態を参照）。
ステップＳ７０９において、各セグメント領域８６毎にＩＲドロップ解析を行う。ステップＳ７１０において、各セグメント領域８６における仮のＩＲドロップの最大値とその位置（仮のＩＲドロップピーク位置Ｐ）を記憶する。
ステップＳ７１１において、図７６に示されるように、記憶した仮のＩＲドロップピーク位置Ｐと、このピーク位置Ｐの属するクラスタ領域８５と関連付けされた電源パッド８４とを電源幹線８７によって仮接続する。図７６には、クラスタ領域Ｈのみについて、電源幹線８７の仮配線の態様を示す。
ステップＳ７１２において、仮配線した電源幹線８７の配線経路を他の電源幹線８７の配線経路と共通化（統合）させることを含む再構成を行う。
具体的には、まず、各セグメント領域８６の位置に応じて同セグメント領域８６をグループ化する。グループ化は、各クラスタ領域７５毎に行われる。例えば、図７６に示すように、クラスタ領域Ｈでは、３つのセグメント領域８６からなるグループＧ１１と、２つのセグメント領域８６からなるグループＧ１２と、１つのセグメント領域８６からなるグループＧ１３とがグループ化される。
次に、図７７に示すように、仮配線した各電源幹線８７に節ｆを設定する。グループＧ毎に、一つの電源幹線８７の節ｆと他の電源幹線８７の節ｆとを統合する。最終的に、電源パッド８４の近傍において、一つのグループＧに関連する電源幹線８７が一つになるように、節ｆを統合する。その後、図７８に示すように、電源幹線８７の配線経路を最終調整する。
ステップＳ７１３において、電源幹線８７の電流密度が許容電流密度以下となるように、電源幹線８７の配線幅の調整を行う。具体的には、電源幹線８７の先端部分から電源パッド８４に向かって、電源幹線８７の各分岐部分の配線幅が段階的に大きくなるように調整する。
ステップＳ７１４において、各セグメント領域８６毎にＩＲドロップ解析を行い、ＩＲドロップマップを作成する。ステップＳ７１５において、ＩＲドロップ条件を満たしているか否かを各セグメント領域８６毎に判定する。上限を超えるＩＲドロップが発生している場合には、この上限を超えるＩＲドロップが発生しているセグメント領域８６に仮配線されている電源幹線８７のみを対象として、その配線幅の調整を行う。
ステップＳ７１６において、各セグメント領域８６毎に、再度、ＩＲドロップ解析を行う。上限を超えるＩＲドロップが発生している場合には、この上限を超えるＩＲドロップが発生しているセグメント領域（例えば図８０（ａ）のセグメント領域８６ａ）を処理対象として選択する（Ｓ７１６ａ）。その処理対象についてステップＳ７０３以降の処理を再帰的に繰り返す。
この繰り返し中には、セグメント領域８６ａを回路部全体と見なし、また、セグメント領域８６ａに達する電源幹線８７ａを電源パッドと見なしてステップＳ７０３以降の処理を実行する。これにより、セグメント領域８６ａは、さらに細かい複数のサブセグメント領域８６ａ１に分割される。図８０（ａ）の例では、複数のサブセグメント領域８６ａ１により一つのサブクラスタ領域８５ａ１が構成されており、サブクラスタ領域８５ａ１はクラスタ領域Ｈと関連付けられている。そして、電源幹線８７ａは、ステップＳ７１７での先端部分（仮の先端部分）からさらに分岐されて、各サブセグメント領域８６ａ１まで延伸される。
こうした繰り返しの処理は、ステップＳ７１７において、全てのセグメント領域８６においてＩＲドロップ条件を満たしていると判断されるまで実行される。電源幹線８７の仮の先端部分にて順次分岐が繰り返されることにより、ツリー構造を有する電源幹線８７が配線される。
尚、ステップＳ７１６ａでは、上限を超えるＩＲドロップが発生しているセグメント領域のみを処理対象に選択してもよく、当該セグメント領域及び別のセグメント領域を処理対象に選択してもよい。別のセグメント領域としては、上限を超えるＩＲドロップが発生しているセグメント領域の近傍あるいは隣接のセグメント領域または別のクラスタ領域内のセグメント領域である。
ＩＲドロップ条件を満たすことができないと予想される場合、一部のサブセグメント領域を他のクラスタ領域に組み入れるようにして、クラスタ領域を再編してもよい。例えば、図８０（ｂ）に示す例では、複数のサブセグメント領域８６ａ１から複数のサブクラスタ領域８５ａ１，８５ａ２が構成されており、サブクラスタ領域８５ａ１はクラスタ領域Ｈと関連付けられ、サブクラスタ領域８５ａ２はクラスタ領域Ｌと関連付けられている。
第７の実施形態によれば、第４〜６の実施形態の前記（８）、（９）、（１２）〜（１４）の効果と同様の効果に加え、以下の効果が得られる。
（１６）論理回路部８１上のＩＲドロップが十分緩和されるまで、ステップＳ７０３以降の各ステップを再帰的に繰り返して実行することとした。このため、、論理回路部８１上のＩＲドロップを緩和するのに必要な長さを有する、ツリー構造の電源幹線８７を配線することができる。
また、電源幹線８７が、論理回路部８１において電源の供給が必要とされる箇所に対し、必要に応じて配線される。このため、論理回路部８１の一部分において過剰な電力供給が行われることが防止され、効率のよい電力供給を実現することができる。
尚、第７実施形態において、図７１，７２のように、複数の電源パッドを相互に接続して一つのクラスタ領域に対する給電部として割り当ててもよい。また、一つの電源パッドを複数のクラスタ領域に対する給電部として割り当ててもよい。
第７の実施形態では、各セグメント及び各クラスタは電源分離されていても電源分離されていなくてもよい。
次に、本発明の第８の実施形態にかかる半導体集積回路装置及びその電源配線方法について説明する。図８１は、この実施形態にかかるＬＳＩの電源配線を示す平面図である。
図８１に示されるように、ＬＳＩ９０は、論理回路部９１の外周に配置された複数（ここでは４つ）の電源パッド９４を有する。論理回路部９１には、基本電源配線および補強電源配線（図示略）が所定の態様にて配線されている。そして、電源幹線９７が、電源パッド９４から論理回路部９１の内部側へ向かって配線されている。図８１において、電源幹線９７の途中、および各先端部分に示されるひし形の図形は、電源幹線９７による論理回路部９１への電源供給点である。
論理回路部９１は、複数の分割領域（４つのクラスタ領域９５（９５Ｐ〜９５Ｓ））を備えている。この例では、クラスタ領域９５は、各クラスタ領域９５の消費電力量が実質的に論理回路部９１の総消費電力量の４分の１になるように区画されている。各クラスタ領域９５は、１つの電源パッド９４と関連付けられ、基本的にはこの関連づけられた電源パッドのみから電源の供給を受ける。
論理回路部９１において、各クラスタ領域９５は１つまたは複数のセグメント領域９６を備えている。各セグメント領域９６と、そのクラスタ領域９５に対応する電源パッド９４とを接続する電源幹線９７が配線されている。各電源幹線９４によって各セグメント領域９６に電源が供給される。
電源幹線９７は、電源パッド９４から段階的に分岐して配線されたツリー構造を有する。電源幹線９７の各先端部分が基本電源配線または補強電源配線と接続されている。尚、電源幹線９７の各先端部分は、基本電源配線または補強電源配線以外に、論理セル、メモリーセルまたはマクロセル等の回路素子の電源端子に直接接続してもよい。
第８の実施形態では、電源幹線９７に、その経路を開閉する単純型のスイッチ素子９８が設けられている。スイッチ素子９８により、各セグメント領域９６に対する電源の供給を選択的に切替えることが可能となり、半導体集積回路装置の電源制御の自由度と効率が向上する。
図８１に示すように、スイッチ素子９８は、電源パッド９４による各セグメント領域９６への電力供給を制御し得る態様にて配置される。例えば、以下の態様が可能である。
（ｉ）クラスタ領域９５Ｐのセグメント領域９６に向けて延伸される電源幹線９７では、スイッチ素子９８は、電源パッド９４から各セグメント領域９６への電源供給経路の共通経路上に配置される。
（ｉｉ）クラスタ領域９５Ｑのセグメント領域９６に向けて延伸される電源幹線９７では、スイッチ素子９８は、電源幹線９７の互いに並列配置される各先端部分に配置される。
（ｉｉｉ）クラスタ領域９５Ｒのセグメント領域９６に向けて延伸される電源幹線９７のように、隣接したセグメント領域９６に対して直列に配線される電源幹線９７では、スイッチ素子９８は、各セグメント領域９６毎に対応して配置される。
クラスタ領域９５Ｓにて示すように、（ｉ）、（ｉｉ）、（ｉｉｉ）を組み合わせてスイッチ素子９８を配置することもできる。スイッチ素子９８は、大容量のスイッチング素子（例えば、パワートランジスタやパワーＭＯＳＦＥＴなど）から構成されることが望ましい。
次に、図８３および図８４を参照して、第８の実施形態にかかるＬＳＩ９０の電源配線方法すなわち配線設計処理の一例について説明する。この処理は、コンピュータ等の情報処理装置によって実行される。
まず、ステップＳ８０１において、電圧降下値（ＩＲドロップ値）の上限およびエレクトロマイグレーションの制約を充足する許容電流密度を設定する。ステップＳ８０２において、各電源パッド９４の最大許容電流量を設定する。ステップＳ８０３において、論理回路部９１を区画（分割）する際の区画単位（最小ブロックＵ（図８参照））を設定する。区画単位は例えば最小消費電力単位である。
ステップＳ８０４において、論理回路部９１を分割し、セグメント領域９６を設定する。ステップＳ８０５において、１つまたは複数のセグメント領域９６をグループ化し、クラスタ領域９５を設定する。セグメント領域９６およびクラスタ領域９５の具体的な設定処理については、第６の実施形態の説明した。
ステップＳ８０６において、電力解析により各クラスタ領域９５の総電流量を算出する。ステップＳ８０７において、各クラスタ領域９５の総電流量が対応する電源パッド９４の最大許容電流量を超えるか否かを判断する。上記総電流量が上記最大許容電流量を超えている場合には、ステップＳ８０５の処理に戻り、クラスタ領域９５を再設定する。
他方、上記総電流量が上記最大許容電流量以下である場合には、ステップＳ８０８において、一つのセグメント領域９６の基本電源配線および補強電源配線が別のセグメント領域９６のものとは分離するように、各セグメント領域９６に対して、基本電源配線および補強電源配線を配線する。
ステップＳ８０９において、各セグメント領域９６毎にＩＲドロップ解析を行う。ステップＳ８１０において、各セグメント領域９６における仮のＩＲドロップの最大値とその位置（仮のＩＲドロップのピーク位置Ｐ）を記憶する。
ステップＳ８１１において、記憶した仮のＩＲドロップのピーク位置Ｐと、このピーク位置Ｐの属するクラスタ領域９５が関連付けされた電源パッド９４とを電源幹線９７によって仮接続する。
ステップＳ８１２において、クラスタ領域９５毎にセグメント領域９６のグループ分けを行う。セグメント領域９６のグループ分けは、論理回路部９１の電力制御を行う上で好ましい態様、例えば、互いに共通した動作頻度を有するセグメント領域９６がグループ化される。そして、ステップＳ８１２においてはさらに、セグメント領域９６のグループ分け後、上記仮配線した電源幹線９７の配線経路の統合を行ってツリー構造の電源幹線９７を形成することにより、論理回路部９１上のＩＲドロップが十分に緩和される。
ステップＳ８１３において、電源幹線９７にスイッチ素子９８を仮配置する。スイッチ素子９８の配置態様は任意であるが、例えば、上述の（ｉ）、または（ｉｉ）、または（ｉｉｉ）の配置態様を採用することができる。スイッチ素子９８を仮配置する場合、スイッチ素子９８の搭載スペースと、論理回路部９１に搭載予定の論理素子の搭載スペースとが競合することがある。
そこで、ステップＳ８１４において、ＬＳＩ９０のレイアウトを必要に応じて再配置し、スイッチ素子９８の搭載スペースとの競合の回避された最終的なＬＳＩ９０のレイアウトを決定する。ステップＳ８１５において、電源幹線９７の配線経路を決定し、同電源幹線９７の再構成を行う。
ステップＳ８１６において、各電源幹線９７の電流密度が上記許容電流密度以下となるように、各電源幹線９７の配線幅の調整を行う。ステップＳ８１７において、各セグメント領域９６毎にＩＲドロップ解析を行い、ＩＲドロップマップを作成する。ステップＳ８１８において、ＩＲドロップ条件を満たしているか否かを各セグメント領域９６毎に判定する。上限を超えるＩＲドロップが発生している場合には、上限を超えるＩＲドロップが発生しているセグメント領域９６に仮配線されている電源幹線９７のみを対象として、その配線幅の再調整を行う。
ステップＳ８１９において、各セグメント領域９６毎に、ＩＲドロップ解析を再度行う。ステップＳ８１９の処理後においても、上限を超えるＩＲドロップが発生している場合には、この上限を超えるＩＲドロップが発生しているセグメント領域９６のみを対象として、ステップＳ８１０〜ステップＳ８１８の処理を繰り返し実行する。
第８の実施形態によれば、第４〜第６の実施形態の前記（８）、（９）、（１２）〜（１５）の効果と同様の効果に加え、以下の効果が得られる。
（１７）電源幹線９７にスイッチ素子９８を設けたため、セグメント領域９６に対する電源の供給と停止とをスイッチ素子９８の開閉操作によって切替えることが可能となる。従って、半導体集積回路装置のＩＲドロップを効率的に低減することができ、そのような半導体集積回路装置を高い自由度で設計することができる。また、基本電源配線に電力が供給される前の段階にて、論理回路部９１に対する電力供給態様を制御することができるため、論理回路部９１における漏れ電流が低減され、半導体集積回路装置の消費電力が低減される。
第８の実施形態において、各セグメント及び各クラスタは電源分離されていても電源分離されていなくてもよい。
次に、第８の実施形態の変形例について説明する。
図８２に示す単純型のスイッチ素子９８に代えて、図８５に示すスイッチ素子１９８を採用することもできる。このスイッチ素子１９８は、２つの電源パッドにそれぞれ接続された２つの電源幹線１９７ａ、１９７ｂと、論理回路部へと延伸される電源幹線１９７との間に設けられたマルチプレクサ型のスイッチング素子である。スイッチ素子１９８は２つの電源幹線１９７ａ、１９７ｂのいずれかを選択する。選択された電源幹線に接続された電源パッドの電源が電源幹線１９７を介して論理回路部へ供給される。
２つの電源幹線１９７ａ、１９７ｂに接続された２つの電源パッドの電源電位を互いに異なる場合、スイッチ素子１９８の切替えにより、論理回路部に対する高電位及び低電位による電源の供給を選択することが可能となる。例えば、論理回路部上の特定の領域に高電位電源を供給して高速動作モードで動作させ、低電位電源を供給して低速動作モードで動作させることができる。従って、動作モードの選択可能な半導体集積回路装置の電源配線を高い自由度で設計することができる。
図８６は、図８５に示したスイッチ素子１９８を採用したＬＳＩの電源配線の平面図である。
このＬＳＩ１９０では、論理回路部１９１は４つのクラスタ領域１９５（１９５Ｐ〜１９５Ｓ）を有する。４つのクラスタ領域１９５の外周には、５つの電源パッド１９４が配置されている。クラスタ領域１９５Ｐは２つの電源パッド１９４ａ、１９４ｂと関連付けられている。電源パッド１９４ａの電源電位は、電源パッド１９４ｂのものより高電位である。電源パッド１９４ａ、１９４ｂとクラスタ領域１９５Ｐとの間にマルチプレクサ型のスイッチ素子１９８が配置されている。スイッチ素子１９８は、２つの電源パッド１９４ａ、１９４ｂにそれぞれ接続された２つの電源幹線１９７ａ，１９７ｂの一つを選択する。スイッチ素子１９８の切り替え操作により、クラスタ領域１９５Ｐを構成する各セグメント領域１９６に対して、高電位電源または低電位電源を選択的に供給することが可能となる。
この変形例によれば、第４〜第６の実施形態の前記（８）、（９）、（１２）〜（１５）の効果と同様の効果に加え、以下の効果が得られる。
（１８）２つの電源パッド１９４ａ、１９４ｂとクラスタ領域１９５Ｐとを結ぶ電源幹線１９７の経路の途中に、２つの電源パッド１９４ａ、１９４ｂから各々延伸される電源幹線１９７ａ、１９７ｂの統合を図るかたちでマルチプレクサ型のスイッチ素子１９８を配置することとした。このため、当該半導体集積回路装置として、ＩＲドロップの低減を考慮したより自由度の高い電源供給が実現される。
各実施形態を以下のように変更してもよい。
・第２の実施形態においては、各変形例（第１〜第４変形例）にて説明した電源配線の配線手順を適宜組み合わせて、電源配線の配線処理を行うことができる。例えば、第１および第２変形例の配線手順を組み合わせた場合には、第１変形例の配線処理を基準として、第１変形例にて示した補強電源配線の配線位置の補正処理（ステップＳ２０７〜ステップＳ２１３）を、第２変形例にて示した補正処理（ステップＳ２１３ａ１〜ステップＳ２１３ａ８）に代えて、同配線処理を行う。これと同様に、第１および第３変形例の配線手順を組み合わせることもできる。
また、第１および第２変形例、又は第１および第３変形例の配線手順を組み合わせた各配線処理に対し、第４変形例の配線手順をさらに組み合わせることもできる。この場合には、電源配線の最終的な配線処理として、部分補強配線４３５を追加して配線する処理（ステップＳ２１３ｃ１〜ステップＳ２１３ｃ４）を行う。
・第２の実施形態の第３変形例では、最終的に、補強電源配線３３１が直線状となるように同電源配線３３１を再配線してもよい。この場合には、上限を超えるＩＲドロップが生じないように補強電源配線３３１を再配線する。
・第２〜第８の実施形態では、補強電源配線あるいは電源幹線の幅を変更する処理を行うにあたって、第１の実施形態にて示した処理（補強電源配線を所定の分割単位にて長手方向に分割し、配線区画毎にＩＲドロップと過剰な電流密度との少なくとも一方を緩和する配線幅を設定する処理）を行うこともできる。
・第３の実施形態においては、部分補強配線４３５を追加する処理を行うこともできる。
・第４及び第５の実施形態では、複数の主電力ピースＭＰ間に重複領域が発生した場合、各主電源幹線が接続された電源パッドから当該重複領域までの距離が近い方の主電力ピースＭＰについては区画調整を行わず、電源パッドから当該重複領域までの距離が遠い方の主電力ピースＭＰについてのみ区画調整を行った（図４９参照）。しかし、これに限らず、重複する主電力ピースＭＰ双方について区画調整を行ってもよい。
・第４および第５の実施形態では、電力ピースが他の領域と電気的に遮断され、かつ、その外周には等電位の電源が設置されていると仮定した上で、電力ピースでのＩＲドロップ解析が行われる。その代わりに、ＩＲドロップ解析を行うにあたって、互いに異なる電位を有する複数の電源が電力ピースの外周に設置されていると仮定してもよい。例えば、電源変動に弱いセル近傍の外周部に低電位の電源が設置されていると仮定し、ＩＲドロップ解析を行ってもよい。この解析結果に基づいて補強電源配線を配線することで、電源変動の弱いセルに対して重点的に補強電源配線を配線することができる。
・第４〜第８の実施形態において、電源幹線（５７、６７、７７、８７、９７、１９７）の少なくとも１つを、図８８に示すように、ストライプ状に分割された複数の並列配線から形成された電源幹線２０７とし、この電源幹線２０７が基本電源配線２０２、補強電源配線２０３と接続されるようにしてもよい。また、このような電源幹線としては、電源幹線２０７に限らず、図８９（ａ）〜（ｄ）に示される電源幹線２０７ａ〜２０７ｄとすることもできる。なお、この図８８、図８９において、基本電源配線２０２、補強電源配線２０３、電源幹線２０７、２０７ａ〜２０７ｄは、第４〜第８の実施形態における基本電源配線（５８、６８、７２）、補強電源配線（５１、６１、７３）、電源幹線（５７、６７、７７、８７、９７、１９７）に各々相当する。また、図８８、図８９において、各電源配線の途中、および各先端部分に示される四角の図形は、ビアホールなどの所定の接続孔であり、各電源配線の電気的な接続ポイントを示している。
・第４〜第８の実施形態では、各セグメントに対して、電力量などの規定値を個別に設定できる。また、クラスタについても電力量などの規定値を個別に設定できる。例えば、電源パッドとの距離に応じてクラスタ領域またはセグメント領域の規定値に重み付けを行ってもよい。この場合、電源パッドから近いクラスタまたはセグメントほど、規定の値が大きくなるように重み付けを行うことができるので、短い電源幹線ほど、多くの電力供給を行うことができ、効率的である。
・第５〜第８の実施形態では、第１の実施形態にて示した電源リングを設け、この電源リングと電源幹線とを電気的に接続してもよい。
・第５〜第８の実施形態では、各クラスタ領域、セグメント領域毎に電源リングを設けることもできる。
・第５〜第８の実施形態では、電源パッドの個数と等しい数のクラスタ領域を設定したが、電源パッドの個数とは異なる数のクラスタ領域を設定してもよい。この場合、電源パッドとクラスタ領域との関連付けは、例えば、電源パッドおよび電源供給点間の距離や、クラスタ領域において消費する電力量などに基づいて行われる。
・第５〜第８の実施形態では、電源メッシュ（補強電源配線）はオープンとなっており、先端間を接続する電源配線は設けられていないが、電源メッシュの先端間を接続して、電源メッシュを環状（クローズ）にしてもよい。
・第６〜第８の実施形態において、段階的に分岐したツリー構造を有する電源幹線の代わりに、図８７に示すように、こうした電源幹線１０７を、基本電源配線１０２および補強電源配線１０３が全領域に分離されることなく配線された論理回路部１０１に配線することもできる。なお、図８７において、基本電源配線１０２、補強電源配線１０３、電源幹線１０７は、第６〜第８の実施形態における基本電源配線（７２）、補強電源配線（７３）、電源幹線（７７、８７、９７、１９７）にそれぞれ相当する。
・第６〜第８の実施形態では、第１〜第３の実施形態にて示した配線態様にて補強電源配線を配線した後、回路部上に電源幹線を配線してもよい。
・第８の実施形態のスイッチ素子９８を、多段で配置してもよい。例えば図９０に示すように、電源パッド９４と２つのセグメント領域９６との間で並列に配置された２つのスイッチ素子９８と、電源パッド９４と２つのセグメント領域９６との間で直列に配置されたスイッチ素子９８とによって電源スイッチを構成してもよい。
・各実施形態において、各電源配線をＸ方向及びＹ方向以外の所定の方向に配線してもよい。
・各実施形態において、電源パッドの位置は論理回路部の外周に限られず、チップの任意の位置に配置することができる。
・各実施形態において、図８８および図８９（ａ）〜（ｄ）に示される電源幹線２０７、２０７ａ〜２０７ｄの配線態様を採用して、補強電源配線を配線することもできる。
・各実施形態では、縦補強電源配線及び横補強電源配線の両方を配線したが、縦補強電源配線及び横補強電源配線の一方を配線してもよい。
・各実施形態において、ＩＲドロップマップを作成する際に算出する各セルの電流量は、平均値、最大値又は中央値等の代表値であってもよい。
・各実施形態において、ＩＲドロップ解析は、基本電源配線が配線接続されていると仮定した仮電源配線（シミュレーションモデル）に対して行なわれるが、基本電源配線が実際に配線接続されている実体電源配線に対して行ってもよい。
・各実施形態において、ＩＲドロップ解析は、ＥＭ解析（電流密度算出）とセットであるいは並行して行なわれる。従って、ＩＲドロップ解析によって電源配線を構成する場合、ＥＭ解析によって得られた電流密度に基づいて、電源配線の幅を調整することができる。
・各実施形態において、接地電位となる電源配線、あるいは電位ＶＳＳとなる電源配線、及び他の電源配線についても、第１〜第５の実施形態において示した補強電源配線、あるいは第４〜第８の実施形態において示した電源幹線と同じ態様で配線することができる。
・各実施形態において、電源配線の幅の調整は、ストライプ状の並列配線の本数を増加または減少させることを含む。
・各実施形態において、給電部は電源パッドに限られない。例えば図示しない電源回路に設けられた電源出力端子や内部電源供給回路等の電源供給起点であってもよい。
・本発明は記憶回路やアナログ回路のような論理回路部以外の回路に対する電源供給に適用することもできる。
図２（ａ）に示すように、ＬＳＩ１０は、基板１２上に設けられた方形状をなす論理回路部１３を備える。論理回路部１３は、複数のセル１４から構成されている。基板１２において論理回路部１３の外周に沿うように、複数のパッド１５が配置されている。いくつかのパッド１５は論理回路部１３に電源を供給するための電源パッド（給電部、電源供給起点）１５ａとして機能する。給電部は論理回路部１３の上方や下方に設けられていてもよい。
図２（ｂ）に示すように、論理回路部１３を囲むように環状の電源配線すなわち電源リング１６が配線されている。電源リング１６は、引き出し線１７を介して電源パッド１５ａと電気的に接続されている。
具体的には、図３に示すように、電源リング１６は、電位ＶＤＤを有する第１のリング配線１６ａと、電位ＶＳＳを有する第２のリング配線１６ｂとから構成されている。第１のリング配線１６ａまたは第２のリング配線１６ｂが、ビアホール等の接続孔２０を介して、論理回路部１３上に配線されて同論理回路部１３に電源を供給する基本電源配線１８と接続されている。
基本電源配線１８は、第１のリング源配線１６ａと接続された基本電源配線１８ａ、および第２のリング配線１６ｂと接続された基本電源配線１８ｂからなり、基本電源配線１８ａ、１８ｂが論理回路部１３上にて交互に横方向に配線されている。基本電源配線１８に挟まれるように、横方向に整列されたセル列１９が形成される。電源パッド１５ａから電源リング１６（１６ａ，１６ｂ）に供給された動作電流は、基本電源配線１８（１８ａ，１８ｂ）を介してセル列１９に供給される。各セル列１９は、例えばインバータ素子などから構成されたセル１４を含む。セル１４の配置に使われるＣＡＤデータが電源配線のためのデータを含む場合には、そのＣＡＤデータにて表される複数のセルから構成されるセル群の電源配線と、その電源配線を電源リング１６に接続する電源配線とから各基本電源配線１８が構成される。
図１（ａ）に示すように、基本電源配線１８の上層には、論理回路部１３の電源を補強する格子状の補強電源配線（電源メッシュ）２４が配線されている。電源メッシュ２４はＹ方向に延びる縦補強電源配線２２とＸ方向に延びる横補強電源配線２３とからなる。縦補強配線２２及び横補強配線２３の各々は複数の層に亘って形成されている。これら縦補強配線２２及び横補強配線２３は基本的に等間隔（均等ピッチ）で配線されている。
各縦補強配線２２及び各横補強電源配線２３の両端部は、接続孔（図示略）を介して電源リング１６と電気的に接続されている。縦補強電源配線２２及び横補強電源配線２３と基本電源配線１８とは、縦補強電源配線２２及び横補強電源配線２３と基本電源配線１８との各交点又は交点の近傍に設けられた接続孔（図示略）を介して互いに電気的に接続されている。
各縦補強電源配線２２及び各横補強電源配線２３は、所定の分割単位にて長手方向に区分けされた少なくとも一つの配線部分によって構成される。各補強電源配線２２，２３の幅は、ＩＲドロップ（電圧降下）と過剰の電流密度との少なくとも一方を緩和するように、各配線部分毎に決められている。例えば、図１（ａ）の縦補強電源配線２２ａに注目した場合、図１（ｂ）に示すように、縦補強電源配線２２ａの幅は、分割単位ｕ０（電源メッシュ２４の格子サイズの半分）毎に決められている。なお、縦補強電源配線２２ａ以外の電源メッシュ２４を構成する補強電源配線についても、配線部分毎に配線幅が決められる。図１（ｂ）に示す縦補強電源配線２２ａの長手方向の寸法と横方向の幅との比率は実物と一致していない。
次に、図４及び図５を参照して、補強電源配線の配線幅を設定する処理について説明する。図４は、ＩＲドロップ値と配線幅との関係、図５は、電流密度と配線幅との関係を示す。図４，５の左側は、補強電源配線のＩＲドロップ及び電流密度を配線部分毎に示し、右側は補強電源配線の配線幅を模式的に示している。なお、ここでのＩＲドロップ値とは、補強電源配線が実際に配線されるのに先立って、論理回路部上に均一な配線幅を有する補強電源配線が仮に配線された場合に予想されるＩＲドロップ値（仮のＩＲドロップ値）のことをいう。また、ここでの電流密度とは、補強電源配線が実際に配線されるのに先立って、論理回路部上に均一な配線幅を有する補強電源配線が仮に配線された場合に予想される電流密度（仮の電流密度）のことをいう。
まず、仮のＩＲドロップ値に対応した配線幅の設定について説明する。
図４に示すように、均一な所定の幅にて形成された補強電源配線２６ａは、長手方向の分割単位ｕ１にて８つの配線部分（Ａａ１〜Ａｈ１）に区分けされる。なお、分割単位は、例えば、電源メッシュの格子サイズ、最小セルサイズを基準として設定してもよく、また任意の配線長であってもよい。
補強電源配線２６ａの配線幅は、部分Ａａ１〜Ａｈ１毎に算出された仮のＩＲドロップ値に対応して、部分Ａａ１〜Ａｈ１毎に変更される。幅の変更された配線部分Ａａ２〜Ａｈ２からなる補強電源配線２６ｂが図４の右側に示される。
すなわちまず、各部分Ａａ１〜Ａｈ１の仮のＩＲドロップ値がＩＲドロップ解析により算出される。ＩＲドロップ値は、「ＩＲドロップ値Ｖｄ＝電流値Ｉ×シート抵抗Ｒｓ×配線長Ｌ／配線幅Ｗ」といった関係式に従って算出される。ここで、シート抵抗Ｒｓは、「抵抗率ρ／配線膜厚ｄ」より算出され、製造プロセス条件により決定される。電流値Ｉは、電力解析を行うことにより求められる。そして、この関係式より算出された仮のＩＲドロップ値Ｖｄに基づいて、各部分Ａａ１〜Ａｈ１の配線幅が変更され、補強電源配線２６ｂの各部分Ａａ２〜Ａｈ２の配線幅が決定される。仮のＩＲドロップ値が大きいほど配線幅が太くされる。
なお、配線幅を増加させたい配線区間について、配線リソースの不足などにより配線幅の増加が困難な場合には、その増加分の配線幅を他の配線区間（例えば隣接区間）に振り分けてもよい。また、配線幅の変更については、図６に示すように、チップサイズとＩＲドロップ値とから経験則より求められたテーブルに基づいて行うこともできる。
この補強電源配線２６ａの場合、仮のＩＲドロップ値は、配線両端の部分Ａａ１、Ａｈ１で低く、配線中央の部分Ａｄ１、Ａｅ１ほど高くなるように分布している。そこで、新たな補強電源配線２６ｂの配線幅は、配線両端の部分Ａａ２、Ａｈ２では小さく、配線中央の部分Ａｄ２、Ａｅ２ほど大きくなるように設定されている。
次に、仮の電流密度に対応した配線幅の設定について説明する。
仮の電流密度に対応した配線幅の設定を行う場合、図５に示すように、補強電源配線２７ａの配線幅は、分割単位ｕ２（格子サイズ）で区分けされた各部分Ｂａ１〜Ｂｈ１毎に算出された仮の電流密度に対応して変更される。幅の変更された配線部分部分Ｂａ２〜Ｂｈ２からなる補強電源配線２７ｂが図５の右側に示される。
電流密度Ｊは、「電流値Ｉ／（配線膜厚ｄ×配線幅Ｗ）」より算出される。配線幅は、仮の電流密度が予め設定されたエレクトロマイグレーション制約を充足する許容電流密度以下となるように決定される。例えば、仮の電流密度が許容電流密度を超える場合には配線幅が増加され、仮の電流密度が許容電流密度に対して余裕がある場合には配線幅は減少される。
この補強電源配線２７ａの場合、仮の電流密度の分布は、配線中央の部分Ｂｄ１、Ｂｅ１から配線両端の部分Ｂａ１、Ｂｈ１へと高くなっている。そこで、新たな補強電源配線２７ｂの配線幅は、各部分Ｂａ２〜Ｂｈ２毎に仮の電流密度が許容電流密度以下となるように設定される。従って、新たな補強電源配線２７ｂの配線幅は、元の補強電源配線２７ａの仮の電流密度の分布に対応して、配線中央の部分Ｂｄ２、Ｂｅ２から配線両端の部分Ｂａ２、Ｂｈ２へと幅広く設定されている。
この補強電源配線２７ａの場合、最も仮の電流密度が高い配線両端の部分Ｂａ１、Ｂｈ１が許容電流密度以下となっているため、補強電源配線２７ｂは、仮の電流密度に余裕がある部分Ｂａ２、Ｂｈ２から配線中央の部分Ｂｄ２、Ｂｅ２へと減少されている。
次に、本実施形態の電源配線方法について、図１の例を参考に詳述する。
図１に示すＬＳＩ１０の電源配線は、縦補強電源配線２２及び横補強電源配線２３について、先ず仮のＩＲドロップ値に対応して配線幅を変更し、その後、仮の電流密度に対応して配線幅の変更を行って配線されたものである。仮の電流密度に対応した配線幅の変更の後、仮のＩＲドロップ値に対応した配線幅の変更を行ってもよいし、より最適な配線幅を得るべく、配線幅の変更を繰り返し行ってもよい。また、仮のＩＲドロップ値および仮の電流密度のいずれの条件も満たすのであれば、仮の電流密度、あるいは仮のＩＲドロップ値に対応した配線幅の変更のみを行ってもよい。
詳述すると、ＩＲドロップ値に対応した配線幅の変更では、まず、分割単位ｕ０の大きさを設定し、各電源配線を分割単位ｕ０で区分けする。図１（ｂ）の分割単位ｕ０の大きさは電源メッシュ２４の格子サイズの半分に設定されている。各配線部分毎に仮のＩＲドロップ値に対応した配線幅の変更が行われる。
仮の電流密度に対応した配線幅の変更では、分割単位ｕ０の大きさを設定し、各電源配線を分割単位ｕ０で区分けする。分割単位ｕ０は例えば電源メッシュ２４の格子サイズの半分である。各配線部分毎に仮の電流密度に対応した配線幅の変更が行われる。なお、このときの配線幅の変更では、同時にＩＲドロップ値を確認しつつ最適な配線幅が設定される。
配線幅の変更処理は、コンピュータ等の情報処理装置により実行される。情報処理装置の記憶装置には、この配線設計処理のプログラムデータが記録媒体や通信媒体を介してインストールされている。情報処理装置は、プログラムを実行して生成したＬＳＩ１０のレイアウトデータを記憶装置に記憶するとともに、処理中において必要なＩＲドロップ値の上限及び許容電流密度等の設定データ及び算出するデータを記憶装置に記憶する。
第１実施形態によれば、以下の効果が得られる。
（１）論理回路部１３へ電源を供給する基本電源配線１８より上層には、複数の配線層に亘って配線された縦補強電源配線２２及び横補強電源配線２３からなる格子状の電源メッシュ２４が配線される。各縦補強電源配線２２及び各横補強電源配線２３は、所定の分割単位にて長手方向に区分けされる。各配線部分毎に仮のＩＲドロップ値および仮の電流密度を緩和するように、各配線部分の配線幅は設定される。
これにより、仮のＩＲドロップ値の比較的大きい領域又は仮の電流密度の比較的高い領域のいずれの領域でも、幅の広い電源配線が配線されるようになり、論理回路部上のＩＲドロップが効果的に緩和され、かつ、エレクトロマイグレーション制約が充足される。また、仮のＩＲドロップ値が比較的小さく、かつ、仮の電流密度が比較的低い領域では、幅の狭い電源配線が配線されるため、電源配線面積の増大を抑制することができる。その結果、信号配線の配線領域を拡大することができ、信号配線の配線態様の自由度が向上する。さらに、分割単位を最小に設定する、即ち最小デザインルールを用いることにより、補強電源配線は、配線部分の段差が極めて小さいスムーズな形状となる。
（２）自動配置配線手法を適用し、電力解析及びＩＲドロップ解析によるシミュレーションに基づいて配線幅の決定を行うことにより、早期設計段階でＩＲドロップによる動作不良を防止することができる。
次に、本発明の第２の実施形態にかかる半導体集積回路装置及びその電源配線方法について、図面を参照しつつ説明する。尚、説明の便宜上、第１の実施形態と同一の部分については同一の符号を付して説明を省略する。
図７は、本実施形態のＬＳＩの電源配線を示す平面図であり、図８は、仮のＩＲドロップ値の分布を示すマップ（ＩＲドロップマップ）である。
図７に示すＬＳＩ３０では、補強電源配線（電源メッシュ）３１を構成する縦補強電源配線３２及び横補強電源配線３３が、それぞれ不均等間隔で配線されている。詳しくは、隣接する縦補強電源配線３２間の間隔は仮のＩＲドロップ値の大きさに応じて設定されている。隣接する横補強電源配線３３の間隔は仮のＩＲドロップ値の大きさに応じて設定されている。仮のＩＲドロップ値とは、論理回路部３４上に電源メッシュ３１が配線されるのに先立って、縦補強電源配線３２および横補強電源配線３３がそれぞれ均等ピッチで仮に配線された場合（図９１参照）に予想されるＩＲドロップ値のことをいう。図８は縦補強電源配線３２及び横補強電源配線３３の間隔を調整する前のＬＳＩ３０ａの仮のＩＲドロップ値分布の一例である。この例では、ＩＲドロップ値の最大値の位置（ピーク位置）Ｐ０は論理回路部３４の中央部近傍にある。
本実施形態では、論理回路部３４においてピーク位置Ｐ０に近い位置ほど配線密度が高くなるように、即ち隣接する配線間隔がピーク位置Ｐ０に近い位置ほど小さくなるように、縦補強電源配線３２及び横補強電源配線３３の間隔が調整される。これにより、仮のＩＲドロップ値が大きい領域ほど縦補強電源配線３２及び横補強電源配線３３の数が多くなり、論理回路部３４上のＩＲドロップが効果的に緩和される。
詳述すると、仮に論理回路部３４を所定の最小サイズを有する平方単位（最小ブロックＵ）で分割した場合、各最小ブロックＵ毎に求められる仮のＩＲドロップ値の合計が、各縦補強電源配線３２により区画される論理回路部３４上の各隣り合う領域内において実質的に等しくなるように、縦補強電源配線３２が配線されている。横補強電源配線３３についても同様、上記各最小ブロックを単位として求められる仮のＩＲドロップ値の合計が、各横補強電源配線３３により区画される論理回路部３４上の各隣り合う領域内において実質的に等しくなるように、配線されている。
具体的には、ＬＳＩ３０は、各７本の縦補強電源配線３２ａ〜３２ｇ及び横補強電源配線３３ａ〜３３ｇを備え、論理回路部３４は、これら各７本の縦補強電源配線３２ａ〜３２ｇ及び横補強電源配線３３ａ〜３３ｇにより８つの縦領域（列）Ｒｖ１〜Ｒｖ８及び横領域（行）Ｒｈ１〜Ｒｈ８に区画されている。
縦補強電源配線３２ａ〜３２ｇは、各縦領域Ｒｖ１〜Ｒｖ８における各最小ブロックＵの仮のＩＲドロップ値の合計が互いに等しくなるように配線され、同様に横補強電源配線３３ａ〜３３ｇは、各横領域Ｒｈ１〜Ｒｈ８内における各最小ブロックＵの仮のＩＲドロップ値の合計が互いに等しくなるように配線されている。
例えば、縦補強電源配線３２ｄ、３２ｅにより区画された縦領域Ｒｖ５における最小ブロックＵの仮のＩＲドロップ値の合計と縦補強電源配線３２ｅ、３２ｆにより区画された縦領域Ｒｖ６における最小ブロックＵの仮のＩＲドロップ値の合計は互いに等しい。同様に、横補強電源配線３３ａ、３３ｂにより区画された横領域Ｒｈ２と、横補強電源配線３３ｇにより区画された論理回路部３４外周側の横領域Ｒｈ８とで、最小ブロックＵの仮のＩＲドロップ値の合計も互いに等しい。
次に、本実施形態の電源配線方法について説明する。
図９〜図１０は、本実施形態の電源配線方法すなわち配線設計処理のフローチャートである。この処理は、コンピュータ等の情報処理装置により実行される。情報処理装置の記憶装置には、この配線設計処理のプログラムデータが記録媒体や通信媒体を介してインストールされている。情報処理装置は、プログラムを実行して生成したＬＳＩ３０のレイアウトデータを記憶装置に記憶するとともに、処理中において必要なＩＲドロップ値の上限及び許容電流密度等の設定データ及び算出するデータを記憶装置に記憶する。
図９に示すように、ステップＳ２０１において、許容可能なＩＲドロップ値の上限及びエレクトロマイグレーション制約（ＥＭ制約）を充足する配線の許容電流密度を設定する。そして、ステップＳ２０２において、電力解析により論理回路部３４の総消費電力量及び総電流量を算出する。
ステップＳ２０３において、ステップＳ２０１で設定された許容電流密度及びステップＳ２０２で算出された総電流量に基づいて、ＥＭ制約を充足する電源配線の総配線幅を算出し、電源メッシュ３１を構成する各縦補強電源配線３２及び横補強電源配線３３の本数及び配線幅を決定する。
ステップＳ２０４において、論理回路部３４を構成する各セルの仮配置を行い、論理回路部３４上に仮想電源メッシュを設ける。尚、この仮想電源メッシュを構成する縦及び横の補強電源配線（即ち、最終的に電源メッシュ３１を構成する縦補強電源配線３２ａ〜３２ｇ及び横補強電源配線３３ａ〜３３ｇ）は、図８に示すようにそれぞれ均等ピッチで仮配線される。
ステップＳ２０５において、仮想電源メッシュが仮配線された状態でＩＲドロップ解析を行い、図８に示したＩＲドロップマップを作成する。
ステップＳ２０６において、ＩＲドロップマップ（図８）に基づいて、ステップＳ２０１で設定した上限を超えるＩＲドロップが発生していないか、即ちＩＲドロップ条件を満たしているか否かを判定する。ＩＲドロップ条件を満たしている場合（ＹＥＳ）には、後述するステップＳ２１４以下の処理を実行する。
一方、ＩＲドロップ条件が満たされていない場合（ＮＯ）には、ステップＳ２０７において、論理回路部３４を最小ブロックＵに分割し、各最小ブロックＵ毎に仮のＩＲドロップ値を算出する。最小ブロックＵのＩＲドロップ値は、最小ブロックＵ内のＩＲドロップ値の最大値、平均値、中央値、又は、最小ブロックＵの中心位置におけるＩＲドロップ値等の代表値である。本実施形態では、最小ブロックＵのサイズは最小セルサイズに合わせているが、その他の任意のサイズでもよい。
ステップＳ２０８において、図１１に示すように、縦補強電源配線３２ａ〜３２ｇにより区画された各縦領域Ｒｖ１〜Ｒｖ８における各最小ブロックＵ（図８参照）の仮のＩＲドロップ値の合計を算出し比較する。ステップＳ２０９において、各縦領域Ｒｖ１〜Ｒｖ８内における各最小ブロックＵの仮のＩＲドロップ値の合計が互いに等しくなるように各縦補強電源配線３２ａ〜３２ｇの配線位置を調整する。
ステップＳ２１０においては、図１２に示すように、横補強電源配線３３ａ〜３３ｇにより区画された各横領域Ｒｈ１〜Ｒｈ８における各最小ブロックＵ（図８参照）の仮のＩＲドロップ値の合計を算出し比較する。ステップＳ２１１において、各横領域Ｒｈ１〜Ｒｈ８内における各最小ブロックＵの仮のＩＲドロップ値の合計が互いに等しくなるように各横補強電源配線３３ａ〜３３ｇの位置（配線間隔）を調整する。
ステップＳ２０１〜ステップＳ２１１の処理によれば、仮のＩＲドロップ値が大きい領域ほど、縦補強電源配線３２及び横補強電源配線３３の密度が高くなる。このため、仮のＩＲドロップ値が大きい領域ほど、実質的に電源配線面積が大きくなり、ＩＲドロップが緩和される。本実施形態の方法では、ＩＲドロップの緩和が不十分である場合に、ステップＳ２１２およびステップＳ２１３の処理がさらに行われる。
ステップＳ２１２においては、図１３に示すように、縦補強電源配線３２ａ〜３２ｇ及び横補強電源配線３３ａ〜３３ｇの位置が調整された状態で、再びＩＲドロップ解析を行う。ステップＳ２１３においては、ＩＲドロップ条件を満たしているか否かを判定する。ステップＳ２１３においてＩＲドロップ条件が満たされていない場合（ＮＯ）には、ＩＲドロップ条件を満たすまでステップＳ２０７〜ステップＳ２１２が繰り返される。
このように縦補強電源配線３２及び横補強電源配線３３の配線位置の調整を繰り返すことで、論理回路部３４のＩＲドロップを低減させる位置に、縦補強電源配線３２及び横補強電源配線３３を適切に補正（再調整）することができる。この繰り返しの処理においては、ステップＳ２１２で作成されたＩＲドロップマップに基づいて、各最小ブロックＵの仮のＩＲドロップ値が再度決定される。
そして、ＩＲドロップ条件が満たされると（Ｓ２１３でＹＥＳ）、ステップＳ２１４において、電力解析を行い各縦補強電源配線３２ａ〜３２ｇ及び各横補強電源配線３３ａ〜３３ｇの電流密度（仮の電流密度）を算出する。ステップＳ２１５において、各縦補強電源配線３２ａ〜３２ｇ及び横補強電源配線３３ａ〜３３ｇについて、ＥＭ制約を充足するようにその配線幅を再構成する。このとき第１の実施形態に示した電源配線方法を用い、各縦補強電源配線３２ａ〜３２ｇ及び横補強電源配線３３ａ〜３３ｇを、所定の分割単位（最小ブロックＵの長手方向の長さ）にて分割し、各配線部分毎にその配線幅の変更を行ってもよい。
ところで、ステップＳ２１５において、ＥＭ制約を充足するように縦補強電源配線３２及び横補強電源配線３３の配線幅を再構成する際、ＥＭ制約に余裕があれば、電源配線の配線リソースの消耗を抑制すべく、逆に配線幅を減少させることがある。ただし、このような場合、配線幅を減少させることにより新たなＩＲドロップが生じ、ひいては上限を超えるＩＲドロップが発生してしまうおそれがある。そこで、本実施形態では、ステップＳ２１６において、配線幅の再構成後、確認のため再びＩＲドロップ解析によりＩＲドロップマップを作成する。そして、ステップＳ２１７において、ＩＲドロップ条件を満たしているか否かを判定する。上限を超えるＩＲドロップが発生している場合（Ｓ２１７でＮＯ）には、ＥＭ制約を充足するための処理（ステップＳ２１４〜ステップＳ２１６）をやりなおす。
従って、第２の実施形態によれば、第１の実施形態の（１）および（２）の効果と同様の効果に加え、以下の効果が得られる。
（３）縦補強電源配線３２及び横補強電源配線３３は、縦補強電源配線３２により区画される隣り合う領域の相互の比較、及び横補強電源配線３３により区画される隣り合う領域の相互の比較において、各領域内における最小ブロックＵの仮のＩＲドロップ値の合計が等しくなるように配線される。これにより、縦補強電源配線３２及び横補強電源配線３３の配線前の状態において仮のＩＲドロップ値が大きい領域ほど、論理回路領域の単位面積あたりの電源配線面積が実質的に大きくなり、ＩＲドロップを効果的に緩和することができ、その結果、半導体集積回路の安定な動作を保障することができる。
（４）電源メッシュ３１（縦補強電源配線３２及び横補強電源配線３３）の仮配線後、電力解析を行い各縦補強電源配線３２及び各横補強電源配線３３の電流密度を算出し、ＥＭ制約を充足するように各配線３２，３３の配線幅を最適化する。これにより、エレクトロマイグレーション制約が充足され、電源配線面積の増大が抑えられ、かつ、信頼性の向上した半導体集積回路を設計することができる。
（５）縦補強電源配線３２および横補強電源配線３３の配線位置を補正（再調整）する処理（ステップＳ２０７〜ステップＳ２１３の繰り返しの処理）が行われる。このため、論理回路部３４上のＩＲドロップがより確実に緩和される。
次に、第２の実施形態の変形例について説明する。
（第１変形例）
第２の実施形態では、仮のＩＲドロップ値の大きさに応じて補強電源配線（電源メッシュ）３１を配線することとしたが、これに代えて、図１４に示す配線態様を補強電源配線に採用することもできる。すなわち、この変形例では、縦補強電源配線１３２は、基本的には、各縦補強電源配線１３２により区画された各隣り合う領域における消費電力量が実質的に等しくなるように配線されている。同様に、横補強電源配線１３３は、基本的には、各横補強電源配線１３３により区画された各隣り合う領域における消費電力量が実質的に等しくなるように配線されている。
この変形例の電源配線方法について説明する。図１５は、この変形例において、情報処理装置により実行される電源配線の配線手順の一部を示すフローチャートである。図１５に示すように、この変形例では、図９のステップＳ２０４とＳ２０５の間に、ステップＳ２０４１〜ステップＳ２０４４の処理が実行される。
ステップＳ２０４１においては、図１６に示すように、縦補強電源配線１３２ａ〜１３２ｇにより区画された各縦領域Ｒｖ１１〜Ｒｖ１８における消費電力量を算出して比較する。次いで、ステップＳ２０４２において、各縦領域Ｒｖ１１〜Ｒｖ１８内における消費電力量が互いに等しくなるように各縦補強電源配線１３２ａ〜１３２ｇの配線位置を調整する。
ステップＳ２０４３において、図１７に示すように、横補強電源配線１３３ａ〜１３３ｇにより区画された各横領域Ｒｈ１１〜Ｒｈ１８における消費電力量の合計を算出して比較する。次いで、ステップＳ２０４４において、各横領域Ｒｈ１１〜Ｒｈ１８内における消費電力量が互いに等しくなるように各横補強電源配線１３３ａ〜１３３ｇの配線位置を調整する。
ちなみに、このような配線方法（ステップＳ２０４１〜ステップＳ２０４４）によっても、仮のＩＲドロップ値が大きい領域ほど、縦補強電源配線１３２および横補強電源配線１３３が密に配線されるといった上述の傾向はある。したがってこの配線方法でも、ＩＲドロップ値が大きい領域ほど、実質的に電源配線面積が大きくなり、ＩＲドロップが緩和される。
ただし、こうした電源配線方法（電源配線態様）のみによっては、ＩＲドロップの緩和が十分でないようなことがある。そこで、この変形例でも、さらにステップＳ２０５において、縦補強電源配線１３２ａ〜１３２ｇ及び横補強電源配線１３３ａ〜１３３ｇが調整された状態でＩＲドロップ解析を行い、次いでステップＳ２１３において、ＩＲドロップ条件を満たしているか否かを判定する。そして、このステップＳ２０６においてもなお、上限を超えるＩＲドロップが発生している場合には、ＩＲドロップ条件を満たすまでステップＳ２０７〜ステップＳ２１３の処理を繰り返し実行する（縦補強電源配線１３２および横補強電源配線１３３の配線位置の補正処理）。
第１変形例によれば、第１及び第２の実施形態の（１）〜（５）の効果と同様の効果が得られる。
（第２変形例）
縦補強電源配線および横補強電源配線の配線位置の補正処理方法については任意である。例えば、第２の実施形態における繰り返しの処理（ステップＳ２０７〜ステップＳ２１３）に代えて、図１８に示すステップＳ２１３ａ１〜ステップＳ２１３ａ８の処理を行うこともできる。
すなわち、一度目のステップＳ２１３において、上限を超えるＩＲドロップが発生している場合（ステップＳ２１３でＮＯ）、ステップＳ２０７に戻ることなく、ステップＳ２１３ａ１の処理を行う。ステップＳ２１３ａ１において、ＩＲドロップマップ上に現れた仮のＩＲドロップピーク位置Ｐの最も近傍にあり、かつ、このピーク位置Ｐを挟む２本（１組）の縦補強電源配線２３２を選択する。なお、仮のＩＲドロップピーク位置Ｐが複数ある場合には、例えば、仮のＩＲドロップ値が最も大きいピーク位置Ｐを対象としてこの選択の処理を行う。
具体的には、図１９に示されるように、ＩＲドロップマップ上に３つのピーク位置Ｐ１〜Ｐ３が現れた場合には、このうちＩＲドロップ値が最も大きいピーク位置Ｐ１を対象とする。そして、このピーク位置Ｐ１の最も近傍にあり、かつ、このピーク位置Ｐ１を挟む縦補強電源配線２３２ｄおよび２３２ｅを選択する。ステップＳ２１３ａ２において、上記対象としたピーク位置Ｐ１の最も近傍にあり、かつ、このピーク位置Ｐ１を挟む横補強電源配線２３３ｅおよび２３３ｆを選択する。
こうして４本の補強電源配線２３２ｄ、２３２ｅ、２３３ｅ、２３３ｆが選択されると、次にステップＳ２１３ａ３において、図２０に示すように、これら選択した補強電源配線２３２ｄ、２３２ｅ、２３３ｅ、２３３ｆにより囲まれた領域Ａを狭める方向にこれら補強電源配線２３２ｄ、２３２ｅ、２３３ｅ、２３３ｆの配線位置を各々補正（調整）する。そして、ステップＳ２１３ａ４において、これら補強電源配線２３２ｄ、２３２ｅ、２３３ｅ、２３３ｆが補正（調整）された状態でＩＲドロップ解析を行う。次いで、ステップＳ２１３ａ５において、この状態にて、領域Ａにおける各最小ブロックＵ（図８参照）毎に求められる仮のＩＲドロップ値の合計がＩＲドロップ条件を満たしているか否かを判定する。ＩＲドロップ条件を満たす（ステップＳ２１３ａ５でＹＥＳ）まで、ステップＳ２１３ａ３およびステップＳ２１３ａ４の処理を繰り返し実行する。ＩＲドロップ条件を満たすと（ステップＳ２１３ａ５でＹＥＳ）、次にステップＳ２１３ａ６の処理を行う。
ステップＳ２１３ａ６においては、全ての縦補強電源配線２３２及び横補強電源配線２３３が選択されたか否かを判断する。全ての縦補強電源配線２３２および横補強電源配線２３３（補強電源配線２３１）が選択されたと判断されるまで、ステップＳ２１３ａ１〜ステップＳ２１３ａ５がを繰り返される。
なお、ステップＳ２１３ａ１〜ステップＳ２１３ａ５を繰り返す場合、ステップＳ２１３ａ１および２１３ａ２の処理において対象とするピーク位置Ｐは、前回のステップＳ２１３ａ１の処理において対象としたピーク位置Ｐ１であり、これを他のピーク位置Ｐに変更しない。また、一度選択した縦補強電源配線２３２ｄ、２３２ｅ、および横補強電源配線２３３ｅ、２３３ｆについてはこれを再度選択しない。したがって、図２１に示すように、ステップＳ２１３ａ１においては、縦補強電源配線２３２ｃおよび２３２ｆを選択し、ステップＳ２１３ａ２においては、横補強電源配線２３３ｄおよび２３３ｇを選択する。ステップＳ２１３ａ３においては、領域Ｂ１〜Ｂ８の各々を狭める態様で、補強電源配線２３２ｂ、２３２ｆ、２３３ｄ、２３３ｇの配線位置を各々補正（調整）する。ただし、領域Ｂ１〜Ｂ８の各々が既にＩＲドロップ条件を満たしている場合には、ステップＳ２１３ａ３をスキップして、ステップＳ２１３ａ４の処理に移行してもよい。
また、この繰り返しの処理を実行するに際し、ステップＳ２１３ａ１、２１３ａ２において選択することのできる縦補強電源配線２３２あるいは横補強電源配線２３３が１本しかない場合には、その１本の配線のみを選択する。こうした場合、次のステップＳ２１３ａ３においては、選択した補強電源配線と電源リングとにより囲まれる領域を狭める態様で、上記選択した補強電源配線の配線位置を補正（調整）する。一方、ステップＳ２１３ａ１、２１３ａ２において選択することのできる補強電源配線がない場合には、選択しない。
最終的にステップＳ２１３ａ６の処理において、全ての縦補強電源配線２３２および横補強電源配線２３３が選択されたとき、ステップＳ２１３ａ７の処理を行う。
ステップＳ２１３ａ７においては、図２２に示すように、縦補強電源配線２３２ａ〜２３２ｇ及び横補強電源配線２３３ａ〜２３３ｇが補正（調整）された状態で、再びＩＲドロップ解析を行う。次いで、ステップＳ２１３ａ８において、ＩＲドロップ条件を満たしているか否かを判定する。そして、このステップＳ２１３ａ８の処理において、上限を超えるＩＲドロップが発生しなくなるまで、ステップＳ２１３ａ１〜ステップＳ２１３ａ７の処理を繰り返し実行する。ＩＲドロップ条件が満たされると、ＥＭ制約を充足すべく、ステップＳ２１４〜ステップＳ２１７の処理を実行する。
ステップＳ２１３ａ１〜ステップＳ２１３ａ８を行うことにより、縦補強電源配線２３２および横補強電源配線２３３（補強電源配線２３１）により区画される領域のうち、仮のＩＲドロップのピーク位置Ｐのある領域から外周に向かって、補強電源配線２３１の配線間隔が順次補正（調整）される。これにより、上述の電源配線方法（ステップＳ２０１〜ステップＳ２１３）と相まって、ＩＲドロップがより確実に緩和される。
第２変形例によれば、第１、第２の実施形態の前記（１）〜（５）の効果と同様の効果が得られる。
（第３変形例）
縦補強電源配線および横補強電源配線の配線位置の補正処理として、第２の実施形態における繰り返しの処理（ステップＳ２０７〜ステップＳ２１３）に代えて、図２３に示すステップＳ２１３ｂ１〜ステップＳ２１３ｂ１１の処理を行うこともできる。
すなわち、一度目のステップＳ２１３の処理において、上限を超えるＩＲドロップが発生している場合（ステップＳ２１３でＮＯ）、ステップＳ２０７に戻ることなく、ステップＳ２１３ｂ１の処理を行う。
ステップＳ２１３ｂ１の処理においては、ＩＲドロップ値の下限値および上限値（許容範囲）を設定する。ステップＳ２１３ｂ２において、図２４に示すように、縦補強電源配線３３２および横補強電源配線３３３（補強電源配線３３１）により区画される格子状領域のうち、仮のＩＲドロップ値の最も低い領域Ｃを選択する。なお、格子状領域における仮のＩＲドロップ値とは、格子状領域における各最小ブロックＵ（図８参照）毎に求められる仮のＩＲドロップ値の合計のことをいう。
ステップＳ２１３ｂ３において、上記選択した領域Ｃにおける仮のＩＲドロップ値と上記下限値とを比較する。領域Ｃにおける仮のＩＲドロップ値が上記下限値未満であれば、当該領域Ｃを拡大する。具体的には、図２５と併せて示すように、領域Ｃを区画する縦補強電源配線３３２ａ、３３２ｂおよび横補強電源配線３３３ｂ、３３３ｃのうち、当該領域Ｃを区画する線分３３２ａ１，３３２ｂ１、３３３ｂ１、３３３ｃ１の位置を補正し、領域Ｃを拡大する。領域Ｃにおける仮のＩＲドロップ値が上記下限値以上となり、許容範囲に入ると、調整した線分（領域Ｃを区画する線分）の配線位置を固定し、次にステップＳ２１３ｂ４の処理を行う。他方、ステップＳ２１３ｂ３において、選択した領域Ｃの仮のＩＲドロップ値が、当初から許容範囲に入っているのであれば、領域Ｃの拡大を行うことなく、次のステップＳ２１３ｂ４の処理を行う。いずれにしろ、ステップＳ２１３ｂ３の処理においては、上記選択した領域Ｃを区画する線分の配線位置は固定される。尚、図２５の例では、線分３３２ａ１，３３２ｂ１、３３３ｂ１、３３３ｃ１の移動により、領域Ｃは矩形から十字形状（矩形以外の多角形）に変化している。
ステップＳ２１３ｂ４においては、縦補強電源配線３３２および横補強電源配線３３３により区画される全ての格子状領域を選択したか否かを判断する。ステップＳ２１３ｂ４において全ての格子状領域が選択されたと判断されるまで、ステップＳ２１３ｂ２および２１３ｂ３の処理が繰り返される。なお、ステップＳ２１３ｂ２およびステップＳ２１３ｂ３の繰り返しの処理を実行するに際し、配線位置が固定された線分に区画される格子状領域についてはこれを再度選択しない。
ステップＳ２１３ｂ４において、全ての格子状領域を選択したと判断されると、次にステップＳ２１３ｂ５の処理を行う。ステップＳ２１３ｂ５においては、縦補強電源配線３３２および横補強電源配線３３３の配線位置の固定を全て解除する。ステップＳ２１３ｂ６において、図２６に示すように、縦補強電源配線３３２および横補強電源配線３３３（補強電源配線３３１）により区画される格子状領域のうち、仮のＩＲドロップ値の最も高い領域Ｄを選択する。
ステップＳ２１３ｂ７においては、上記選択した領域Ｄにおける仮のＩＲドロップ値と上記上限値とを比較する。そして、領域Ｄにおける仮のＩＲドロップ値が上限値を超えていると判断される場合には、当該領域Ｃを縮小する。具体的には、図２７と併せて示すように、領域Ｄを区画する縦補強電源配線３３２ｃ、３３２ｄおよび横補強電源配線３３３ｅ、３３３ｆのうち、当該領域Ｄを区画する線分３３２ｃ１，３３２ｄ１，３３３ｅ１，３３３ｆ１の位置を補正し、領域Ｄを縮小する。
領域Ｄを縮小する処理手順の一例について詳述する。
領域Ｄにおける仮のＩＲドロップ値が上限値を超えている場合、まず、横補強電源配線３３３ｅ、３３３ｆのうち、さらに当該領域Ｄを区画する線分３３３ｅ１，３３３ｆ１を選択する。そして、この選択した線分３３３ｅ１，３３３ｆ１間の距離が小さくなる方向に、これら選択した線分３３３ｅ１，３３３ｆ１の配線位置を各々補正（調整）する。領域Ｄにおける仮のＩＲドロップ値が上限値以下となり、許容範囲に入ると、この領域Ｄを縮小する処理を終了する。
一方、選択した線分３３３ｅ１，３３３ｆ１間の距離が予め設定された最小配線間隔となったにもかかわらず、領域Ｄにおける仮のＩＲドロップ値が未だ上限値を超えている場合には、次に縦補強電源配線３３２ｃ、３３２の配線位置を補正（調整）する。すなわち、縦補強電源配線３３２ｃ、３３２ｄのうち当該領域Ｄを区画する線分３３２ｃ１，３３２ｄ１を選択する。そして、この選択した線分３３２ｃ１，３３２ｄ１間の距離が小さくなる方向に、これら選択した線分３３２ｃ１，３３２ｄ１の配線位置を各々補正（調整）する。領域ＤにおけるＩＲドロップ値が上限値以下となり、許容範囲に入った場合には、この領域Ｄを縮小する処理を終了する。尚、図２７の例では、線分３３２ｃ１，３３２ｄ１，３３３ｅ１，３３３ｆ１の移動により、領域Ｄに隣接するいくつかの領域の形状が矩形からＴ字形状（矩形以外の多角形）に変化している。
なお、領域を縮小する処理を行うにあたって、縦補強電源配線３３２および横補強電源配線３３３のいずれから上記配線位置の補正（調整）を開始してもよい。また、ステップＳ２１３ｂ７の処理においては、領域Ｄを縮小する処理が終了すると、領域Ｄを区画する線分の配線位置を固定する。ただし、ステップＳ２１３ｂ７の処理において、領域ＤのＩＲドロップ値が、当初から許容範囲に入っているのであれば、こうした縮小する処理を行うことなく、領域Ｄを区画する線分の配線位置を固定し、次にステップＳ２１３ｂ８の処理を行う。
ステップＳ２１３ｂ８の処理においては、縦補強電源配線３３２および横補強電源配線３３３により区画される全ての格子状領域を選択したか否かを判断する。全ての格子状領域が選択されるまで（ステップＳ２１３ｂ８でＹＥＳ）、ステップＳ２１３ｂ６および２１３ｂ７の処理を繰り返し実行する。なお、ステップＳ２１３ｂ６およびステップＳ２１３ｂ７の繰り返しの処理を実行するに際し、配線位置が固定された線分に区画される格子状領域についてはこれを再度選択しない。そして、全ての格子状領域が選択されると、ステップＳ２１３ｂ９の処理において、縦補強電源配線３３２および横補強電源配線３３３の配線位置の固定を全て解除する。ステップＳ２１３ｂ１０において、図２８に示されるように、縦補強電源配線３３２ａ〜３３２ｇ及び横補強電源配線３３３ａ〜３３３ｇが補正（調整）された状態でＩＲドロップ解析を行う。次いで、ステップＳ２１３ｂ１１において、ＩＲドロップ条件を満たしているか否かについて判定する。上限を超えるＩＲドロップが発生しなくなるまで、ステップＳ２１３ｂ２〜ステップＳ２１３ｂ１０の処理を繰り返し実行する。上限を超えるＩＲドロップが発生していない場合（ステップＳ２１３ｂ１１でＹＥＳ）、ＥＭ制約の充足を図るべく、ステップＳ２１４〜ステップＳ２１７の処理を実行する。
こうした電源配線方法（ステップＳ２１３ｂ１〜ステップＳ２１３ｂ１１）によれば、縦補強電源配線２３２および横補強電源配線２３３により区画される格子状領域のうち、ＩＲドロップ条件を満たしていない領域のみを対象として、縦補強電源配線３３２および横補強電源配線３３３の配線位置の補正（調整）が行われる。したがって、論理回路部３４上のＩＲドロップを、効率よく、かつより確実に緩和することができる。
第３変形例によれば、第１、第２の実施形態の前記（１）〜（５）の効果と同様の効果が得られる。
尚、ステップＳ２１３ｂ２〜Ｓ２１３ｂ４の処理とステップＳ２１３ｂ６〜Ｓ２１３ｂ８の処理の順序を入れ替えてもよい。
（第４変形例）
第２の実施形態では、縦補強電源配線および横補強電源配線の配線位置を補正（調整）する処理（ステップＳ２０７〜ステップＳ２１３までの繰り返しの処理）を行うこととしたが、この補正処理については省略することもできる。ただしこの場合には、図２９に示す配線態様を採用することが、ＩＲドロップをより確実に緩和する上で望ましい。
第４変形例では、図２９に示される補強電源配線４３１が論理回路部４３４上に配線される。補強電源配線４３１は、縦補強電源配線４３２、横補強電源配線４３３、および論理回路部４３４上の任意の部分を補強する部分補強配線４３５を含む。部分補強配線４３５は、隣り合う２本の縦補強電源配線４３２、あるいは、２本の横補強電源配線４３３を連結する。部分補強配線４３５により、電源配線の配線リソースの消耗を抑制しつつ、ＩＲドロップを容易かつ的確に緩和することができる。
第４変形例の電源配線方法について説明する。図３０は、この変形例において、情報処理装置により実行される電源配線の配線手順の一部を示すフローチャートである。
上限を超えるＩＲドロップが発生している場合（ステップＳ２１３においてＮＯ）、論理回路部４３４上の任意の部分を補強する配線である部分補強配線４３５をさらに追加すべく、図３０に示されるステップＳ２１３ｃ１〜ステップＳ２１３ｃ４の処理を実行する。
ステップＳ２１３ｃ１においては、図３１に示すように、縦補強電源配線４３２および横補強電源配線４３３により区画される格子状領域のうち、ＩＲドロップ条件を満たしていない領域（図３１にて斜線で示される領域）を選択する。ステップＳ２１３ｃ２において、上記選択した格子状領域の各々に、追加の部分補強配線４３５を配線し、各選択した格子状領域を２分割する。具体的には、上記選択した格子状領域を区画する４辺のうちの短辺と平行であり、かつ、当該格子状領域における仮のＩＲドロップピーク位置Ｐを通るように、追加の部分補強配線４３５を配線する。
ステップＳ２１３ｃ３において、部分補強配線４３５を配線した状態でＩＲドロップ解析を行う。ステップＳ２１３ｃ４において、全ての格子状領域がＩＲドロップ条件を満たしているか否かを判定する。そして、ステップＳ２１３ｃ４において、すべての格子状領域がＩＲドロップ条件を満たすまで、ステップＳ２１３ｃ１〜ステップＳ２１３ｃ３までの処理を繰り返し実行する。すべての格子状領域がＩＲドロップ条件を満たした場合（ステップＳ２１３ｃ４でＹＥＳ）、前記ＥＭ制約の充足を図るべく、ステップＳ２１４以降の処理を実行する。
こうした電源配線方法（ステップＳ２１３ｃ１〜ステップＳ２１３ｃ４）によれば、縦補強電源配線４３２および横補強電源配線４３３により区画される格子状領域のうち、ＩＲドロップ条件を満たさない領域には、新たな部分補強配線４３５が追加される。これにより、上述の電源配線方法（ステップＳ２０１〜ステップＳ２１３）と相まって、電源配線の配線リソースの消耗を抑制しつつ、ＩＲドロップを容易かつ的確に緩和することができる。
尚、ＩＲドロップ条件を満たしていない領域が、図３１において補強電源配線４３２ｄ，４３２ｅ、４３３ａ，４３３ｂによって区画される矩形領域のように、短辺と長辺とを有する長方形である場合、その短辺と平行になるように部分補強配線４３５を追加することが好ましい。この場合、最小限の配線リソースの追加によってＩＲドロップが効率的に緩和される。
また、ＬＳＩの設計中において、配線リソースの使用状況に関する情報があるときには、配線リソースの使用状況に応じて部分補強配線４３５を追加してもよい。例えばＸ方向の配線リソースが多く使用されている一方で、Ｙ方向の配線リソースに余裕がある場合には、Ｙ方向と平行になるように部分補強配線４３５を追加してもよい。
第４変形例によれば、第１、第２の実施形態の前記（１）〜（５）の効果と同様の効果に加え、以下の効果が得られる。
（６）ＩＲドロップ条件を満たさない格子状領域については、最終的には、部分補強配線４３５を追加するようにした。これにより、電源配線の配線リソースの消耗を抑制しつつ、ＩＲドロップを容易かつ的確に緩和することができる。
次に、本発明の第３の実施形態にかかる半導体集積回路装置及びその電源配線方法について、図面を参照しつつ説明する。なお、説明の便宜上、各実施形態と同一の部分については同一の符号を付して説明を省略する。
図３２は、本実施形態のＬＳＩの電源配線を示す平面図である。
図３２に示すように、ＬＳＩ４０の補強電源配線（電源メッシュ）４１は、不均等な間隔で配線された縦補強電源配線４２ａ〜４２ｈ及び横補強電源配線４３ａ〜４３ｈを含む。縦補強電源配線４２ａ〜４２ｈ及び横補強電源配線４３ａ〜４３ｈの配線幅は各々独立に設定されている。
詳述すると、縦補強電源配線４２ａ〜４２ｈ及び横補強電源配線４３ａ〜４３ｈは、ＬＳＩ４０における仮のＩＲドロップ値がピークとなる位置、即ち仮のＩＲドロップピーク位置Ｐを横切るように配線されている。また、縦補強電源配線４２及び横補強電源配線４３は、ＩＲドロップピーク位置Ｐにおける仮のＩＲドロップを十分に低減する配線幅を有する。
次に、本実施形態の電源配線方法とともに、ＬＳＩ４０における電源メッシュ４１について詳述する。
図３３及び図３４は、本実施形態の電源配線方法すなわち配線設計処理のフローチャートである。この処理はコンピュータ等の情報処理装置により実行される。
先ず、許容可能なＩＲドロップ値の上限及びＥＭ制約を充足する配線の許容電流密度を設定し（ステップＳ３０１）、電力解析により論理回路部４４に流れる総電流量を算出する（ステップＳ３０２）。
次に、論理回路部４４を構成する各セルの仮配置を行い、当該論理回路部４４の周囲に仮想電源リング４６を配線する（ステップＳ３０３）。この状態で、ＩＲドロップ解析を行い、図３５に示されるように、仮のＩＲドロップマップを作成する（ステップＳ３０４）。ＩＲドロップマップに基づいて、上限を超えるＩＲドロップが発生していないか、即ちＩＲドロップ条件を満たしているか否かについて判定する（ステップＳ３０５）。ＩＲドロップ条件を満たしている場合には、後述するステップＳ３１１以降の処理を実行する。
他方、ＩＲドロップ条件が満たされていない場合には、ステップＳ３０６において、ＩＲドロップが発生している区域とＩＲドロップのピーク位置Ｐを特定し、特定したピーク位置Ｐの座標を記憶する。そして、ピーク位置Ｐを通るように、縦補強電源配線４２及び横補強電源配線４３を各々仮配線（追加）する（ステップＳ３０７）。
ステップＳ３０７の処理について詳述する。
図３５に示す仮のＩＲドロップマップ上には、３つの仮のＩＲドロップピーク位置Ｐ１１、Ｐ１２、Ｐ１３が現れている。３つのピーク位置Ｐ１１、Ｐ１２、Ｐ１３のうち、ピーク位置Ｐ１１における仮のＩＲドロップ値が最も高い。この場合、ステップＳ３０７においてはまず、ピーク位置Ｐ１１を選択する。そして、この選択したピーク位置Ｐ１１上で交差するように、縦補強電源配線４２ｇ及び横補強電源配線４３ｅを仮配線する。
縦補強電源配線４２ｇ及び横補強電源配線４３ｅの仮配線後、ＩＲドロップピーク位置Ｐ１１のＩＲドロップの低減をより確実に図るべく、以下のステップＳ３０８〜ステップＳ３１０の処理を行う。
縦補強電源配線４２ｇおよび横補強電源配線４３ｅが仮配線された状態でＩＲドロップ解析を再度行い、ＩＲドロップマップを再度作成する（ステップＳ３０８）。ＩＲドロップピーク位置Ｐ１１における仮のＩＲドロップ値がＩＲドロップ条件を満たしているか否かを判定する（ステップＳ３０９）。仮のＩＲドロップ値がＩＲドロップ条件を満たしていない場合には、縦補強電源配線４２ｇ及び横補強電源配線４３ｅをの幅を大きくする（ステップＳ３１０）。ＩＲドロップピーク位置Ｐ１１における仮のＩＲドロップ値がＩＲドロップ条件を満たすまで、ステップＳ３０８〜Ｓ３１０が繰り返し実行される。
ステップＳ３０９において、ピーク位置Ｐ１１における仮のＩＲドロップ値がＩＲドロップ条件を満たすと、ステップＳ３０５に戻り、再び論理回路部４４の全域においてＩＲドロップ条件が満たされているか否かを判定する。
すなわち、図３６と図３５との比較から明らかなように、論理回路部４４上のＩＲドロップ分布は、縦補強電源配線４２ｇ及び横補強電源配線４３ｅの追加によって変化する。図３６ではＩＲドロップピーク位置Ｐ１２，Ｐ１３はシフトしている。このため、ステップＳ３０５においては、変化後のＩＲドロップ分布に基づいて、補強電源配線の追加後の論理回路部４４の全域においてＩＲドロップ条件が満たされているか否かを判定する。ステップＳ３０５の処理において、ＩＲドロップ条件を満たしている場合には、後述するステップＳ３１１以降の処理を実行する。
一方、図３６に示すように、シフトしたＩＲドロップピーク位置Ｐ１２あるいはＰ１３における仮のＩＲドロップ値が、未だＩＲドロップ条件を満たしていない場合、再びステップＳ３０６以降の処理を行う。
シフトしたＩＲドロップピーク位置Ｐ１２の仮のＩＲドロップ値が、シフトしたＩＲドロップピーク位置Ｐ１３の仮のＩＲドロップ値よりも高い場合、ステップＳ３０６においては、仮のＩＲドロップピーク位置Ｐ１２の座標を記憶する。次いで、ステップＳ３０７において、図３７に示されるように、このピーク位置Ｐ１２で交差するように、縦補強電源配線４２ｃ及び横補強電源配線４３ｇを仮配線する。ＩＲドロップピーク位置Ｐ１２における仮のＩＲドロップ値がＩＲドロップ条件を満たすまで、縦補強電源配線４２ｃ及び横補強電源配線４３ｇの配線幅を大きくする（ステップＳ３０８〜ステップ３１０）。
論理回路部４４の全域においてＩＲドロップ条件が満たされるまで、ステップＳ３０６〜ステップＳ３１０を繰り返す。図３８はＩＲドロップ条件が満たされた論理回路部４４を示す。ステップＳ３０５において、論理回路部４４の全域におけるＩＲドロップ値がＩＲドロップ条件を満たす場合、ステップＳ３１１の処理において、電力解析を行い、各縦補強電源配線４２ａ〜４２ｈ及び横補強電源配線４３ａ〜４３ｈの電流密度（仮の電流密度）を算出する。そして、各縦補強電源配線４２ａ〜４２ｈ及び各横補強電源配線４３ａ〜４３ｈについて、前記ＥＭ制約を充足するように、その配線幅を再構成する（ステップＳ３１２）。この配線幅の再構成の後、再びＩＲドロップ解析によりＩＲドロップマップを作成し（ステップＳ３１３）、ＩＲドロップ条件を満たしているか否かを判定する（ステップＳ３１４）。ステップＳ３１４において、上限を超えるＩＲドロップが発生している場合には、ＥＭ制約を充足するための処理（ステップＳ３１１〜ステップＳ３１３）をやりなおす。
第３の実施形態によれば、第１、第２の実施形態の（１）〜（５）の効果と同様の効果に加え、以下の効果が得られる。
（７）ＩＲドロップ解析により得られた仮のＩＲドロップピーク位置Ｐ１１を通る縦補強電源配線４２ｇ及び横補強電源配線４３ｅを配線（追加）し、ピーク位置Ｐ１１においてＩＲドロップ条件が満たされるまで縦補強電源配線４２ｇ及び横補強電源配線４３ｅの配線幅を大きくする。次に、再度ＩＲドロップ解析を行い、新たにシフトしたＩＲドロップピーク位置Ｐ１２を通る縦補強電源配線４２ｃ及び横補強電源配線４３ｇを追加する。そして、当該ピーク位置Ｐ１２においてＩＲドロップ条件が満たされるまで縦補強電源配線４２ｃ及び横補強電源配線４３ｇの配線幅を増加する。このように、論理回路部４４の全域においてＩＲドロップ条件が満たされるまで、かかる一連の処理、即ち縦補強電源配線及び横補強電源配線の追加及びその配線幅の増加を繰り返す。
従って、論理回路部４４の仮のＩＲドロップピーク位置Ｐについて集中的に電源補強をし、且つシフトしたＩＲドロップピーク位置Ｐについても順次にＩＲドロップ条件を解消するので、ＩＲドロップを効果的に緩和することができ、安定性の向上された半導体集積回路を設計することができる。
次に、本発明の第４の実施形態にかかる半導体集積回路装置及びその電源配線方法について、図面を参照しつつ説明する。図３９は、本実施形態のＬＳＩの電源配線を示す平面図である。
図３９に示すように、ＬＳＩ５０も、第１の実施形態と同様、論理回路部５４の外周には複数の電源パッド５５ａ〜５５ｆが配置されており、動作電流は、電源パッド５５ａ〜５５ｆから電源リング５６を通じて基本電源配線５８に供給される。また、ＩＲドロップの低減およびＥＭ制約の充足を図るべく、論理回路部５４上に補強電源配線（電源メッシュ）５１が配線されている電源メッシュ５１の配線態様の限定はなく、例えば、第１〜第３の実施形態にて示したいずれの配線態様を採用してもよい。例えば、図３９に示されるように、縦補強電源配線５２及び横補強電源配線５３の各々を均等ピッチとなるように配線することもできる。
ただし、ＬＳＩ５０は、電源パッド５５ａ〜５５ｆと接続され、電源パッド５５ａ〜５５ｆから論理回路部５４の内部側へ向かって延伸（配線）された電源幹線５７を備えている。電源幹線５７の先端部近傍は、電源メッシュ５１あるいは基本電源配線５８と接続されている。
各電源幹線５７は、論理回路部５４の内部に定めた電源供給点へ電力を提供する。論理回路部５４の内部から、その縁（外周付近）に配線される部分に向かって電源を供給することができるので、論理回路部５４上におけるＩＲドロップが効果的に緩和される。
電源幹線５７は、ＩＲドロップの低減が最も要求される所定領域に配線される主電源幹線５７ａと、主電源幹線５７ａを除く副電源幹線５７ｂとを含む。主電源幹線５７ａは同領域におけるＩＲドロップ値を許容範囲内にするように配線される。
次に、本実施形態の電源配線方法について説明する。
図４０及び図４１は、本実施形態の電源配線方法すなわち配線設計処理のフローチャートである。この処理は、コンピュータ等の情報処理装置により実行される。
先ず、許容可能なＩＲドロップ値の上限及びＥＭ制約を充足する配線の許容電流密度を設定し（ステップＳ４０１）、電力解析により論理回路部に流れる総電流量を算出する（ステップＳ４０２）。
次に、論理回路部を構成する各セルの仮配置を行い、当該論理回路部上に仮電源メッシュを設ける（ステップＳ４０３）。なお、仮電源メッシュは均等ピッチで仮配線された縦及び横補強電源配線により構成されている。図４２に示されるように、この状態でＩＲドロップ解析を行い、ＩＲドロップマップを作成する（ステップＳ４０４）。各セルに流れる電流量は、ＬＳＩの動作状況により時間的な違いがあるため、どの時点での電流量を基準とするかによって解析結果が異なるが、ステップＳ４０４においては、平均値を用いる。
次に、上限を超える仮のＩＲドロップが発生している場合、仮のＩＲドロップが上限を超える区域を特定し、仮のＩＲドロップピーク位置Ｐの座標を記憶する（ステップＳ４０５）。図４２の例では、ピーク位置Ｐ２１、Ｐ２２、Ｐ２３の座標を記憶する。
ステップＳ４０６において、ＩＲドロップの低減が最も要求される領域を特定し、その領域に主電力ピースＭＰを設定する。具体的には、図４３に示されるように、仮のＩＲドロップピーク位置Ｐ２１、Ｐ２２を中心付近に含む領域であって、その領域内における最小ブロック（図８参照）の消費電力量の合計値（総消費電力量）が規定の値と実質的に等しくなるような領域を主電力ピースＭＰａとして設定する。同様に、仮のＩＲドロップピーク位置Ｐ２３を中心付近に含む連続した領域であって、その領域内における最小ブロックの消費電力量の合計値（総消費電力量）が規定の値と実質的に等しい領域を主電力ピースＭＰｂとして設定する。
尚、ここで、仮電源メッシュを不均等ピッチとして仮のＩＲドロップ解析を実施すると、仮電源メッシュの不均等ピッチに基づく電力供給の偏りにより、仮のＩＲドロップピーク位置は配線が密な領域に近い位置から疎な領域に近い位置に変位する。すなわち、仮電源メッシュのピッチの調整により、主電力ピースを特定の場所に偏らせることができる。
また、規定の値である電力量は主電力ピース毎に個別設定できる。例えば、電源パッドと仮のＩＲドロップのピーク位置の間の距離に応じて重み付けを行ってもよい。例えば、電源パッドから仮のＩＲドロップのピーク位置までの距離が近いほど、規定の値が大きくなるように重み付けを行うことができる。この場合、短い電源幹線ほど、多くの電力供給を行うことになるので、効率的である。
複数の主電力ピースＭＰａ，ＭＰｂを設定する場合、主電力ピースＭＰａ，ＭＰｂの一部が重複しかねない。そこで、本実施形態では、主電力ピースＭＰａ，ＭＰｂの一部が重複しているか否かを判断し（ステップＳ４０７）、重複している場合には、当該重複を解消するように主電力ピースＭＰａ，ＭＰｂの区画調整を行う（ステップＳ４０８）。一方、重複がない場合にはステップＳ４０８はスキップされる。
ところで、主電力ピースＭＰａ，ＭＰｂは、論理回路部５４においてＩＲドロップの低減が最も要求される領域に設定される。そこで、主電力ピースＭＰａ，ＭＰｂのＩＲドロップを最も適切に低減する態様にて電源幹線５７を配線すべく、図４１に示すように、ステップＳ４０９の処理を行う。
すなわち、ステップＳ４０９においては、まず、図４３に示すように、主電力ピースＭＰのうち、１つの主電力ピースＭＰａを解析対象として選択する。選択した主電力ピースＭＰａが、論理回路部５４上における他の領域と電気的に遮断され、また、主電力ピースＭＰａの外周には、等電位の電源が設置されていると仮定し、主電力ピースＭＰａのＩＲドロップマップを作成する。
図４４に示すように、他の主電力ピース（主電力ピースＭＰｂ）を解析対象として選択する。そして、この選択した主電力ピースＭＰｂも、主電力ピースＭＰａと同様、論理回路部５４上における他の領域と電気的に遮断され、また、主電力ピースＭＰｂの外周に等電位の電源が設置されていると仮定し、主電力ピースＭＰｂのＩＲドロップマップを作成する。このように主電力ピースＭＰａ、ＭＰｂが他の領域と電気的に断断されていると仮定して、ＩＲドロップマップを各々作成することで、図４２乃至図４４に示すように、各ＩＲドロップピーク位置Ｐ２１、Ｐ２２、Ｐ２３はシフトする。
ステップＳ４１０において、これらシフトした各ＩＲドロップピーク位置Ｐに達するように主電源幹線５７ａを配線し、各ＩＲドロップピーク位置Ｐに電源供給点を形成する。
具体的には、図４５に示すように、まず、主電力ピースＭＰａ、ＭＰｂと電源パッド５５ａ、５５ｂとを関連付けて対応させる。電源パッド５５ａ、５５ｂと、対応する主電力ピースＭＰａ，ＭＰｂのＩＲドロップピーク位置Ｐ（Ｐ２１，Ｐ２２，Ｐ２３）とを結ぶように、電源幹線５７（主電源幹線５７ａ）を配線する。主電源幹線５７ａの配線幅は、主電源幹線５７ａが配線されるＩＲドロップピーク位置Ｐにおける仮のＩＲドロップ値に基づいて決定される。
論理回路部５４の内部に延びるように配線された主電源幹線５７ａによって、仮のＩＲドロップピーク位置Ｐから主電力ピースＭＰの外縁付近に向かって主電力ピースＭＰへの主要な電源の供給が行われる。
主電源幹線５７ａの配線後、ステップＳ４１１において、図４６に示されるように、論理回路部５４上の主電力ピースＭＰ以外の領域に、それぞれの総消費電力量が規定の値となるように区画を定めて複数の副電力ピースＳＰを設定する。
副電力ピースＳＰは規定の電力量を実質的に備えた連続する領域として区画分けされる。例えば、電源パッドなどの給電部に近い場所を含みかつ規定の電力量を持つように、連続する領域を決める。各副電力ピースＳＰについて各給電部からの距離に応じて、給電部と副電力ピースＳＰとの関連付けが容易となる。連続する領域の形状は特に限定されず、例えば、矩形状、Ｉ字状、Ｌ字状、Ｔ字状、Ｃ字状である。
次に、主電源幹線５７ａを配線した状態にて、論理回路部５４上の全領域に対してＩＲドロップ解析を行い、図４６に示すように、仮のＩＲドロップマップを作成する（ステップＳ４１２）。そして、副電力ピースＳＰａ〜ＳＰｄ毎に電源幹線５７を配線する（ステップＳ４１３）。
すなわち、図４７に示すように、これら副電力ピースＳＰａ〜ＳＰｄについても、主電力ピースＭＰと同様、電源パッド５５ｃ〜５５ｆと各々関連付ける。電源パッド５５ｃ〜５５ｆと、対応する副電力ピースＳＰａ〜ＳＰｄとを結ぶように、電源幹線５７（副電源幹線５７ｂ）を配線する。副電源幹線５７ｂは、副電力ピースＳＰａ〜ＳＰｄにおける各々の仮のＩＲドロップピーク位置Ｐに達するように配線することが望ましい。副電源幹線５７ｂの配線幅は、ピーク位置Ｐの仮のＩＲドロップ値に基づいて決定することが望ましい。
こうして全ての電力ピースに電源幹線５７（主電源幹線５７ａ、副電源幹線５７ｂ）の配線後、各電力ピースＭＰ、ＳＰの設定を解除し、論理回路部５４の全域に電源メッシュ５１を構築する（ステップＳ４１４）。図４８に示すように、再び論理回路部５４全体のＩＲドロップ解析を行うことによりＩＲドロップマップを作成し（ステップＳ４１５）、ＩＲドロップ条件を満たしているか否かを再度判定する（ステップＳ４１６）。ＩＲドロップ条件を満たすまで、ステップＳ４１４、Ｓ４１５の処理は繰り返される。ステップＳ４１４では、例えば、第１〜第３の実施形態にて示した方法で電源メッシュ５１（縦補強電源配線５２および横補強電源配線５３）を配線することもできる。
ＩＲドロップ条件を満たすと（Ｓ４１６でＹＥＳ）、ステップＳ４１７において、電力解析を行い縦補強電源配線５２および横補強電源配線５３の電流密度（仮の電流密度）を算出する。
ステップＳ４１８において、ＥＭ制約を充足するように縦補強電源配線５２及び横補強電源配線５３の配線幅を再構成する。ステップＳ４１９において、配線幅の再構成された論理回路部５４に対して再びＩＲドロップ解析によりＩＲドロップマップを作成する。ステップＳ４２０において、ＩＲドロップ条件を満たしているか否かを判定する。上限を超えるＩＲドロップが発生している場合には、ＥＭ制約を充足するための処理（ステップＳ４１７〜ステップＳ４２０）をやりなおす。
ここで、主電力ピースＭＰが重複した場合の処理（ステップＳ４０８）について詳述する。
図４９に示すように、主電力ピースＭＰａと主電力ピースＭＰｂとが重複領域ＭＰＤで重複していると仮定する。
この場合には、関連する電源パッドから比較的近い位置に重複領域ＭＰＤを有している主電力ピースＭＰａについては区画調整を行わず、関連する電源パッドから比較的遠い位置に重複領域ＭＰＤを有している主電力ピースＭＰｂについてのみ区画調整を行う。
図４９の例では、重複領域ＭＰＤは電源パッド５５ｂから比較的遠く、電源パッド５５ａから比較的近い。そこで、重複領域ＭＰＤから比較的遠い電源パッド５５ｂに関連する主電力ピースＭＰｂから、当該重複領域ＭＰＤに対応する区画を削減し、その区画を電源パッド５５ａから比較的近い主電力ピースＭＰａのみに属する領域として、主電力ピースＭＰａの区画を確定する。次に、主電力ピースＭＰｂから削除された重複領域ＭＰＤと同程度の電力量を持ち、かつ、主電力ピース以外でかつ主電力ピースＭＰｂに隣接する領域に含まれる領域を、主電力ピースＭＰｂに加えて、主電力ピースＭＰｂを再構成する。こうした処理を繰り返すことにより、重複領域を持たず、かつ、各々が実質的に所定の電力量を有する複数の主電力ピースを設定することができる。
例えば、ＬＳＩ５０の場合、主電力ピースＭＰａに対応する主電源幹線５７ａが接続される電源パッド５５ａから重複領域ＭＰＤまでの距離よりも主電力ピースＭＰｂに対応する主電源幹線５７ａが接続される電源パッド５５ｂまでの距離の方が遠い（図４９参照）。
したがって、主電力ピースＭＰａについては区画調整を行わず、主電力ピースＭＰｂの重複領域ＭＰＤに対応する区画が電源パッド５５ｂ側の代替区画ＭＰＳを、確定した主電力ピース以外の領域で主電力ピースＭＰｂに近接した領域から抽出して、主電力ピースＭＰｂに加えることで、主電力ピースＭＰｂの区画を再設定する。
即ち、電源供給起点である電源パッド５５ａから遠い区画である重複領域ＭＰＤを主電力ピースＭＰｂから削除し、主電力ピースＭＰｂに近接し、確定した主電力ピース以外の領域から新たに抽出した区画ＭＰＳを新たに加えることにより、主電力ピースＭＰｂは、その総電力量が小さいか又は同等となるように再設定される。
第４の実施形態によれば、第１〜３の実施形態の前記（１）〜（７）の効果と同様の効果に加え、以下の効果が得られる。
（８）論理回路部５４の内部側へ向かって配線された主電源幹線５７ａ及び副電源幹線５７ｂの先端部が電源メッシュ５１及び基本電源配線５８と接続される。これにより、論理回路部５４の内部から、その縁端（外周付近）に配線される部分に向かって電源の供給が行われるようになり、論理回路部５４上におけるＩＲドロップが効果的に緩和される。
（９）電源幹線５７ａ、５７ｂを、論理回路部５４上におけるＩＲドロップピーク位置Ｐに配線したため、ＩＲドロップが効率的に低減される。
（１０）主電力ピースＭＰが重複する場合には、重複する領域を解消するように主電力ピースＭＰの区画調整が行われる。従って、最も大きなＩＲドロップが発生している領域に対して適切に主電力ピースＭＰを設定することができるため、より効果的にＩＲドロップを緩和することができ、その結果、安定性の向上された半導体集積回路を設計することができる。
（１１）主電力ピースＭＰａ、ＭＰｂを設定する。そして、当該主電力ピースＭＰａ、ＭＰｂに対応する主電源幹線５７ａを配線する。次に、当該主電力ピースＭＰａ、ＭＰｂ以外の領域について副電力ピースＳＰａ〜ＳＰｄを設定し、各副電力ピースＳＰａ〜ＭＳＰｄに対応する副電源幹線５７ｂを配線する。この手順によれば、仮のＩＲドロップの大きい主電力ピースＭＰにて、ＩＲドロップの低減が優先的に図られる。その結果、より効果的にＩＲドロップを緩和することができ、安定性の向上された半導体集積回路を設計することができる。
尚、ステップＳ４０９において主電力ピースＭＰａのＩＲドロップマップを作成する場合、主電力ピースＭＰａの外周に等電位の電源が設置されていると仮定する代わりに、主電力ピースＭＰａの外周に不均等電位の電源が設置されていると仮定して、ＩＲドロップ解析を行ってもよい。この場合、ＩＲドロップピーク位置Ｐは比較的低い電位を有すると仮定された電源に近づくようにシフトする。シフトしたＩＲドロップピーク位置Ｐの近傍に電源幹線５７ａの先端を設けることで、比較的低い電位を有すると仮定された電源近傍は、それ以外の箇所の電源変動の影響が少ないため、当該電源近傍に対する電源の強化がなされる。
次に、電源幹線５７ａの先端から主電力ピースＭＰａ内に広がるように電源配線を配線する。この工程では、主電力ピースＭＰａの外縁付近のＩＲドロップ値に、マージン電位（例えばＬＳＩの基準電位と、主電力ピースＭＰａの外周の比較的低い電位との差）を加えた値を用いて、主電力ピースＭＰａ内の電源配線のＩＲドロップ違反を調べる。これにより、ＩＲドロップ条件を余裕をもって満たす電源配線を主電力ピースＭＰａ内に設けることができる。
このように、主電力ピースＭＰａの周囲に比較的低い電位を有する電源を含む不均等電位を有する電源が設置されていると仮定することにより、マクロセルのような電源変動に弱い回路に対して、特に安定な電位を供給することができる。
次に、本発明の第５の実施形態にかかる半導体集積回路装置及びその電源配線方法について、図面を参照しつつ説明する。図５０は、本実施形態のＬＳＩの電源配線を示す平面図である。
図５０に示すように、ＬＳＩ６０は、論理回路部６４の外周に配置された複数（６つ）の電源パッド６５ａを有する。論理回路部６４上には、電源メッシュ６１（縦補強電源配線６１ａ及び横補強電源配線６１ｂ）が所定の態様にて配線されている。そして、電源幹線６７（主電源幹線６７ａ、副電源幹線６７ｂ）が、電源パッド６５ａから論理回路部６４の内部側へ向かって配線されている。論理回路部６４は、６つのセグメント領域（分割領域）６９から構成されている。各セグメント領域６９には、対応する電源幹線６７から電源が供給される。
電源メッシュ６１および基本電源配線６８は、それらセグメント領域６９毎に分離（独立）して配線されている。それらセグメント領域６９は、電源パッド６５ａのうちの１つの電源パッドと各々関連付けられ、基本的にはこの関連づけられた電源パッドのみから電源幹線６７を通じて電源の供給を受ける。これにより、論理回路部６４は、６つの電源パッド６５ａから必要な電力の供給を受ける。こうした電源分離により、ＬＳＩ６０の動作の安定化が図られる。６つの領域６９に対して各別に電力制御を行うことができる。各セグメント領域６９が要求する電流量は、各電源パッド６５ａの最大許容電流量よりも小さく設定されている。
次に、本実施形態の電源配線方法について説明する。
図５１及び図５２は、本実施形態の電源配線方法すなわち配線設計処理のフローチャートである。この処理はコンピュータ等の情報処理装置により実行される。なお、この処理は、第４の実施形態における配線設計処理と、基本的には同様の手順にて行われる。
先ず、ＩＲドロップ値の上限及びＥＭ制約を充足する配線の許容電流密度を設定し（ステップＳ５０１）、電力解析により論理回路部６４に流れる総電流量を算出する（ステップＳ５０２）。論理回路部６４を構成する各セルの仮配置を行い、当該論理回路部６４上に仮電源メッシュを設ける（ステップＳ５０３）。図５３に示されるように、ＩＲドロップ解析により仮のＩＲドロップマップを作成する（ステップＳ５０４）。このＩＲドロップ解析は、電源メッシュが均等ピッチで配線されていると仮定して行っている。
上限を超えるＩＲドロップが発生している場合には、その仮のＩＲドロップのピーク位置Ｐの座標を記憶する（ステップＳ５０５）。図５３の例では、ＩＲドロップピーク位置Ｐ３１、Ｐ３２、Ｐ３３の座標が記憶される。
第４の実施形態と同様に、論理回路部６４上に主電力ピースＭＰを設定する（ステップＳ５０６）。具体的には、図５４に示されるように、ＬＳＩ６０では、ピーク位置Ｐ３１及びＰ３２を含む主電力ピースＭＰｃ、及び仮のＩＲドロップのピーク位置Ｐ３３を含む主電力ピースＭＰｄが設定される。各主電力ピースＭＰｃ、ＭＰｄは、その消費電力が規定の値となるように設定される。
主電力ピースＭＰが重複しているか否かを判断する（ステップＳ５０７）。重複している場合には、当該重複を解消するように主電力ピースＭＰの区画調整を行う（ステップＳ５０８）。一方、重複がない場合には、ステップＳ５０８はスキップされる。
主電力ピースＭＰの設定後、副電力ピースＭＳを設定する（ステップＳ５０９）。副電力ピースＳＰの消費電力は規定した値に設定される。具体的には、図５５に示される態様にて設定される。図５５の例は、各電源パッドから実質的に均等な電力量が供給され、各電力ピース及び各副電力ピースの規定とする電力量が総電力量の６分の１である場合の構成である。
すなわち、この場合において、論理回路部６４上に設定する副電力ピースＳＰの数は、主電力ピースＭＰ及び副電力ピースＳＰの総数が、電源パッド６５ａの総数と同数となるように設定する。例えば、ＬＳＩ６０では、電源パッド６５ａの総数が６であり、２つの主電力ピースＭＰが設定されているため、その他の領域に４つの副電力ピースＳＰｅ〜ＳＰｈが設定される。
主電力ピースＭＰ及び副電力ピースＳＰの設定後、主電力ピースＭＰ及び副電力ピースＳＰ毎にＩＲドロップ解析を行い、ＩＲドロップマップを作成する（ステップＳ５１０）。
ステップＳ５１０の処理について詳述する。図５６に示すように、まず、主電力ピースＭＰｃを解析対象として選択する。この主電力ピースＭＰｃが、論理回路部６４上における他の領域と電気的に遮断され、かつ、その外周には等電位の電源が設置されていると仮定してＩＲドロップマップを作成する。このマップにおける仮のＩＲドロップのピーク位置Ｐ３１、Ｐ３２を記憶する。次に、図５７に示すように、他の主電力ピース（主電力ピースＭＰｄ）を解析対象として選択する。この主電力ピースＭＰｂについても、論理回路部６４上における他の領域と電気的に遮断され、かつ、その外周には等電位の電源が設置されていると仮定してＩＲドロップマップを作成する。このマップにおける仮のＩＲドロップのピーク位置Ｐ３３を記憶する。
全ての主電力ピースＭＰのＩＲドロップマップを作成後、副電力ピースＳＰのＩＲドロップ解析を行う。例えば、図５８に示すように、副電力ピースＳＰｅを解析対象として選択する。この副電力ピースＳＰｅが、論理回路部６４上における他の領域と電気的に遮断され、かつ、その外周に等電位の電源が設置されていると仮定してＩＲドロップマップを作成する。そして、このマップにおける仮のＩＲドロップのピーク位置Ｐ３４を記憶する。図５９に示すように、他の副電力ピースＳＰ（ここでは副電力ピースＳＰｆ）を解析対象として選択し、この副電力ピースＳＰｆが論理回路部６４上における他の領域と電気的に遮断され、かつ、その外周に等電位の電源が設置されていると仮定してＩＲドロップマップを作成する。そして、このマップにおける仮のＩＲドロップのピーク位置Ｐ３５を記憶する。
図６０及び図６１に示すように、他の副電力ピースＳＰｇ、ＳＰｈについても同様にＩＲドロップマップを作成し、各マップ上における仮のＩＲドロップのピーク位置Ｐ３６、Ｐ３７を記憶する。
全ての電力ピースのＩＲドロップマップを作成後、ステップＳ５１１において、各電力ピースに対して電源供給点を設けるべく、電源幹線６７を配線する。
具体的には、図６２に示すように、主電力ピースＭＰｃ、ＭＰｄ及び副電力ピースＳＰｅ〜ＳＰｈと電源パッド６５ａとを各々関連付けて対応させる。電源パッド６５ａと、対応する電力ピースとを結ぶように、電源幹線６７を配線する。電源幹線６７は、仮のＩＲドロップピーク位置Ｐに達するように配線されるのが好ましい。電源幹線６７の配線幅は、ＩＲドロップピーク位置Ｐの仮のＩＲドロップ値に基づいて決定される。
全ての電力ピースに電源幹線６７を配線後、ステップＳ５１２において、全ての主電力ピースＭＰ及び副電力ピースＳＰに対して電源メッシュ６１をそれぞれ構築する。すなわち、電源メッシュ６１を各電力ピース毎に分離して配線し、これによって論理回路部６４上に、互いに電源分離されたセグメント領域６９を仮形成する。
図６３に示すように、再度、全ての主電力ピースＭＰ及び副電力ピースＳＰ毎にＩＲドロップ解析を行い、ＩＲドロップマップを作成する（ステップＳ５１３）。全ての主電力ピースＭＰ及び副電力ピースＳＰ毎にＩＲドロップ条件を満たしているか否かを判定する（ステップＳ５１４）。
ステップＳ５１４の処理において、上限を超えるＩＲドロップが発生している電力ピースがある場合には、当該電力ピースのみを対象としてＩＲドロップ条件を満たすまで、ステップＳ５１２およびステップＳ５１３の処理を繰り返し実行する。なお、ステップＳ５１２の処理においては、電源メッシュ６１の配線方法として、例えば、第１〜第３の実施形態にて示した配線方法を採用し、この採用した配線方法に対応する処理を実行することもできる。
ステップＳ５１４の処理において、ＩＲドロップ条件が満たされると、ステップＳ５１５において、電力解析を行い電源メッシュ６１（縦補強電源配線６１ａ及び横補強電源配線６１ｂ）の電流密度（仮の電流密度）を算出する。
ステップＳ５１６において、ＥＭ制約を充足するように縦補強電源配線６１ａ及び横補強電源配線６１ｂの配線幅を再構成する。ステップＳ５１７において、再び電力ピース毎にＩＲドロップマップを作成する。ステップＳ５１８において、各電力ピースがＩＲドロップ条件を満たしているか否かを判定する。上限を超えるＩＲドロップが発生している電力ピースがある場合には、当該電力ピースのみを対象として、ＥＭ制約を充足するための処理（ステップＳ５１５〜ステップＳ５１７）をやりなおす。
第５の実施形態によれば、第１〜４の実施形態の（１）〜（１０）の効果と同様の効果に加え、以下び効果が得られる。
（１２）互いに電源回路の分離されたセグメント領域６９を介して、論理回路部６４への電源供給がなされる。従って、不要な電源配線によって形成される余分な電源ループによる、ノイズ発生及びノイズ混入を防ぐことができ、電源の安定化を図ることができる。その結果、半導体集積回路の安定性が向上する。
尚、第５の実施形態では、各セグメントは電源分離しているが、最終的には分離箇所が接続されて電源分離されていない構成としてもよい。
次に、本発明の第６の実施形態にかかる半導体集積回路装置及びその電源配線方法について説明する。図６４は、第６実施形態にかかるＬＳＩの電源配線を示す平面図である。
図６４に示されるように、ＬＳＩ７０は、論理回路部７１の外周に配置された複数（６つ）の電源パッド７４を有する。論理回路部７１には、電源メッシュ（補強電源配線）７３が所定の態様にて配線されている。この電源メッシュ７３は、縦補強電源配線７３ａおよび横補強電源配線（図示略）から構成されている。そして、電源幹線７７が、電源パッド７４から論理回路部７１の内部側へ向かって配線されている。
論理回路部７１は、大きくは、６つの分割領域（クラスタ領域７５）から構成されている。この例では、これらクラスタ領域７５は、各クラスタ領域７５の消費電力量が実質的に論理回路部７１の総消費電力量の６分の１になるように区画されている。各クラスタ領域７５は、電源パッド７４のうちの１つの電源パッドと関連付けられ、基本的にはこの関連づけられた電源パッドのみから電源の供給を受ける。
クラスタ領域７５のうちの１つのクラスタ領域７５ａにおいてのみ図示するが、各クラスタ領域７５は１つまたは複数のセグメント領域７６を備えている。一つのセグメント領域７６の電源配線７２，７３は他のセグメント領域７６のものと分離されるように、各セグメント領域７６には、基本電源配線７２および補強電源配線７３が配線されている。各セグメント領域７６と、そのクラスタ領域７５に対応する電源パッド７４とを接続する電源幹線７７が配線されている。各電源幹線７７によって各セグメント領域７６に電源が供給される。補強電源配線７３を省略することも可能ではある。この場合には、電源幹線７７が全ての基本電源配線７２と接続される。
ここで、電源幹線７７の配線態様について詳述する。
図６４に示されるように、電源幹線７７は、電源パッド７４から段階的に分岐したツリー構造を有する。該ツリー構造の電源幹線７７の各先端部分が基本電源配線７２または補強電源配線７３と接続される。尚、電源幹線７７の各先端部分は、基本電源配線７２または補強電源配線７３以外に、論理セル、メモリーセルまたはマクロセル等の回路素子の電源端子に直接接続してもよい。
電源幹線７７としては、図６４に示されるように、電源パッド７４から１回分岐された後に先端部分が基本電源配線７２に接続されることに限られない。電源幹線７７として、電圧降下が十分に緩和されるまで分岐が繰り返されて形成されるものであれば、分岐回数は２回あるいは３回以上でもよい。図６４の例では、電源幹線７７の先端部分は各セグメント領域７６においてＩＲドロップ値が平坦化される位置まで延伸されている。
電源幹線７７の配線幅は、分岐の段階毎に異なっており、電源パッド７４の近傍になるにつれ、段階的に大きく設定されている。電源幹線７７の配線幅を段階的に変更することで、電源幹線７７の電流密度が緩和されるように同配線幅を調整することが容易である。
次に、図６５および図６６を参照して、この実施形態にかかるＬＳＩ７０の電源配線方法すなわち配線設計処理の一例について説明する。この処理はコンピュータ等の情報処理装置によって実行される。
図６５に示すように、まず、ステップＳ６０１において、ＩＲドロップ値の上限およびＥＭ制約を充足する許容電流密度を設定する。ステップＳ６０２において、各電源パッド７４の最大許容電流量を設定する。ステップＳ６０３において、論理回路部７１を区画（分割）する際の区画単位（最小ブロックＵ（図８参照））を設定する。ここでは、情報処理装置により設定し得る最小の電源配線幅を有する電源幹線７７を配線したときにその電源配線によって供給される電力量と同じか僅かに大きい電力量を消費する最小の領域（最小消費電力単位）を、区画単位として設定する。区画単位として、半導体集積回路装置に搭載される各モジュールの機能や動作頻度を基準として選ばれた単位や、セル単位、その他任意の単位に設定することもできる。
ステップＳ６０４において、論理回路部７１を少なくとも一つのセグメント領域７６に区分けする（図６７）。各セグメント領域７６の大きさは、各セグメント領域７６内に１つの電源供給点を配置したときに各セグメント領域７６内のＩＲドロップが十分緩和されるように設定される。
ステップＳ６０５において、セグメント領域７６のうちの１つまたは複数のセグメント領域７６をグループ化し、クラスタ領域７５を設定する。具体的には、図６７に示されるように、電源パッド７４の個数に等しい数すなわち６つのグループＡ〜Ｆに、セグメント領域７６をグループ分けする。グループＡ〜Ｆにグループ分けされたセグメント領域７６を、複数のクラスタ領域７５（７５Ａ〜７５Ｆ）として各々設定する。複数の電源パッド７４と複数のクラスタ領域７５とを各々関連付ける。
ステップＳ６０６において、電力解析により各クラスタ領域７５の総電流量を算出する。ステップＳ６０７において、各クラスタ領域７５の総電流量が対応する電源パッド７４の最大許容電流量を超えるか否かを判断する。各クラスタ領域７５の総電流量が最大許容電流量を超えている場合には、ステップＳ６０５の処理に戻り、クラスタ領域７５を再設定する。
他方、各クラスタ領域７５の総電流量が最大許容電流量以下である場合には、ステップＳ６０８の処理を行う。ステップＳ６０８において、一つのセグメント領域７６の電源配線７２，７３が別のセグメント領域７６のものとは分離するように、各セグメント領域７６に対して、基本電源配線７２および補強電源配線７３を配線する。
ステップＳ６０９において、各セグメント領域７６毎にＩＲドロップ解析を行う。ステップＳ６１０において、各セグメント領域７６における仮のＩＲドロップの最大値とその位置（仮のＩＲドロップピーク位置Ｐ）を記憶する。
ステップＳ６１１において、図６８に示されるように、仮のＩＲドロップピーク位置Ｐと、このピーク位置Ｐの属するクラスタ領域７５と関連付けされた電源パッド７４とを電源幹線７７によって仮接続する。図６８では、クラスタ領域Ａのみについて、電源幹線７７の仮配線の態様を示す。
適切な大きさに分割された全てのセグメント領域７６に対して電源幹線７７が各々仮配線されることで、各セグメント領域７６におけるＩＲドロップは十分に緩和される。ただしこの状態では、電源パッド７４から全てのセグメント領域７６に対して電源幹線７７が各別に仮配線されており、その配線リソースが大きい。そこで、ステップＳ６１２において、仮配線した電源幹線７７の配線経路を他の電源幹線７７の配線経路と共通化（統合）させることを含む再構成を行う。
具体的には、まず、各セグメント領域７６の位置に応じてセグメント領域７６をグループ化する。このグループ化は、各クラスタ領域７５毎に行われる。例えば、図６８に示すように、クラスタ領域Ａでは、３つのセグメント領域７６からなるグループＧ１と、２つのセグメント領域７６からなるグループＧ２と、１つのセグメント領域７６からなるグループＧ３とがグループ化する。
次に、図６９に示すように、各電源幹線７７に節ｆを設定する。グループＧ毎に、一つの電源幹線７７の節ｆと他の電源幹線７７の節ｆとを統合する。最終的に、電源パッド７４の近傍において、一つのグループＧに関連する電源幹線７７が一つになるように、節ｆを統合する。その後、図７０に示すように、電源幹線７７の配線経路を最終調整し、これによってツリー構造を有する電源幹線７７が配線される。
ステップＳ６１３において、電源幹線７７の電流密度が上記許容電流密度以下となるように、電源幹線７７の配線幅の調整を行う。具体的には、ツリー構造における電源幹線７７の先端部分から電源パッド７４に向かって、ツリー構造における電源幹線７７の各分岐部分の配線幅が段階的に大きくなるように調整する。
ステップＳ６１４において、各セグメント領域７６毎にＩＲドロップ解析を行い、ＩＲドロップマップを作成する。ステップＳ６１５において、ＩＲドロップ条件を満たしているか否かを各セグメント領域７６毎に判定する。上限を超えるＩＲドロップが発生している場合には、この上限を超えるＩＲドロップが発生しているセグメント領域７６に仮配線されている電源幹線７７のみを対象として、その配線幅の調整をやりなおす。
ステップＳ６１６において、各セグメント領域７６毎に、ＩＲドロップ解析を再度行う。ステップＳ６１６の処理後においても、上限を超えるＩＲドロップが発生している場合には、この上限を超えるＩＲドロップが発生しているセグメント領域７６のみを対象として、ステップＳ６１０〜ステップＳ６１５の処理を繰り返し実行する。
第６の実施形態によれば、第４および第５の実施形態の前記（８）、（９）、（１２）の効果と同様の効果に加え、以下の効果が得られる。
（１３）電源パッド７４から段階的に分岐するツリー構造を有する電源幹線７７を設け、電源幹線７７の各先端部分を基本電源配線７２または補強電源配線７３と接続した。これにより、電圧降下がより的確に緩和されるとともに、エレクトロマイグレーションの発生も好適に抑制される。
（１４）電源幹線７７の各分岐部分の配線幅は、電圧降下及び電流密度の要求をいずれをも満たすように設定されているため、電源幹線７７における段階的な分岐構造との相乗効果を通じて、電圧降下、並びに過剰な電流密度に基づくエレクトロマイグレーションの発生が的確に緩和される。
（１５）全ての電源幹線７７が仮配線された後に、全ての電源幹線７７の統合を一括して行う。電源幹線７７を統合する際に最終的な配線経路の調整を行うことができるので、ツリー構造を有する電源幹線７７を無駄なく的確に配線することができる。
尚、第６実施形態では、一つの電源パッドを一つのクラスタ領域に対する給電部として割り当てたが、複数の電源パッドを相互に接続して一つのクラスタ領域に対する給電部として割り当ててもよい。また、一つの電源パッドを複数のクラスタ領域に対する給電部として割り当ててもよい。
例えば、図７１の例では、６つのクラスタ領域７５Ａ〜７５Ｆに対し、８個の電源パッド７４ａ〜７４ｈが設けられている。クラスタ領域７５Ａ、７５Ｂの各々の要求電力量が他のクラスタ領域７５Ｃ〜７５Ｆのものの２倍である。この場合、電源パッド７４ａと７４ｇをクラスタ領域７５Ａに割り当て、電源パッド７４ｂと７４ｈをクラスタ領域７５Ｂに割り当て、他のクラスタ領域７５Ｃ〜７５Ｆに対しては、電源パッド７４ｃ〜７４ｆをそれぞれ割り当てることができる。
一方、図７２の例では、６つのクラスタ領域７５Ａ〜７５Ｆに対し、４個の電源パッド７４ａ〜７４ｄが設けられている。クラスタ領域７５Ａの要求電力量と、クラスタ領域７５Ｂの要求電力量と、クラスタ領域７５Ｃと７５Ｄの合計要求電力量と、クラスタ領域７５Ｅと７５Ｆの合計要求電力量とが同じである。この場合、クラスタ領域７５Ａ、７５Ｂについては、電源パッド７４ａ、７４ｂをそれぞれ割り当て、１つの電源パッド７４ｃを２つのクラスタ領域７５Ｃ，７５Ｄに割り当て、１つの電源パッド７４ｄを２つのクラスタ領域７５Ｅ，７５Ｆに割り当てることができる。
第６の実施形態では、各セグメント及び各クラスタは電源分離されていたが、電源分離されていなくてもよい。
次に、本発明の第７の実施形態にかかる半導体集積回路装置及びその電源配線方法について説明する。
この実施形態にかかるＬＳＩ８０は、基本的には第６の実施形態と同様の構成であり、電源幹線８７はツリー構造にて段階的に分岐して配線されている。電源幹線８７の各先端部分は、基本電源配線または補強電源配線以外に、論理セル、メモリーセルまたはマクロセル等の回路素子の電源端子に直接接続してもよい。
この実施形態の電源配線方法について説明する。図７３、図７４は、この実施形態において、コンピュータ等の情報処理装置により実行される電源配線の配線手順を示すフローチャートである。
ステップＳ７０１において、ＩＲドロップ値の上限（許容値）およびエレクトロマイグレーションの制約を充足する許容電流密度を設定する。そして、ステップＳ７０２において、各電源パッド８４の最大許容電流量を設定する。ステップＳ７０３において、論理回路部８１を区画（分割）する際の区画単位（最小ブロックＵ（図８参照））を設定する。この区画単位は、例えば、最小消費電力単位に設定される。
ステップＳ７０４において、論理回路部８１を分割し、セグメント領域８６を設定する。具体的には、図７５に示す態様にてセグメント領域８６を設定する。ただし、これらセグメント領域８６は各領域８６の消費電力が均等となるように設定されている。この実施形態では、このセグメント領域８６の設定態様については任意である。例えば、搭載される各モジュールにおける機能や動作頻度が互いに共通となるようにこれらセグメント領域８６を設定することもできる。
ステップＳ７０５において、１つまたは複数のセグメント領域８６をグループ化し、クラスタ領域８５を設定する。具体的には、図７５に示されるように、電源パッド７４の個数分となる６つのグループＨ〜Ｍに、セグメント領域８６をグループ分けする。各グループＨ〜Ｍを、クラスタ領域８５（８５Ｈ〜８５Ｍ）として各々設定する。また、電源パッド８４とクラスタ領域８５とを各々関連付ける。
ステップＳ７０６において、電力解析により各クラスタ領域８５の総電流量を算出する。ステップＳ７０７において、全てのクラスタ領域８５において総電流量が関連付けられた電源パッド８４の最大許容電流量を超えるか否かを判断する。上記算出した総電流量が最大許容電流量を超えているクラスタ領域がある場合（Ｓ７０７でＮＯ）には、ステップＳ７０５の処理に戻り、クラスタ領域８５を再設定する。そして、全てのクラスタ領域８５において総電流量が最大許容電流量以下になるまで、ステップＳ７０５、Ｓ７０６、Ｓ７０７を繰り返す。
セグメント領域Ｈからなるクラスタ領域８５の電流量が、関連する電源パッド８４の最大許容電流量を超えており、セグメント領域Ｌからなるクラスタ領域８５の電流量が、関連する電源パッド８４の最大許容電流量に対して十分に小さい場合であれば、クラスタ領域８５は、図７９に示されるように再構成され得る。
他方、全てのクラスタ領域８５において総電流量が最大許容電流量以下である場合（Ｓ７０７でＹＥＳ）には、ステップＳ７０８において、一つのセグメント領域８６の電源配線が別のセグメント領域８６のものとは分離するように、各セグメント領域８６に対して、基本電源配線および補強電源配線を配線する（図６４の第７実施形態を参照）。
ステップＳ７０９において、各セグメント領域８６毎にＩＲドロップ解析を行う。ステップＳ７１０において、各セグメント領域８６における仮のＩＲドロップの最大値とその位置（仮のＩＲドロップピーク位置Ｐ）を記憶する。
ステップＳ７１１において、図７６に示されるように、記憶した仮のＩＲドロップピーク位置Ｐと、このピーク位置Ｐの属するクラスタ領域８５と関連付けされた電源パッド８４とを電源幹線８７によって仮接続する。図７６には、クラスタ領域Ｈのみについて、電源幹線８７の仮配線の態様を示す。
ステップＳ７１２において、仮配線した電源幹線８７の配線経路を他の電源幹線８７の配線経路と共通化（統合）させることを含む再構成を行う。
具体的には、まず、各セグメント領域８６の位置に応じて同セグメント領域８６をグループ化する。グループ化は、各クラスタ領域７５毎に行われる。例えば、図７６に示すように、クラスタ領域Ｈでは、３つのセグメント領域８６からなるグループＧ１１と、２つのセグメント領域８６からなるグループＧ１２と、１つのセグメント領域８６からなるグループＧ１３とがグループ化される。
次に、図７７に示すように、仮配線した各電源幹線８７に節ｆを設定する。グループＧ毎に、一つの電源幹線８７の節ｆと他の電源幹線８７の節ｆとを統合する。最終的に、電源パッド８４の近傍において、一つのグループＧに関連する電源幹線８７が一つになるように、節ｆを統合する。その後、図７８に示すように、電源幹線８７の配線経路を最終調整する。
ステップＳ７１３において、電源幹線８７の電流密度が許容電流密度以下となるように、電源幹線８７の配線幅の調整を行う。具体的には、電源幹線８７の先端部分から電源パッド８４に向かって、電源幹線８７の各分岐部分の配線幅が段階的に大きくなるように調整する。
ステップＳ７１４において、各セグメント領域８６毎にＩＲドロップ解析を行い、ＩＲドロップマップを作成する。ステップＳ７１５において、ＩＲドロップ条件を満たしているか否かを各セグメント領域８６毎に判定する。上限を超えるＩＲドロップが発生している場合には、この上限を超えるＩＲドロップが発生しているセグメント領域８６に仮配線されている電源幹線８７のみを対象として、その配線幅の調整を行う。
ステップＳ７１６において、各セグメント領域８６毎に、再度、ＩＲドロップ解析を行う。上限を超えるＩＲドロップが発生している場合には、この上限を超えるＩＲドロップが発生しているセグメント領域（例えば図８０（ａ）のセグメント領域８６ａ）を処理対象として選択する（Ｓ７１６ａ）。その処理対象についてステップＳ７０３以降の処理を再帰的に繰り返す。
この繰り返し中には、セグメント領域８６ａを回路部全体と見なし、また、セグメント領域８６ａに達する電源幹線８７ａを電源パッドと見なしてステップＳ７０３以降の処理を実行する。これにより、セグメント領域８６ａは、さらに細かい複数のサブセグメント領域８６ａ１に分割される。図８０（ａ）の例では、複数のサブセグメント領域８６ａ１により一つのサブクラスタ領域８５ａ１が構成されており、サブクラスタ領域８５ａ１はクラスタ領域Ｈと関連付けられている。そして、電源幹線８７ａは、ステップＳ７１７での先端部分（仮の先端部分）からさらに分岐されて、各サブセグメント領域８６ａ１まで延伸される。
こうした繰り返しの処理は、ステップＳ７１７において、全てのセグメント領域８６においてＩＲドロップ条件を満たしていると判断されるまで実行される。電源幹線８７の仮の先端部分にて順次分岐が繰り返されることにより、ツリー構造を有する電源幹線８７が配線される。
尚、ステップＳ７１６ａでは、上限を超えるＩＲドロップが発生しているセグメント領域のみを処理対象に選択してもよく、当該セグメント領域及び別のセグメント領域を処理対象に選択してもよい。別のセグメント領域としては、上限を超えるＩＲドロップが発生しているセグメント領域の近傍あるいは隣接のセグメント領域または別のクラスタ領域内のセグメント領域である。
ＩＲドロップ条件を満たすことができないと予想される場合、一部のサブセグメント領域を他のクラスタ領域に組み入れるようにして、クラスタ領域を再編してもよい。例えば、図８０（ｂ）に示す例では、複数のサブセグメント領域８６ａ１から複数のサブクラスタ領域８５ａ１，８５ａ２が構成されており、サブクラスタ領域８５ａ１はクラスタ領域Ｈと関連付けられ、サブクラスタ領域８５ａ２はクラスタ領域Ｌと関連付けられている。
第７の実施形態によれば、第４〜６の実施形態の前記（８）、（９）、（１２）〜（１４）の効果と同様の効果に加え、以下の効果が得られる。
（１６）論理回路部８１上のＩＲドロップが十分緩和されるまで、ステップＳ７０３以降の各ステップを再帰的に繰り返して実行することとした。このため、、論理回路部８１上のＩＲドロップを緩和するのに必要な長さを有する、ツリー構造の電源幹線８７を配線することができる。
また、電源幹線８７が、論理回路部８１において電源の供給が必要とされる箇所に対し、必要に応じて配線される。このため、論理回路部８１の一部分において過剰な電力供給が行われることが防止され、効率のよい電力供給を実現することができる。
尚、第７実施形態において、図７１，７２のように、複数の電源パッドを相互に接続して一つのクラスタ領域に対する給電部として割り当ててもよい。また、一つの電源パッドを複数のクラスタ領域に対する給電部として割り当ててもよい。
第７の実施形態では、各セグメント及び各クラスタは電源分離されていても電源分離されていなくてもよい。
次に、本発明の第８の実施形態にかかる半導体集積回路装置及びその電源配線方法について説明する。図８１は、この実施形態にかかるＬＳＩの電源配線を示す平面図である。
図８１に示されるように、ＬＳＩ９０は、論理回路部９１の外周に配置された複数（ここでは４つ）の電源パッド９４を有する。論理回路部９１には、基本電源配線および補強電源配線（図示略）が所定の態様にて配線されている。そして、電源幹線９７が、電源パッド９４から論理回路部９１の内部側へ向かって配線されている。図８１において、電源幹線９７の途中、および各先端部分に示されるひし形の図形は、電源幹線９７による論理回路部９１への電源供給点である。
論理回路部９１は、複数の分割領域（４つのクラスタ領域９５（９５Ｐ〜９５Ｓ））を備えている。この例では、クラスタ領域９５は、各クラスタ領域９５の消費電力量が実質的に論理回路部９１の総消費電力量の４分の１になるように区画されている。各クラスタ領域９５は、１つの電源パッド９４と関連付けられ、基本的にはこの関連づけられた電源パッドのみから電源の供給を受ける。
論理回路部９１において、各クラスタ領域９５は１つまたは複数のセグメント領域９６を備えている。各セグメント領域９６と、そのクラスタ領域９５に対応する電源パッド９４とを接続する電源幹線９７が配線されている。各電源幹線９４によって各セグメント領域９６に電源が供給される。
電源幹線９７は、電源パッド９４から段階的に分岐して配線されたツリー構造を有する。電源幹線９７の各先端部分が基本電源配線または補強電源配線と接続されている。尚、電源幹線９７の各先端部分は、基本電源配線または補強電源配線以外に、論理セル、メモリーセルまたはマクロセル等の回路素子の電源端子に直接接続してもよい。
第８の実施形態では、電源幹線９７に、その経路を開閉する単純型のスイッチ素子９８が設けられている。スイッチ素子９８により、各セグメント領域９６に対する電源の供給を選択的に切替えることが可能となり、半導体集積回路装置の電源制御の自由度と効率が向上する。
図８１に示すように、スイッチ素子９８は、電源パッド９４による各セグメント領域９６への電力供給を制御し得る態様にて配置される。例えば、以下の態様が可能である。
（ｉ）クラスタ領域９５Ｐのセグメント領域９６に向けて延伸される電源幹線９７では、スイッチ素子９８は、電源パッド９４から各セグメント領域９６への電源供給経路の共通経路上に配置される。
（ｉｉ）クラスタ領域９５Ｑのセグメント領域９６に向けて延伸される電源幹線９７では、スイッチ素子９８は、電源幹線９７の互いに並列配置される各先端部分に配置される。
（ｉｉｉ）クラスタ領域９５Ｒのセグメント領域９６に向けて延伸される電源幹線９７のように、隣接したセグメント領域９６に対して直列に配線される電源幹線９７では、スイッチ素子９８は、各セグメント領域９６毎に対応して配置される。
クラスタ領域９５Ｓにて示すように、（ｉ）、（ｉｉ）、（ｉｉｉ）を組み合わせてスイッチ素子９８を配置することもできる。スイッチ素子９８は、大容量のスイッチング素子（例えば、パワートランジスタやパワーＭＯＳＦＥＴなど）から構成されることが望ましい。
次に、図８３および図８４を参照して、第８の実施形態にかかるＬＳＩ９０の電源配線方法すなわち配線設計処理の一例について説明する。この処理は、コンピュータ等の情報処理装置によって実行される。
まず、ステップＳ８０１において、電圧降下値（ＩＲドロップ値）の上限およびエレクトロマイグレーションの制約を充足する許容電流密度を設定する。ステップＳ８０２において、各電源パッド９４の最大許容電流量を設定する。ステップＳ８０３において、論理回路部９１を区画（分割）する際の区画単位（最小ブロックＵ（図８参照））を設定する。区画単位は例えば最小消費電力単位である。
ステップＳ８０４において、論理回路部９１を分割し、セグメント領域９６を設定する。ステップＳ８０５において、１つまたは複数のセグメント領域９６をグループ化し、クラスタ領域９５を設定する。セグメント領域９６およびクラスタ領域９５の具体的な設定処理については、第６の実施形態の説明した。
ステップＳ８０６において、電力解析により各クラスタ領域９５の総電流量を算出する。ステップＳ８０７において、各クラスタ領域９５の総電流量が対応する電源パッド９４の最大許容電流量を超えるか否かを判断する。上記総電流量が上記最大許容電流量を超えている場合には、ステップＳ８０５の処理に戻り、クラスタ領域９５を再設定する。
他方、上記総電流量が上記最大許容電流量以下である場合には、ステップＳ８０８において、一つのセグメント領域９６の基本電源配線および補強電源配線が別のセグメント領域９６のものとは分離するように、各セグメント領域９６に対して、基本電源配線および補強電源配線を配線する。
ステップＳ８０９において、各セグメント領域９６毎にＩＲドロップ解析を行う。ステップＳ８１０において、各セグメント領域９６における仮のＩＲドロップの最大値とその位置（仮のＩＲドロップのピーク位置Ｐ）を記憶する。
ステップＳ８１１において、記憶した仮のＩＲドロップのピーク位置Ｐと、このピーク位置Ｐの属するクラスタ領域９５が関連付けされた電源パッド９４とを電源幹線９７によって仮接続する。
ステップＳ８１２において、クラスタ領域９５毎にセグメント領域９６のグループ分けを行う。セグメント領域９６のグループ分けは、論理回路部９１の電力制御を行う上で好ましい態様、例えば、互いに共通した動作頻度を有するセグメント領域９６がグループ化される。そして、ステップＳ８１２においてはさらに、セグメント領域９６のグループ分け後、上記仮配線した電源幹線９７の配線経路の統合を行ってツリー構造の電源幹線９７を形成することにより、論理回路部９１上のＩＲドロップが十分に緩和される。
ステップＳ８１３において、電源幹線９７にスイッチ素子９８を仮配置する。スイッチ素子９８の配置態様は任意であるが、例えば、上述の（ｉ）、または（ｉｉ）、または（ｉｉｉ）の配置態様を採用することができる。スイッチ素子９８を仮配置する場合、スイッチ素子９８の搭載スペースと、論理回路部９１に搭載予定の論理素子の搭載スペースとが競合することがある。
そこで、ステップＳ８１４において、ＬＳＩ９０のレイアウトを必要に応じて再配置し、スイッチ素子９８の搭載スペースとの競合の回避された最終的なＬＳＩ９０のレイアウトを決定する。ステップＳ８１５において、電源幹線９７の配線経路を決定し、同電源幹線９７の再構成を行う。
ステップＳ８１６において、各電源幹線９７の電流密度が上記許容電流密度以下となるように、各電源幹線９７の配線幅の調整を行う。ステップＳ８１７において、各セグメント領域９６毎にＩＲドロップ解析を行い、ＩＲドロップマップを作成する。ステップＳ８１８において、ＩＲドロップ条件を満たしているか否かを各セグメント領域９６毎に判定する。上限を超えるＩＲドロップが発生している場合には、上限を超えるＩＲドロップが発生しているセグメント領域９６に仮配線されている電源幹線９７のみを対象として、その配線幅の再調整を行う。
ステップＳ８１９において、各セグメント領域９６毎に、ＩＲドロップ解析を再度行う。ステップＳ８１９の処理後においても、上限を超えるＩＲドロップが発生している場合には、この上限を超えるＩＲドロップが発生しているセグメント領域９６のみを対象として、ステップＳ８１０〜ステップＳ８１８の処理を繰り返し実行する。
第８の実施形態によれば、第４〜第６の実施形態の前記（８）、（９）、（１２）〜（１５）の効果と同様の効果に加え、以下の効果が得られる。
（１７）電源幹線９７にスイッチ素子９８を設けたため、セグメント領域９６に対する電源の供給と停止とをスイッチ素子９８の開閉操作によって切替えることが可能となる。従って、半導体集積回路装置のＩＲドロップを効率的に低減することができ、そのような半導体集積回路装置を高い自由度で設計することができる。また、基本電源配線に電力が供給される前の段階にて、論理回路部９１に対する電力供給態様を制御することができるため、論理回路部９１における漏れ電流が低減され、半導体集積回路装置の消費電力が低減される。
第８の実施形態において、各セグメント及び各クラスタは電源分離されていても電源分離されていなくてもよい。
次に、第８の実施形態の変形例について説明する。
図８２に示す単純型のスイッチ素子９８に代えて、図８５に示すスイッチ素子１９８を採用することもできる。このスイッチ素子１９８は、２つの電源パッドにそれぞれ接続された２つの電源幹線１９７ａ、１９７ｂと、論理回路部へと延伸される電源幹線１９７との間に設けられたマルチプレクサ型のスイッチング素子である。スイッチ素子１９８は２つの電源幹線１９７ａ、１９７ｂのいずれかを選択する。選択された電源幹線に接続された電源パッドの電源が電源幹線１９７を介して論理回路部へ供給される。
２つの電源幹線１９７ａ、１９７ｂに接続された２つの電源パッドの電源電位を互いに異なる場合、スイッチ素子１９８の切替えにより、論理回路部に対する高電位及び低電位による電源の供給を選択することが可能となる。例えば、論理回路部上の特定の領域に高電位電源を供給して高速動作モードで動作させ、低電位電源を供給して低速動作モードで動作させることができる。従って、動作モードの選択可能な半導体集積回路装置の電源配線を高い自由度で設計することができる。
図８６は、図８５に示したスイッチ素子１９８を採用したＬＳＩの電源配線の平面図である。
このＬＳＩ１９０では、論理回路部１９１は４つのクラスタ領域１９５（１９５Ｐ〜１９５Ｓ）を有する。４つのクラスタ領域１９５の外周には、５つの電源パッド１９４が配置されている。クラスタ領域１９５Ｐは２つの電源パッド１９４ａ、１９４ｂと関連付けられている。電源パッド１９４ａの電源電位は、電源パッド１９４ｂのものより高電位である。電源パッド１９４ａ、１９４ｂとクラスタ領域１９５Ｐとの間にマルチプレクサ型のスイッチ素子１９８が配置されている。スイッチ素子１９８は、２つの電源パッド１９４ａ、１９４ｂにそれぞれ接続された２つの電源幹線１９７ａ，１９７ｂの一つを選択する。スイッチ素子１９８の切り替え操作により、クラスタ領域１９５Ｐを構成する各セグメント領域１９６に対して、高電位電源または低電位電源を選択的に供給することが可能となる。
この変形例によれば、第４〜第６の実施形態の前記（８）、（９）、（１２）〜（１５）の効果と同様の効果に加え、以下の効果が得られる。
（１８）２つの電源パッド１９４ａ、１９４ｂとクラスタ領域１９５Ｐとを結ぶ電源幹線１９７の経路の途中に、２つの電源パッド１９４ａ、１９４ｂから各々延伸される電源幹線１９７ａ、１９７ｂの統合を図るかたちでマルチプレクサ型のスイッチ素子１９８を配置することとした。このため、当該半導体集積回路装置として、ＩＲドロップの低減を考慮したより自由度の高い電源供給が実現される。
各実施形態を以下のように変更してもよい。
・第２の実施形態においては、各変形例（第１〜第４変形例）にて説明した電源配線の配線手順を適宜組み合わせて、電源配線の配線処理を行うことができる。例えば、第１および第２変形例の配線手順を組み合わせた場合には、第１変形例の配線処理を基準として、第１変形例にて示した補強電源配線の配線位置の補正処理（ステップＳ２０７〜ステップＳ２１３）を、第２変形例にて示した補正処理（ステップＳ２１３ａ１〜ステップＳ２１３ａ８）に代えて、同配線処理を行う。これと同様に、第１および第３変形例の配線手順を組み合わせることもできる。
また、第１および第２変形例、又は第１および第３変形例の配線手順を組み合わせた各配線処理に対し、第４変形例の配線手順をさらに組み合わせることもできる。この場合には、電源配線の最終的な配線処理として、部分補強配線４３５を追加して配線する処理（ステップＳ２１３ｃ１〜ステップＳ２１３ｃ４）を行う。
・第２の実施形態の第３変形例では、最終的に、補強電源配線３３１が直線状となるように同電源配線３３１を再配線してもよい。この場合には、上限を超えるＩＲドロップが生じないように補強電源配線３３１を再配線する。
・第２〜第８の実施形態では、補強電源配線あるいは電源幹線の幅を変更する処理を行うにあたって、第１の実施形態にて示した処理（補強電源配線を所定の分割単位にて長手方向に分割し、配線区画毎にＩＲドロップと過剰な電流密度との少なくとも一方を緩和する配線幅を設定する処理）を行うこともできる。
・第３の実施形態においては、部分補強配線４３５を追加する処理を行うこともできる。
・第４及び第５の実施形態では、複数の主電力ピースＭＰ間に重複領域が発生した場合、各主電源幹線が接続された電源パッドから当該重複領域までの距離が近い方の主電力ピースＭＰについては区画調整を行わず、電源パッドから当該重複領域までの距離が遠い方の主電力ピースＭＰについてのみ区画調整を行った（図４９参照）。しかし、これに限らず、重複する主電力ピースＭＰ双方について区画調整を行ってもよい。
・第４および第５の実施形態では、電力ピースが他の領域と電気的に遮断され、かつ、その外周には等電位の電源が設置されていると仮定した上で、電力ピースでのＩＲドロップ解析が行われる。その代わりに、ＩＲドロップ解析を行うにあたって、互いに異なる電位を有する複数の電源が電力ピースの外周に設置されていると仮定してもよい。例えば、電源変動に弱いセル近傍の外周部に低電位の電源が設置されていると仮定し、ＩＲドロップ解析を行ってもよい。この解析結果に基づいて補強電源配線を配線することで、電源変動の弱いセルに対して重点的に補強電源配線を配線することができる。
・第４〜第８の実施形態において、電源幹線（５７、６７、７７、８７、９７、１９７）の少なくとも１つを、図８８に示すように、ストライプ状に分割された複数の並列配線から形成された電源幹線２０７とし、この電源幹線２０７が基本電源配線２０２、補強電源配線２０３と接続されるようにしてもよい。また、このような電源幹線としては、電源幹線２０７に限らず、図８９（ａ）〜（ｄ）に示される電源幹線２０７ａ〜２０７ｄとすることもできる。なお、この図８８、図８９において、基本電源配線２０２、補強電源配線２０３、電源幹線２０７、２０７ａ〜２０７ｄは、第４〜第８の実施形態における基本電源配線（５８、６８、７２）、補強電源配線（５１、６１、７３）、電源幹線（５７、６７、７７、８７、９７、１９７）に各々相当する。また、図８８、図８９において、各電源配線の途中、および各先端部分に示される四角の図形は、ビアホールなどの所定の接続孔であり、各電源配線の電気的な接続ポイントを示している。
・第４〜第８の実施形態では、各セグメントに対して、電力量などの規定値を個別に設定できる。また、クラスタについても電力量などの規定値を個別に設定できる。例えば、電源パッドとの距離に応じてクラスタ領域またはセグメント領域の規定値に重み付けを行ってもよい。この場合、電源パッドから近いクラスタまたはセグメントほど、規定の値が大きくなるように重み付けを行うことができるので、短い電源幹線ほど、多くの電力供給を行うことができ、効率的である。
・第５〜第８の実施形態では、第１の実施形態にて示した電源リングを設け、この電源リングと電源幹線とを電気的に接続してもよい。
・第５〜第８の実施形態では、各クラスタ領域、セグメント領域毎に電源リングを設けることもできる。
・第５〜第８の実施形態では、電源パッドの個数と等しい数のクラスタ領域を設定したが、電源パッドの個数とは異なる数のクラスタ領域を設定してもよい。この場合、電源パッドとクラスタ領域との関連付けは、例えば、電源パッドおよび電源供給点間の距離や、クラスタ領域において消費する電力量などに基づいて行われる。
・第５〜第８の実施形態では、電源メッシュ（補強電源配線）はオープンとなっており、先端間を接続する電源配線は設けられていないが、電源メッシュの先端間を接続して、電源メッシュを環状（クローズ）にしてもよい。
・第６〜第８の実施形態において、段階的に分岐したツリー構造を有する電源幹線の代わりに、図８７に示すように、こうした電源幹線１０７を、基本電源配線１０２および補強電源配線１０３が全領域に分離されることなく配線された論理回路部１０１に配線することもできる。なお、図８７において、基本電源配線１０２、補強電源配線１０３、電源幹線１０７は、第６〜第８の実施形態における基本電源配線（７２）、補強電源配線（７３）、電源幹線（７７、８７、９７、１９７）にそれぞれ相当する。
・第６〜第８の実施形態では、第１〜第３の実施形態にて示した配線態様にて補強電源配線を配線した後、回路部上に電源幹線を配線してもよい。
・第８の実施形態のスイッチ素子９８を、多段で配置してもよい。例えば図９０に示すように、電源パッド９４と２つのセグメント領域９６との間で並列に配置された２つのスイッチ素子９８と、電源パッド９４と２つのセグメント領域９６との間で直列に配置されたスイッチ素子９８とによって電源スイッチを構成してもよい。
・各実施形態において、各電源配線をＸ方向及びＹ方向以外の所定の方向に配線してもよい。
・各実施形態において、電源パッドの位置は論理回路部の外周に限られず、チップの任意の位置に配置することができる。
・各実施形態において、図８８および図８９（ａ）〜（ｄ）に示される電源幹線２０７、２０７ａ〜２０７ｄの配線態様を採用して、補強電源配線を配線することもできる。
・各実施形態では、縦補強電源配線及び横補強電源配線の両方を配線したが、縦補強電源配線及び横補強電源配線の一方を配線してもよい。
・各実施形態において、ＩＲドロップマップを作成する際に算出する各セルの電流量は、平均値、最大値又は中央値等の代表値であってもよい。
・各実施形態において、ＩＲドロップ解析は、基本電源配線が配線接続されていると仮定した仮電源配線（シミュレーションモデル）に対して行なわれるが、基本電源配線が実際に配線接続されている実体電源配線に対して行ってもよい。
・各実施形態において、ＩＲドロップ解析は、ＥＭ解析（電流密度算出）とセットであるいは並行して行なわれる。従って、ＩＲドロップ解析によって電源配線を構成する場合、ＥＭ解析によって得られた電流密度に基づいて、電源配線の幅を調整することができる。
・各実施形態において、接地電位となる電源配線、あるいは電位ＶＳＳとなる電源配線、及び他の電源配線についても、第１〜第５の実施形態において示した補強電源配線、あるいは第４〜第８の実施形態において示した電源幹線と同じ態様で配線することができる。
・各実施形態において、電源配線の幅の調整は、ストライプ状の並列配線の本数を増加または減少させることを含む。
・各実施形態において、給電部は電源パッドに限られない。例えば図示しない電源回路に設けられた電源出力端子や内部電源供給回路等の電源供給起点であってもよい。
・本発明は記憶回路やアナログ回路のような論理回路部以外の回路に対する電源供給に適用することもできる。
Claims (29)
- 回路部と、前記回路部に電源を供給する第１電源配線と、前記第１電源配線と電気的に接続された第２電源配線とを備えた半導体集積回路装置であって、
各第２電源配線の配線幅と、前記第２電源配線の配線間隔とのうちの少なくとも一つは、前記第２電源配線における電圧降下を緩和するように設定されていることを特徴とする半導体集積回路装置。 - 回路部と、前記回路部に電源を供給する第１電源配線と、前記第１電源配線と電気的に接続された第２電源配線とを備えた半導体集積回路装置であって、
各第２電源配線の配線幅は、前記第２電源配線における電圧降下を緩和するように設定されていることを特徴とする半導体集積回路装置。 - 回路部と、前記回路部に電源を供給する第１電源配線と、前記第１電源配線と電気的に接続された第２電源配線とを備えた半導体集積回路装置であって、
前記第２電源配線の配線間隔は、前記第２電源配線における電圧降下を緩和するように設定されていることを特徴とする半導体集積回路装置。 - 回路部と、前記回路部に電源を供給する第１電源配線とを備えた半導体集積回路装置であって、
前記回路部上に複数の行領域又は列領域を区画するように前記第１電源配線と電気的に接続された複数の第２電源配線を備え、前記複数の第２電源配線の間隔は不均一である半導体集積回路装置。 - 前記第２電源配線は、複数の場所において異なる幅を有していることを特徴とする請求項１乃至４のいずれか一項に記載の半導体集積回路装置。
- 給電部から前記回路部の内方に延伸され、前記第２電源配線に電源を供給する電源幹線をさらに備えることを特徴とする請求項１〜請求項５のいずれか一項に記載の半導体集積回路装置。
- 前記電源幹線は複数の電源幹線のうちの一つであり、前記複数の電源幹線の先端は実質的に等しい電圧降下値を有するように構成されていることを特徴とする請求項６に記載の半導体集積回路装置。
- 前記回路部は、前記第１電源配線および前記第２電源配線が配置されている複数の分割領域からなり、各分割領域は、互いに電気的に分離されている複数のセグメント領域からなり、前記電源幹線は一つの基端部と、前記複数のセグメント領域にそれぞれ対応付けられた複数の先端部とを有することを特徴とする請求項６又は７に記載の半導体集積回路装置。
- 前記回路部は、前記第１電源配線および前記第２電源配線が配置されている複数の分割領域からなり、各分割領域に配置されている第１電源配線および第２電源配線は他の分割領域から電気的に分離されており、前記電源幹線は一つの基端部と、前記複数の分割領域の少なくとも一つに対応付けられた少なくとも一つの先端部とを有することを特徴とする請求項６又は７に記載の半導体集積回路装置。
- 前記第２電源配線は、ストライプ状に分割された複数の並列配線を含むことを特徴とする請求項１〜９のいずれか一項に記載の半導体集積回路装置。
- 前記第２電源配線は、前記回路部上に複数の行領域又は列領域を区画する複数の第２電源配線の一つであり、前記複数の第２電源配線の間隔は不均一である請求項１乃至３のいずれか一項に記載の半導体集積回路装置。
- 前記第２電源配線は複数の第２電源配線の一つであり、前記複数の第２電源配線のいくつかは、前記回路部上に矩形以外の多角形状を有する領域を区画する線分を含む請求項１に記載の半導体集積回路装置。
- 前記第２電源配線は複数の第２電源配線の一つであり、
隣接する２つの第２電源配線を接続する部分補強配線を更に備える請求項１に記載の半導体集積回路装置。 - 回路部と、
前記回路部に電源を供給する第１電源配線と、
給電部に接続された基端と、前記第１電源配線に接続された複数の先端とを有し、かつ、前記給電部と前記第１電源配線との間で段階的に分岐されたツリー構造を有する電源幹線と
を備えることを特徴とする半導体集積回路装置。 - 前記電源幹線は複数の場所において異なる幅を有していることを特徴とする請求項１４に記載の半導体集積回路装置。
- 前記電源幹線に設けられ、当該電源幹線からの電源供給を制御するスイッチング素子を更に備えることを特徴とする請求項９、１４及び１５のいずれか一項に記載の半導体集積回路装置。
- 前記電源幹線は、ストライプ状に分割された複数の並列配線を含む請求項６〜１０及び１４〜１６のいずれか一項に記載の半導体集積回路装置。
- 前記第１電源配線は複数の第１電源配線の一つであり、前記第２電源配線は複数の第２電源配線の一つである請求項１又は１４に記載の半導体集積回路装置。
- 回路部と、前記回路部に電源を供給する第１電源配線とを有する半導体集積回路装置の電源配線方法であって、
前記第１電源配線と電気的に接続するように第２電源配線を設けるステップと
前記第２電源配線における電圧降下を緩和するように、前記第２電源配線の配線幅及び前記第２電源配線の配線間隔のうち少なくとも一つを設定するステップとを備えることを特徴とする半導体集積回路装置の電源配線方法。 - 前記設定するステップは、
前記第２電源配線の長手方向に少なくとも一つの配線部分に区分けし、
各配線部分毎に仮の電圧降下及び仮の電流密度の少なくとも一方を算出し、
算出された値に応じて各配線部分の幅を設定することを含む請求項１９に記載の電源配線方法。 - 前記第２電源配線は複数の第２電源配線の一つであり、前記設定するステップは、
前記回路部上に複数の領域が区画されるように、前記複数の第２電源配線を仮に配線し
各ブロックの電圧降下値を算出し、
前記複数の領域内の複数のブロックの電圧降下値の合計が互いに実質的に等しくなるように、前記複数の第２電源配線の間隔を設定することを含む請求項１９又は２０に記載の電源配線方法。 - 前記第２電源配線は前記回路部上に複数の矩形領域を区画する複数の第２電源配線の一つであり、前記設定するステップは、
各矩形領域の電圧降下値を算出し、
前記複数の矩形領域の電圧降下値が許容範囲を満たすように、前記許容値を外れた電圧降下値を有している矩形領域を区画している第２電源配線の線分を移動させることを含む請求項１９又は２０に記載の電源配線方法。 - 前記第２電源配線は前記回路部上に複数の矩形領域を区画する複数の第２電源配線の一つであり、前記設定するステップは、
各矩形領域の電圧降下値を算出し、
許容範囲を超えている電圧降下値を有している矩形領域がある場合、当該矩形領域に関連する２つの第２電源配線を接続して当該矩形領域を２分割するように部分補強配線を追加することを含む請求項１９乃至２１のいずれか一項に記載の電源配線方法。 - 前記第２電源配線は複数の第２電源配線の一つであり、前記設定するステップは、
前記回路部上に複数の領域が区画されるように、前記複数の第２電源配線を前記回路部上に仮配線し、
各領域を、各々が所定の最小サイズを有する複数のブロックに分割し、
各ブロックの電圧降下値を算出し、
前記複数の領域において電圧降下値の代表値を算出し、
隣接する領域におけるブロックの電圧降下値の代表値を比較し、
前記隣接する領域における前記電圧降下値の代表値が実質的に等しくなるように、前記複数の第２電源配線を再度仮配線し、
前記再度の仮配線後の前記回路部の電圧降下の分布を求め、
前記回路部上に所定の上限を超える電圧降下が生じているか否かを判定し、
前記上限を超える電圧降下が生じている場合には、該電圧降下が前記上限以下となるまで、前記電圧降下値の算出、前記電圧降下値の代表値の比較、及び前記複数の第２電源配線の再度の仮配線を繰り返すことを含む請求項１９又は２０に記載の電源配線方法。 - 前記第２電源配線は複数の第２電源配線の一つであり、前記設定するステップは、
前記回路部の電圧降下分布を求めて、電圧降下のピークが生じる仮の電圧降下ピーク位置を記憶し、
前記複数の第２電源配線の少なくとも一つが前記仮の電圧降下ピーク位置を通るように前記複数の第２電源配線を仮配線し、
前記仮の電圧降下ピーク位置における電圧降下値が所定の上限以下になるまで、前記仮の電圧降下ピーク位置を通る第２電源配線の幅を拡大し、
前記複数の第２電源配線を仮配線した状態における前記回路部の電圧降下分布を求めて、前記回路部上に前記上限を超える電圧降下が発生しているか否かを判定し、
前記上限を超える電圧降下が発生している場合には、同上限を超える電圧降下が回避されるまで、前記仮の電圧降下ピーク位置の記憶、前記複数の第２電源配線の仮配線、前記第２電源配線の幅の拡大、及び前記電圧降下の判定を繰り返すことを含む請求項１９又は２０に記載の電源配線方法。 - 前記回路部上に仮の第２電源配線を設けるステップと、
前記仮の第２電源配線を設けた状態にて、前記回路部上の仮の電圧降下分布を求め、仮の電圧降下ピーク位置を記憶するステップと、
その中に前記仮の電圧降下ピーク位置を含みかつその消費電力量が規定の値と実質的に等しくなるように主電力ピースを前記回路部に設定するステップと、
前記主電力ピースが前記回路部における前記主電力ピースを除く他の領域と電気的に分離されていると仮定して、前記主電力ピース内の仮の電圧降下分布を求め、該主電力ピース内の仮の電圧降下ピーク位置を記憶するステップと、
給電部と、前記主電力ピース内の仮の電圧降下ピーク位置近傍とを接続するように電源幹線を設けるステップとを備えたことを特徴とする請求項１９乃至２５のいずれか一項に記載の半導体集積回路装置の電源配線方法。 - 前記回路部上に仮の第２電源配線を設けるステップと、
前記仮の第２電源配線を設けた状態にて、前記回路部上の仮の電圧降下分布を求め、仮の電圧降下ピーク位置を記憶するステップと、
その中に前記仮の電圧降下ピーク位置が含まれかつその消費電力量が規定の値と実質的に等しい主電力ピースを前記回路部に設定するステップと、
前記主電力ピースが前記回路部における前記主電力ピースを除く他の領域と電気的に分離されていると仮定して、前記主電力ピース内の仮の電圧降下分布を求め、該主電力ピース内の仮の電圧降下ピーク位置を記憶するステップと、
給電部と、前記主電力ピース内の仮の電圧降下ピーク位置近傍とを接続するように主電源幹線を配線するステップと、
前記主電源幹線の配線された状態にて、回路部上の仮の電圧降下分布を求め、前記他の領域の仮の電圧降下ピーク位置を記憶するステップと、
前記給電部と、前記他の領域の仮の電圧降下ピーク位置近傍とを接続するように副電源幹線を配線するステップとを備えたことを特徴とする請求項１９乃至２５のいずれか一項に記載の半導体集積回路装置の電源配線方法。 - 前記主電力ピースは複数の主電力ピースのうちの一つであり、一つの主電力ピースが他の少なくとも一つの主電力ピースと部分的に重複した場合には、重複領域を解消するように、重複している主電力ピースのうち、関連する給電部から前記重複領域までの距離が遠い主電力ピースから前記重複領域を含む部分を削除し、その削除された部分を、他の主電力ピースと重複しない位置に移動させて、主電力ピースを再設定するステップを更に備えることを特徴とする請求項２６又は２７に記載の半導体集積回路装置の電源配線方法。
- 回路部と、複数の給電部とを有する半導体集積回路装置の電源配線方法において、
前記回路部を、各々が少なくとも一つのセグメント領域からなる複数のクラスタ領域に区分けするステップと、
前記複数のクラスタ領域を前記複数の給電部と関連付けて、各クラスタ領域のセグメント領域と、関連する各給電部とを複数の電源幹線によって仮接続するステップと、
各給電部に仮接続された前記複数の電源幹線を、関連する給電部に接続された一つの基端部と、関連するクラスタ領域の複数のセグメント領域に接続された複数の先端とを有する一つのツリー状電源幹線に統合するステップとを備える半導体集積回路装置の電源配線方法。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003050042 | 2003-02-26 | ||
| JP2003050042 | 2003-02-26 | ||
| JP2003336427 | 2003-09-26 | ||
| JP2003336427 | 2003-09-26 | ||
| PCT/JP2004/002278 WO2004077556A1 (ja) | 2003-02-26 | 2004-02-26 | 半導体集積回路装置及びその電源配線方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2004077556A1 true JPWO2004077556A1 (ja) | 2006-06-08 |
Family
ID=32929648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005502926A Withdrawn JPWO2004077556A1 (ja) | 2003-02-26 | 2004-02-26 | 半導体集積回路装置及びその電源配線方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20060239102A1 (ja) |
| JP (1) | JPWO2004077556A1 (ja) |
| WO (1) | WO2004077556A1 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6642136B1 (en) | 2001-09-17 | 2003-11-04 | Megic Corporation | Method of making a low fabrication cost, high performance, high reliability chip scale package |
| US7099293B2 (en) | 2002-05-01 | 2006-08-29 | Stmicroelectronics, Inc. | Buffer-less de-skewing for symbol combination in a CDMA demodulator |
| US20060168551A1 (en) * | 2003-06-30 | 2006-07-27 | Sanyo Electric Co., Ltd. | Integrated circuit having a multi-layer structure and design method thereof |
| US8095903B2 (en) * | 2004-06-01 | 2012-01-10 | Pulsic Limited | Automatically routing nets with variable spacing |
| US7784010B1 (en) * | 2004-06-01 | 2010-08-24 | Pulsic Limited | Automatic routing system with variable width interconnect |
| CN100441071C (zh) * | 2004-09-30 | 2008-12-03 | 华为技术有限公司 | 一种高密球形触点阵列印制电路板走线的方法 |
| US7536658B2 (en) * | 2004-10-29 | 2009-05-19 | Synopsys, Inc. | Power pad synthesizer for an integrated circuit design |
| US7353490B2 (en) * | 2004-10-29 | 2008-04-01 | Synopsys, Inc. | Power network synthesizer for an integrated circuit design |
| US7346869B2 (en) * | 2004-10-29 | 2008-03-18 | Synopsys, Inc. | Power network analyzer for an integrated circuit design |
| US20070033562A1 (en) * | 2005-08-05 | 2007-02-08 | International Business Machines Corporation | Integrated circuit power distribution layout with sliding grids |
| JP2007200042A (ja) * | 2006-01-26 | 2007-08-09 | Fujitsu Ltd | 回路設計方法および回路設計プログラム |
| JP4851216B2 (ja) * | 2006-03-28 | 2012-01-11 | 富士通セミコンダクター株式会社 | 半導体集積回路における試験時の電源供給方法および半導体集積回路用ｃａｄシステム |
| JP2007305727A (ja) * | 2006-05-10 | 2007-11-22 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
| CN101479848B (zh) * | 2006-06-30 | 2011-06-29 | Nxp股份有限公司 | 供电网络 |
| JP5285460B2 (ja) | 2009-02-10 | 2013-09-11 | パナソニック株式会社 | 半導体集積回路の配線構造及びそれを有する半導体装置 |
| JP5325825B2 (ja) * | 2010-03-26 | 2013-10-23 | ルネサスエレクトロニクス株式会社 | 半導体装置の電源配線レイアウト方法及び電源配線レイアウト装置 |
| US8336018B2 (en) | 2010-06-09 | 2012-12-18 | Lsi Corporation | Power grid optimization |
| US9311440B2 (en) * | 2012-05-10 | 2016-04-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | System and method of electromigration avoidance for automatic place-and-route |
| US8914765B2 (en) * | 2013-01-15 | 2014-12-16 | International Business Machines Corporation | Power grid generation through modification of an initial power grid based on power grid analysis |
| US9000822B2 (en) | 2013-04-09 | 2015-04-07 | International Business Machines Corporation | Programmable delay circuit |
| WO2015151215A1 (ja) * | 2014-03-31 | 2015-10-08 | 富士通セミコンダクター株式会社 | 設計支援方法、設計支援プログラム、および半導体集積回路 |
| JP6384210B2 (ja) * | 2014-09-02 | 2018-09-05 | 株式会社ソシオネクスト | 半導体装置 |
| US9628059B2 (en) | 2015-06-18 | 2017-04-18 | International Business Machines Corporation | Fine delay structure with programmable delay ranges |
| KR102374846B1 (ko) | 2015-12-14 | 2022-03-16 | 삼성전자주식회사 | 파워 메쉬 변경 방법 |
| WO2017138235A1 (ja) * | 2016-02-08 | 2017-08-17 | ソニー株式会社 | メモリコントローラ、不揮発性メモリおよびメモリコントローラの制御方法 |
| US10943045B2 (en) | 2018-01-31 | 2021-03-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device including standard-cell-adapted power grid arrangement and method for generating layout diagram of same |
| JP7216231B2 (ja) * | 2018-03-30 | 2023-01-31 | ラピスセミコンダクタ株式会社 | 半導体装置 |
| US10579765B2 (en) * | 2018-07-26 | 2020-03-03 | Ncku Research And Development Foundation | Chip and power planning method |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0547931A (ja) * | 1991-08-20 | 1993-02-26 | Seiko Epson Corp | 半導体装置 |
| JPH05190672A (ja) * | 1992-01-17 | 1993-07-30 | Hitachi Ltd | 半導体装置及びそのレイアウト方式 |
| JPH10107152A (ja) * | 1996-09-30 | 1998-04-24 | Yamaha Corp | 集積回路装置とその電源配線形成法 |
| JPH11176943A (ja) * | 1997-12-16 | 1999-07-02 | Matsushita Electric Ind Co Ltd | 半導体装置およびその設計方法 |
| JP2000114381A (ja) * | 1998-10-02 | 2000-04-21 | Nec Corp | 半導体チップのレイアウト方法および装置 |
-
2004
- 2004-02-26 JP JP2005502926A patent/JPWO2004077556A1/ja not_active Withdrawn
- 2004-02-26 WO PCT/JP2004/002278 patent/WO2004077556A1/ja active Application Filing
- 2004-02-26 US US10/546,960 patent/US20060239102A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004077556A1 (ja) | 2004-09-10 |
| US20060239102A1 (en) | 2006-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPWO2004077556A1 (ja) | 半導体集積回路装置及びその電源配線方法 | |
| JP3509047B2 (ja) | プログラマブル・アレイ相互接続網 | |
| US7185305B1 (en) | Creating a power distribution arrangement with tapered metal wires for a physical design | |
| Wilton et al. | Memory-to-memory connection structures in FPGAs with embedded memory arrays | |
| JP3461443B2 (ja) | 半導体装置、半導体装置の設計方法、記録媒体および半導体装置の設計支援装置 | |
| Lemieux et al. | Using sparse crossbars within LUT | |
| Patel et al. | An architectural exploration of via patterned gate arrays | |
| US7795912B2 (en) | Circuit comprising a matrix of programmable logic cells | |
| JPH05109890A (ja) | 回路配列組込み方法 | |
| JPH0554100A (ja) | クロツク信号の分配方法 | |
| Kafafi et al. | Architectures and algorithms for synthesizable embedded programmable logic cores | |
| US6941540B2 (en) | Design method for gate array integrated circuit | |
| EP0387812A2 (en) | Bipolar integrated circuit having a unit block structure | |
| US6476497B1 (en) | Concentric metal density power routing | |
| WO2005104233A1 (en) | Integrated circuit layout for virtual power supply | |
| Hassett | Automated Layout in ASHLAR: An Approach to the Problems of" General Cell" Layout for VLSI | |
| KR100576987B1 (ko) | 전자 소자 및 전자 장치의 설계 및 제조 방법 | |
| TWI393189B (zh) | 用於電源閘開關配置之設計方法與架構 | |
| JP6328974B2 (ja) | 半導体装置及び半導体装置の設計手法 | |
| Lin et al. | On cell layout-performance relationships in VeSFET-based, high-density regular circuits | |
| Wong et al. | Fast buffer planning and congestion optimization in interconnect-driven floorplanning | |
| JPH113943A (ja) | 半導体装置及び半導体設計手法 | |
| JPH1145979A (ja) | 半導体集積回路装置及び電源配線の敷設方法 | |
| JP4800586B2 (ja) | 半導体集積回路の設計方法 | |
| JP2004015025A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050829 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051221 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090804 |