JPH1145979A - 半導体集積回路装置及び電源配線の敷設方法 - Google Patents

半導体集積回路装置及び電源配線の敷設方法

Info

Publication number
JPH1145979A
JPH1145979A JP35558097A JP35558097A JPH1145979A JP H1145979 A JPH1145979 A JP H1145979A JP 35558097 A JP35558097 A JP 35558097A JP 35558097 A JP35558097 A JP 35558097A JP H1145979 A JPH1145979 A JP H1145979A
Authority
JP
Japan
Prior art keywords
power supply
power
wiring
grid
reinforcing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35558097A
Other languages
English (en)
Inventor
Hiroshi Tanaka
博 田中
Masami Murakata
正美 村方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP35558097A priority Critical patent/JPH1145979A/ja
Publication of JPH1145979A publication Critical patent/JPH1145979A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 配線資源を無駄に圧迫することなく、必要十
分な電源を回路部の全てのセルに供給することが可能な
半導体集積回路装置を提供する。 【解決手段】 所定の回路動作を行う回路部と、前記回
路部上に配設され該回路部へ電源を供給する電源配線
と、前記電源配線に接続された電源パッドとを備えた半
導体集積回路装置において、前記電源配線に接続された
電源パッドとは異なる電源パッドから電源が供給され、
且つ前記電源配線で分割された前記回路部の各領域内部
の電圧降下量が所定値以下に収まるように2分木形状で
前記電源配線に接続された補強電源配線を設けた。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電源配線構造を改
善したASIC等の半導体集積回路装置、及び電源配線
敷設方法に関する。
【0002】
【従来の技術】従来の集積回路の電源配線構造として
は、(1)配線の幅に変化を持たせたもの、(2)主電
源配線を電気的に補強する補強電源配線を設けたもの、
(3)リング状電源配線とその内部に任意形状電源配線
を設けたもの、といった主に3種類が一般的に知られて
いる。
【0003】図14は、特開平2−188943号公報
に開示された上記(1)の電源配線構造の一例を示す図
である。
【0004】同図において、100a〜100fはLS
Iチップの機能ブロックであり、101,102は第1
層電源配線である。また、103は第2層電源配線であ
り、104は電源パッドである。
【0005】この電源配線の敷設方法は、まず、設定さ
れた敷設ルートの電源配線で区切られた機能ブロックの
領域ごとに消費電力を計算し、その消費電力の計算結果
に基づいて電源配線の配線幅を決めている。
【0006】図14に示す例では、第1層電源配線10
1,102により供給される各領域への実効平均電流
が、スルーホール105を介して第2層電源配線103
により電源パッド104から供給されるものとして計算
し、その結果、第2層電源配線103a,103bの配
線幅を他の2倍としている。
【0007】図15は、特開平2−187050号公報
に開示された上記(2)の電源配線構造の一例を示す図
である。
【0008】同図において、201,202は電源配
線、203,204は補強電源配線、及び205は複数
のトランジスタで構成されるベーシックセルである。
【0009】補強電源配線203は、m個のベーシック
セル205毎に列方向に配置され、補強電源配線204
は、n個のベーシックセル205毎に行方向に配置され
ている。そして、この補強電源配線203,204の配
置方法は、該補強電源配線203,204で分割された
領域内の電流密度を最適に制御するように、配線幅や配
線間隔を決定している。
【0010】図16は、特開平4−107845号公報
に開示された上記(3)の電源配線構造の一例を示す図
である。
【0011】同図において、301は機能ブロック、3
02は電流源、303はリング状電源配線、及び304
は電源パッドである。機能ブロック301の内部には、
リング状電源配線303に接続された任意形状電源配線
が敷設されている。電源は、電源パッド304からリン
グ状電源配線303及び機能ブロック301内の電源配
線を介して電流源302へ供給される。
【0012】
【発明が解決しようとする課題】しかしながら、上記従
来の電源配線構造では、次のような問題点があった。
【0013】回路規模が大きくなるに従って消費電力
(電流)も増大するが、このような状況においては、上
述した(1)の配線幅に変化を持たせた構造や、(3)
のリング状電源配線とその内部に任意形状電源配線を設
けた構造のように、通常の電源配線だけで構成されてい
るものでは、電圧降下による電源電圧の変動が誤動作を
引き起こしたり、要求される性能が満たせない原因とな
っている。
【0014】また、(2)の主電源配線を電気的に補強
する補強電源配線を設けた構造では、補強電源配線によ
り電圧降下を緩和することができるが、補強電源配線か
ら目的としない他の領域へ電流が流れることを考慮せ
ず、分割した小領域内での消費電力だけを基に配線幅や
配線間隔等を計算しているため、十分な電位が得られな
い可能性がある。さらには、電圧降下が小さく補強電源
配線を必要としない多くの領域に補強電源配線が配置さ
れるので、配線資源に無駄が多い。
【0015】本発明は、上述の如き従来の問題点を解決
するためになされたもので、その目的は、配線資源を無
駄に圧迫することなく、必要十分な電源を回路部の全て
のセルに供給することが可能な半導体集積回路装置を提
供することである。またその他の目的は、上記目的に必
要な配線形状や配線幅を簡単且つ的確に求めることが可
能な電源配線の敷設方法を提供することである。
【0016】
【課題を解決するための手段】上記目的を達成するため
に、第1の発明である半導体集積回路装置の特徴は、所
定の回路動作を行う回路部と、前記回路部上に配設され
該回路部へ電源を供給する電源配線と、前記電源配線に
接続された電源パッドとを備えた半導体集積回路装置に
おいて、前記電源配線に接続された電源パッドとは異な
る電源パッドから電源が供給され、且つ前記電源配線で
分割された前記回路部の各領域内部の電圧降下量が所定
値以下に収まるように2分木形状で前記電源配線に接続
された補強電源配線を設けたことにある。
【0017】この第1の発明によれば、補強電源配線を
2分木形状としたので、配線資源を無駄に圧迫すること
がなくなり、さらには、電源配線に接続された電源パッ
ドとは異なる電源パッドを補強電源配線用に利用してい
るため、この補強電源配線によって、回路部中の電気的
に補強の必要な領域に対して電源パッドからダイレクト
に電源を供給することができる。
【0018】第2の発明である半導体集積回路装置の特
徴は、上記第1の発明において、前記電源配線は、格子
状に配置された電源配線であることにある。
【0019】この第2の発明によれば、格子状に配置さ
れた電源配線を有するLSIにおいて、第1の発明と同
様の作用が簡単かつ的確に実現される。
【0020】第3の発明である電源配線の敷設方法の特
徴は、回路部へ電源を供給する格子状の電源配線の配線
幅及び配線間隔を前記回路部の構成内容に基づいて決定
する格子状電源配線敷設工程と、前記電源配線で区切ら
れた領域内部の消費電流を計算する消費電流計算工程
と、前記消費電流計算工程の計算結果に基づいて、各格
子の4辺の電源配線である電源格子における電流値と平
均電圧値を求める電流・電圧計算工程と、前記電流・電
圧計算工程によって計算された電源格子の電流値及び平
均電圧値に基づいて、注目する電源格子に必要な補強電
源配線の電流値及び電圧降下値に関する制約を求め、こ
の制約を満足するような2分木形状の補強電源配線を、
前記電源配線に接続された電源パッドとは異なる電源パ
ッドに接続する形で敷設する補強電源配線敷設工程とを
実行することにある。
【0021】この第3の発明によれば、上記第1の発明
と同様の作用を呈する補強電源配線について、2分木形
状の補強電源配線に流れ込む電流の分流を考慮して、必
要な配線形状や配線幅が簡単且つ正確に求められる。
【0022】第4の発明である電源配線の敷設方法の特
徴は、上記第3の発明において、前記補強電源配線敷設
工程における前記補強電源配線の電流値及び電圧降下値
に関する制約は、電源格子(i,j)に必要な補強電源
配線の電流値と電圧降下値をそれぞれIsupij,V
supij、電源格子(i,j)に流れる電流値をIi
j、電源パッドから電源格子までの最大許容電圧降下値
をVmax、及び電源パッドから電源格子(i,j)ま
での電圧降下値をdVijとする場合に、
【数3】 で表わす制約式で求めることにある。
【0023】この第4発明によれば、補強電源配線の電
流値と電圧降下値に関する制約が正確に求められる。
【0024】第5の発明である電源配線の敷設方法の特
徴は、上記第4の発明において、前記補強電源配線敷設
工程は、前記制約式で求めた制約値である電流値の中で
値の大きい方から定数個までの対応する電源格子を選ぶ
電源格子選択処理と、前記制約式で求めた制約値の分布
と電源パッドの位置を参照しつつ、前記電源格子選択処
理によって選択された電源格子を前記補助電源配線に用
いる電源パッド毎にクラスタ化する電源格子クラスタ化
処理と、クラスタ化された電源格子の中で2個ずつのペ
アを補強電源配線の電流値及び電圧降下値と位置を参照
しつつ作成する電源格子ペア化処理と、作成された電源
格子ペアを結ぶ経路上に前記制約式を満たすような分岐
点を求め、その分岐点に前記制約式と同様の制約値を与
える電源格子分岐点計算処理と、各クラスタ毎に残った
1つの分岐点と補強電源配線用の電源パッドとを前記補
強電源配線の電流値と電圧降下値を満足するような配線
幅で配線し、2分木形状の補強電源配線を敷設する補強
電源パッド接続処理とを実行することにある。
【0025】この第5の発明によれば、上記第1の発明
と同様の作用を呈する補強電源配線が簡単且つ正確に決
定される。
【0026】第6の発明である電源配線の敷設方法の特
徴は、上記第5の発明において、前記電源格子分岐点計
算処理で求めた分岐点に与える電流値Iと電圧降下値V
の制約値(I,V)は、前記電源格子ペアである2つの
電源格子の制約値をそれぞれ(I1,V1),(I2,
V2)、及び該電源格子ペアを結ぶ経路の抵抗値をR1
2とした場合に、
【数4】 で表わす制約式で求めることにある。
【0027】この第6の発明によれば、分岐点に与える
制約値が正確に求められる。
【0028】第7の発明である電源配線の敷設方法の特
徴は、回路部へ電源を供給する格子状の電源配線の配線
幅及び配線間隔を前記回路部の構成内容に基づいて決定
する格子状電源配線敷設工程と、前記電源配線で区切ら
れた領域内部の消費電流を計算する消費電流計算工程
と、前記消費電流計算工程の計算結果に基づいて、各格
子の4辺の電源配線である電源格子における電流値と平
均電圧値を求める電流・電圧計算工程と、前記電流・電
圧計算工程によって計算された電源格子の電流値及び平
均電圧値に基づいて、注目する電源格子に必要な補強電
源配線の抵抗値に関する制約を求め、この制約を満足す
るような2分木形状の補強電源配線を、前記電源配線に
接続された電源パッドとは異なる電源パッドに接続する
形で敷設する補強電源配線敷設工程とを実行することに
ある。
【0029】この第7の発明によれば、上記第1の発明
と同様の作用を呈する補強電源配線について、必要な配
線形状や配線幅が簡単且つ的確に求められる。
【0030】第8の発明である電源配線の敷設方法の特
徴は、上記第7の発明において、前記補強電源配線敷設
工程における前記補強電源配線の抵抗値に関する制約
は、電源格子(i,j)に必要な補強電源配線の抵抗値
をRsupij、電源パッドから電源格子(i,j)ま
での実効抵抗値をRij、及び電源パッドから電源格子
(i,j)までの最大許容抵抗値をRmaxijとする
場合に、Rsupij≦Rij・Rmaxij/(Ri
j−Rmaxij)で表わす制約式で求めることにあ
る。
【0031】この第8の発明によれば、補強電源配線の
抵抗値に関する制約が正確に求められる。
【0032】第9の発明である電源配線の敷設方法の特
徴は、上記第8の発明において、前記補強電源配線敷設
工程は、前記制約式で求めた補強電源配線抵抗値の中で
値の大きい方から定数個までの対応する電源格子を選ぶ
電源格子選択処理と、電源格子の補強電源配線抵抗値の
分布と電源パッドの位置を参照しつつ、前記電源格子選
択処理によって選択された電源格子を前記補助電源配線
に用いる電源パッド毎にクラスタ化する電源格子クラス
タ化処理と、クラスタ化された電源格子の中で2個ずつ
のペアを前記補強電源配線抵抗値と位置を参照しつつ作
成する電源格子ペア化処理と、作成された電源格子ペア
を結ぶ経路上に、該電源格子ペアまでの抵抗値が同じに
なる分岐点もしくは前記制約式を満たすような分岐点を
求め、その分岐点に前記制約式と同様の抵抗値の制約を
与える電源格子分岐点計算処理と、各クラスタ毎に残っ
た1つの分岐点と補強電源配線用の電源パッドとを前記
補強電源配線抵抗値を満足するような配線幅で配線し、
2分木形状の補強電源配線を敷設する補強電源パッド接
続処理とを実行するようにしたものである。
【0033】この第9の発明によれば、必要な補助電源
配線の配線形状や配線幅をより簡単且つ的確に求めるこ
とが可能となる。
【0034】
【発明の実施の形態】以下、本発明に係わる半導体集積
回路装置及び電源配線の敷設方法の実施形態について説
明する。
【0035】図1は、本発明の実施形態に係る半導体集
積回路装置の電源配線構造を示す図である。
【0036】この半導体チップ1は、所定の回路動作を
行う回路部を備え、その回路部上には、該回路部へ電源
を供給する格子状の電源配線10及びグランド配線15
が敷設されている。
【0037】同図に示すように、格子状の電源配線10
が電源パッド20に接続されると共に、格子状のグラン
ド配線15がグランドパッド25に接続されている。さ
らに、この電源配線10及びグランド配線15を電気的
に補強するために、補強電源配線30及び補強グランド
配線35が敷設されている。
【0038】補強電源配線30は、格子状の電源配線1
0に接続された電源パッド20とは独立した電源パッド
51に接続され、2分木形状で電源格子(区画された各
格子の4辺の電源配線)40に接続されている。同様
に、補強グランド配線35は、格子状のグランド配線1
5に接続された電源パッド25とは独立した電源パッド
52に接続され、2分木形状で電源格子45に接続され
ている。
【0039】このように、本実施形態の補強電源配線3
0及び補強グランド配線35は、格子状の電源配線10
及びグランド配線15に接続された電源パッド20,2
5とは独立した電源パッド51,52から電源が供給さ
れる。そして、電源配線10及びグランド配線15で分
割された前記回路部の各領域内部の電圧降下量が回路動
作に影響を及ぼさない範囲内に収まるように、2分木形
状で電源格子40,45に接続されている。
【0040】なお、同図においては、補強電源配線30
及びグランド配線15の幅は均一となっているが、特に
限定するものではない。また、本例は一系統の電源配線
で表わされているが、多系統の電源配線についても同様
である。
【0041】次に、図2のフローチャートを参照しつつ
第1実施形態における電源配線の敷設方法を説明する。
なお、説明を簡単にするため、グランド配線15及び補
強グランド配線35の説明は省略する。
【0042】図2に示すように、第1実施形態における
電源配線の敷設方法は、格子状電源配線敷設工程(ステ
ップS21)、消費電流計算工程(ステップS22)、
電源線電流・電圧計算工程(ステップS23)、及び補
強電源配線敷設工程(ステップS24)から構成されて
いる。
【0043】格子状電源配線敷設工程(ステップS2
1)では、チップサイズ、動作周波数、電源電圧、及び
トランジスタの配置結果等から、例えば、予め設定して
おいた計算式や経験式などを用いて、格子状の電源配線
10の配線幅や配線間隔を決定し、格子状の電源配線を
敷設する。
【0044】消費電流計算工程(ステップS22)で
は、電源電圧、動作周波数、回路負荷、及びシミュレー
ション等により求めたスイッチング確率から、格子状の
電源配線10で区切られた各領域内部で消費する電流
(電力)を計算する。CMOS回路では、電源電流は動
作周波数と電源電圧と回路負荷と平均スイッチング確率
との積に比例するので、各領域内部の消費電流は容易に
求めることができる。
【0045】電源線電流・電圧計算工程(ステップS2
3)では、ステップS22で求めた消費電流から図3に
示すような格子状電源配線10の等価回路を作成し、こ
れをシミュレーションにより解析して、各電源格子での
電流・電圧値を求める。
【0046】補強電源配線敷設工程(ステップS24)
では、次式(1)に基づいて、各電源格子40に必要な
補強電源配線の抵抗値に関する制約を求め、その制約を
満足するような2分木状の補強電源配線30を敷設す
る。
【0047】 Rsupij≦Rij・Rmaxij/(Rij−Rmaxij) …(1) 但し、Rsupijは、電源格子(i,j)に必要な補
強電源配線30の抵抗値、Rijは、電源パッド20か
ら電源格子(i,j)までの実効抵抗値であり、Rma
xijは、電源パッド20から電源格子(i,j)まで
の最大許容抵抗値である。
【0048】上記式(1)の抵抗値Rsupijを持つ
補強電源配線30を電源パッド20から電源格子(i,
j)までの電源配線10に並列に接続すると、電源パッ
ド20から電源格子(i,j)までの実効抵抗値が最大
許容抵抗値になり、電圧降下を許容範囲内に収めること
ができる。
【0049】式(1)の各値は、次のようにして求め
る。図4(a)に示すように、電源配線の格子点を左下
点から右上に向かって[i,j]とするとき、図4
(b)に示すように、[i,j]と[i+1,j]を結
ぶ電源格子を(2i,j)とし、[i,j]と[i,j
+1]を結ぶ電源格子を(2i+1,j)と記すことに
する。
【0050】電源パッド20から電源格子(i,j)ま
での実効抵抗Rijは、電源電圧Vと電源格子(i,
j)の電圧Vijの差(電源線における電圧降下)を、
そこを流れる電流Iijで割った値((V−Vij)/
Iij)により求められる。また、電源格子(i,j)
までの最大許容抵抗Rmaxijは、電源の最大許容誤
差Vmaxをそこを流れる電流Iijで割った値(Vm
ax/Iij)により計算される。
【0051】次に、上述した補強電源配線敷設工程につ
いて、図5のフローチャートを参照しつつ説明する。
【0052】第1実施形態の補強電源配線敷設工程は、
電源格子選択処理(ステップS31)と、電源格子クラ
スタ化処理(ステップS32)と、電源格子ペア化処理
(ステップS33)と、電源格子分岐点計算処理(ステ
ップS34)と、補強電源パッド接続処理(ステップS
36)とから構成される。
【0053】電源格子選択処理(ステップS31)で
は、求めた補強電源抵抗値の中で大きい方から定数個の
電源格子を選ぶ。電源格子クラスタ化処理(ステップS
32)では、選択された電源格子を補助電源配線に使用
する電源パッド51毎にクラスタ化する。これは、電源
格子の補強電源配線30の抵抗値Rsupijの分布を
考慮しながら、電源パッド51に近い順に電源格子をク
ラスタ化する。電源格子ペア化処理(ステップS33)
では、クラスタ化された電源格子の中で2個ずつのペア
を補強電源配線30の抵抗値と位置を考慮しながら作成
する。
【0054】電源格子分岐点計算処理(ステップS3
4)では、ペアを結ぶ経路とペアの電源格子までの抵抗
値が同じ分岐点、もしくは上記の式(1)を満たすよう
な分岐点を求め、その点に式(1)と同様の抵抗値の制
約を与える。全ての電源格子が接続されるまで、求めた
分岐点を電源格子と考えて同様の処理を繰り返す(ステ
ップS35)。
【0055】補強電源パッド接続処理(ステップS3
6)では、各クラスタ毎に残った1つの分岐点と電源パ
ッド51とを補強電源配線30の抵抗値Rsupijを
満足するような配線幅で配線し、2分木形状の補強電源
配線30を決定する。
【0056】次に、上記補強電源配線敷設工程につい
て、図6(a)〜(c)及び図7(d),(e)を用い
て、より具体的に説明する。
【0057】電源格子選択処理(ステップS31)で選
択された電源格子をa〜hとする(図6(a))。各電
源格子a〜hの補強電源配線30の抵抗値Rsupij
は、電源格子a,bが70、電源格子cが40、電源格
子d,fが50、電源格子e,g,hが60である。
【0058】本例では、説明を簡単にするため補強電源
配線30に使用する電源パッド51は1つと仮定するの
で、電源格子クラスタ化処理(ステップS32)により
選択された電源格子は、すべて1つのクラスタのものと
して考える。
【0059】電源格子ペア化処理(ステップS33)で
は、補強電源配線30の抵抗値を考慮しながら、近くに
ある電源格子をペアとし、電源格子分岐点計算処理(ス
テップS34)により、ペアとなった2つの電源格子の
分岐点を設け、2つの電源格子の補強電源配線30の抵
抗値と2つの電源格子を結ぶ配線の抵抗値とからその点
の補強電源配線の抵抗値に対応する値を求める(図6
(b))。
【0060】以下では、電源格子の長さ当たり(これを
単位長と考える)の通常配線幅の配線抵抗値を5として
考える。例えば、a,bは補強電源配線の抵抗値が共に
70なので、a,bを結ぶ配線の中点の補強電源配線の
抵抗値は60となる。c,dの場合は、同図のような経
路では経路長が3なので、経路c〜dの抵抗値は15と
なる。cを分岐点とするとcの補強電源配線の抵抗値は
35、電源パッド51に近い点cdを分岐点とするとそ
の補強電源配線の抵抗値は37.5となる。補強電源配
線の抵抗値は大きい方が自由度が高いので後者を選ぶ。
また、e,f,g,hの分岐点も同様に求めることがで
きる。
【0061】求めた分岐点を対象にすべての電源格子が
結線されるまで電源格子ペア化処理(ステップS33)
と電源格子分岐点計算処理(ステップS34)を繰り返
す(図6(b),(c),図7(d)、ステップS3
5)。
【0062】図7(d)では、補強電源配線の抵抗値3
7.5,42.5に対して、2つを結ぶ経路の抵抗値は
10となり、点abcdを分岐点にすると、その補強電
源配線の抵抗値は32.5になる。この経路の配線幅を
倍にすると、その抵抗値は5となり、点abcdの補強
電源配線は37.5で済むので、後者を選ぶ。
【0063】最後に、補強電源パッド接続処理(ステッ
プS36)により、点abcdと電源パッド51を2倍
の配線幅で接続する(図7(e))。
【0064】このように、本実施形態では、2分木形状
で電源配線に接続された補強電源配線を設けたので、配
線資源を無駄に圧迫することなく、必要十分な電源を回
路部の全てのセルに供給することができる。
【0065】次に、本発明の電源配線の敷設方法に係る
第2実施形態について説明する。
【0066】上記第1実施形態の補強電源配線の敷設方
法は、電源格子の電圧・電流値と、電源電圧と、パッド
から電源格子までの最大許容抵抗値とにより、パッドか
ら電源格子までの電源配線に並列に補強する補強電源配
線の抵抗値の制約を求め、その制約を満足するように2
分木形状の補強電源配線を決定するものであった。この
ように上記第1実施形態では、ボトムアップに抵抗値の
制約を作って、2分木形状の補強電源配線を求めていく
が、より適正に補強電源配線を決定する観点からは、ま
だ問題解決の余地が残されていた。
【0067】この点を図8(a),(b),(c)に示
す等価回路を用いて説明する。図8(a)に示す回路
は、電源VDDと接地間に並列接続された抵抗R1,R
2を有し、この抵抗R1,R2にはそれぞれ直列に定電
流源I1,I2が接続されている。ここで、抵抗R1,
R2は共に2[Ω]であり、定電流源I1,I2へ流れ
る電流は共に1[A]とする。
【0068】この回路において、抵抗R1,R2による
各々の電圧降下V1,V2を1[V]に抑えたい場合
は、上記第1実施形態の方法では、図8(b)に示すよ
うに、抵抗R1,R2の各々に並列に2[Ω]の抵抗R
s1,Rs2を挿入すれば何等不具合は生じない。
【0069】ところが、図8(c)に示すような形で、
抵抗値の制約を満たすように並列抵抗を2分木状にした
場合(Rs1=Rs2=Rs3=1[Ω])は、抵抗R
s1に流れる電流が0.8[A]、抵抗Rs2,Rs3
に流れる電流はそれぞれ0.4[A]となり、抵抗R
1,R2に流れる電流は共に0.6[A]となる。その
結果、前記電圧降下V1,V2は、1.2[V]とな
り、許容電圧降下値(1[V])を越えてしまうことに
なる。これは、2分木形状の補強電源配線に流れ込む電
流の分流を考慮していない点に原因がある。
【0070】そこで、本第2実施形態では、敷設する2
分木形状の補強電源配線を決定するに際して与える制約
として、補強電源配線の抵抗値を制約とするのではな
く、補強電源配線に流れる電流値と許容される電圧降下
値を制約とする。
【0071】すなわち、電源格子(i,j)に流れる電
流値をIij、電源パッドから電源格子(i,j)まで
の電圧降下値をdVij、及び電源パッドから電源格子
までの最大許容電圧降下値をVmaxとするとき、次式
(2)のように電源格子(i,j)に電流Isupi
j,Vsupijを補強する。
【0072】
【数5】 2つの電流、電圧のペアP1(I1,V1),P2(I
2,V2)からバランス点PB(I,V)を次式(3)
より求める(図9参照)。ここで、ペア間の抵抗をR1
2とし、P1からPBまでの抵抗とPBからP2までの
抵抗比を、x:(1−x)とする。
【0073】
【数6】
【数7】 このようにしてバランス点をボトムアップに求めること
により、適正な2分木形状の補強電源配線を実現するこ
とができる。先の例では、図10に示すように、抵抗R
s1=0.5[Ω]、及び抵抗Rs2=Rs3=1
[Ω]となるように補強電源配線を敷設することによ
り、抵抗R1,R2による各々の電圧降下V1,V2を
許容電圧降下値(1[V])に抑えることができる。
【0074】以下、第2実施形態の電源配線の敷設方法
について詳細に説明する。
【0075】本実施形態の電源配線の敷設方法も、基本
的な構成は、上記第1実施形態と同様に、上記図2のフ
ローチャートで示した格子状電源配線敷設工程(ステッ
プS21)、消費電流計算工程(ステップS22)、電
源線電流・電圧計算工程(ステップS23)、及び補強
電源配線敷設工程(ステップS24)から構成される。
但し、本実施形態では、補強電源配線敷設工程(ステッ
プS24)の内容が上記第1実施形態と異なる。
【0076】本第2実施形態の補強電源配線敷設工程
(ステップS24)では、上記式(2)に基づいて、各
電源格子に必要な補強電源配線の電圧降下値と電流値に
関する制約(この2つの値をまとめて制約値と呼ぶ)を
求め、この制約を満足するような2分木状の補助電源配
線を敷設する。
【0077】上記式(2)の(Isupij,Vsup
ij)を持つ補強電源線30を、電源パッド20から電
源格子(i,j)までの電源配線10に並列に接続する
と、電源パッド20から電源格子(i,j)までの電圧
降下値が最大許容値と等しくなり、電圧降下を許容範囲
内に収めることができる(図11参照)。
【0078】かかる本第2実施形態の補強電源配線敷設
工程における基本的な構成は、上記図5のフローチャー
トで示した、電源格子選択処理(ステップS31)と、
電源格子クラスタ化処理(ステップS32)と、電源格
子ペア化処理(ステップS33)と、電源格子分岐点計
算処理(ステップS34)と、補強電源パッド接続処理
(ステップS36)とから構成される。
【0079】電源格子選択処理(ステップS31)で
は、求めた制約値の電流値の中で大きい方から定数個の
電源格子を選ぶ。電源格子クラスタ化処理(ステップS
32)では、選択された電源格子を補助電源配線に使用
する電源パッド51毎にクラスタ化する。これは、電源
格子の制約値の分布を考慮しながら、電源パッド51に
近い順に電源格子をクラスタ化する。電源終了ペア化処
理(ステップS33)では、クラスタ化された電源格子
の中で2個ずつのペアをその制約値と位置を考慮しなが
ら作成する。
【0080】電源格子分岐点計算処理(ステップS3
4)では、作成された電源格子ペアを結ぶ経路上に制約
値(つまり上記式(2))を満たすような分岐点を求
め、その点に式(2)と同様の制約値(後述する式
(3))を与える。
【0081】そして、全ての電源格子が接続されるま
で、求めた分岐点を電源格子と考えて同様の処理を繰り
返す(ステップS35)。
【0082】補強電源パッド接続処理(ステップS3
6)では、各クラスタ毎に残った1つの分岐点と電源パ
ッド51とを、補強電源配線の制約値を満足するような
配線幅で配線し、2分木形状の補強電源配線30を決定
する。
【0083】上述の補強電源配線敷設工程について図1
2(a),(b)及び図13(c),(d)を用いて具
体的に説明する。
【0084】まず、2つの電源格子P1,P2の制約値
(I1,V1),(I2,V2)と電源格子P1,P2
を結ぶ配線の抵抗値R12とから、電源格子P1,P2
を結ぶ配線上の分岐点PBとその制約値(I,V)を求
める方法について説明する。
【0085】図11に示したように、電源格子P1,P
2を結ぶ配線をx:1−xに分割する点でP1,P2の
制約値が満たされると仮定すると、次式が得られる。
【0086】
【数8】 これを解くことにより、前記の式(3)と式(4)が得
られる。
【0087】この式(3)と式(4)を使うことによ
り、任意の2つの制約値が与えられた時に、それらを結
ぶ配線上にその2つの制約値を満足させる分岐点を設け
ることができ、この処理をボトムアップに繰り返すこと
で、すべての制約を満足させる2分木形状の補強電源配
線を敷設することができる。
【0088】電源格子選択工程(ステップS31)で選
択された電源格子をa〜d(図12(a))とする。こ
れら電源格子a〜dの補強電源配線の制約値は図12
(a)に示される通り、a,bは共に(2,180)、
cは(4,180)、dは(2,180)である。な
お、同図に示す例では、説明を簡単にするため補強電源
配線に使用できる電源パッドは1つと仮定するので、電
源格子クラスタ化工程(ステップS32)により選択さ
れた電源格子はすべて1つのクラスタのものとする。
【0089】電源格子ペア化工程(ステップS33)で
は、制約値を考慮しながら、近くにある電源格子をペア
とし、電源格子分岐点計算工程(ステップS34)によ
り、ペアとなった2つの電源格子の分岐点を設け、2つ
の電源格子の制約値と2つの電源格子を結ぶ配線の抵抗
値とから、その点の制約値を前記式(3)に従って求め
る。以下では電源格子の長さ当たりの通常配線幅の配線
抵抗値を5として考える。
【0090】例えば、a,bは補強電源配線の制約値が
共に(2,180)、経路a−bの抵抗値が4*5=2
0なので、a,bを結ぶ配線の中点の制約値は、(2+
2,(2*180+2*180−20*2*2)/4)
=(4,160)となる(図12(b))。c,dの場
合では、経路c−dの抵抗値は3*5=15となり、式
(3),(4)よりcから1/3の点が分岐点となり、
その制約値は(6,160)である(図12(b))。
【0091】そして、求めた分岐点を対象にすべての電
源格子が結線されるまで電源格子ペア化工程(ステップ
S33)と電源格子分岐点計算工程(ステップS34)
を繰り返す(図12(b)、図13(c),(d))。
【0092】図13(c)の段階では、制約値(10,
100)に対して、電源パッドと点abcdを結ぶ経路
の抵抗値は20となり、このままでは制約値を満足でき
ない。そこで、配線幅を2倍にすると、その抵抗値は1
0となり、点abcdの制約値は満たされることになる
図13(d)。
【0093】このように本実施形態では、敷設する2分
木形状の補強電源配線を決定するに際して与える制約と
して、補強電源配線の抵抗値を制約とするのではなく、
補強電源配線に流れる電流値と許容される電圧降下値を
制約としたので、第1実施形態よりも適正に2分木形状
の補強電源配線を決定することができる。
【0094】
【発明の効果】以上詳細に説明したように、第1の発明
である半導体集積回路装置によれば、電源配線に接続さ
れた電源パッドとは異なる電源パッドから電源が供給さ
れ、且つ電源配線で分割された回路部の各領域内部の電
圧降下量が所定値以下に収まるように2分木形状で電源
配線に接続された補強電源配線を設けたので、配線資源
を無駄に圧迫することなく、必要十分な電源を回路部の
全てのセルに供給することが可能となり、回路動作の誤
動作やパフォーマンスの悪化を未然に防止することがで
きる。
【0095】第2の発明である半導体集積回路装置によ
れば、上記第1の発明において、前記電源配線は、格子
状に配置された電源配線であるので、格子状に配置され
た電源配線を有するLSIにおいて、第1の発明と同様
の効果を簡単かつ的確に実現することが可能になる。
【0096】第3の発明である電源配線の敷設方法によ
れば、2分木形状の補強電源配線に流れ込む電流の分流
を考慮して、必要な補強電源配線の配線形状や配線幅を
簡単且つ正確に求めることが可能となる。
【0097】第4の発明である電源配線の敷設方法によ
れば、上記第3の発明において、補強電源配線の電流値
と電圧降下値に関する制約を正確に求めることができ
る。
【0098】第5の発明である電源配線の敷設方法によ
れば、上記第4の発明において、上記第1の発明と同様
の効果を奏する補強電源配線を簡単且つ正確に敷設する
ことが可能となる。
【0099】第6の発明である電源配線の敷設方法によ
れば、上記第4の発明において、分岐点に与える制約値
を正確に求めることができる。
【0100】第7の発明である電源配線の敷設方法によ
れば、上記第1の発明と同等の効果を奏する補強電源配
線について、必要な配線形状や配線幅を簡単且つ的確に
求めることが可能となる。
【0101】第8の発明である電源配線の敷設方法によ
れば、上記第7の発明において、補強電源配線の抵抗値
に関する制約を正確に求めることが可能になる。
【0102】第9の発明である電源配線の敷設方法によ
れば、上記第8の発明において、必要な補助電源配線の
配線形状や配線幅をより簡単且つ的確に求めることが可
能となる。
【図面の簡単な説明】
【図1】本発明を実施形態に係る半導体集積回路装置の
電源配線構造を示す図である。
【図2】実施形態における電源配線の敷設方法を示すフ
ローチャートである。
【図3】格子状電源配線の等価回路を示す図である。
【図4】電源格子[i,j]と電源格子(i,j)の説
明図である。
【図5】図2に示した補強電源配線敷設工程の手順を示
すフローチャートである。
【図6】図2に示した補強電源配線敷設工程の詳細の説
明図である。
【図7】図6の続きの図である。
【図8】第1実施形態の問題点を説明するための等価回
路図である。
【図9】第2実施形態における分岐点を求めるための説
明図である。
【図10】第2実施形態の効果を説明するための等価回
路図である。
【図11】第2実施形態における電源格子に制約値を加
える場合の説明図である。
【図12】第2実施形態における補強電源配線敷設工程
の詳細の説明図である。
【図13】図12の続きの説明図である。
【図14】従来の電源配線構造の一例を示す図である。
【図15】従来の電源配線構造の一例を示す図である。
【図16】従来の電源配線構造の一例を示す図である。
【符号の説明】
1 半導体チップ 10 電源配線 15 グランド配線 20,51 電源パッド 25 グランドパッド 30 補強電源配線 35 補強グランド配線 40,45 電源格子

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 所定の回路動作を行う回路部と、前記回
    路部上に配設され該回路部へ電源を供給する電源配線
    と、前記電源配線に接続された電源パッドとを備えた半
    導体集積回路装置において、 前記電源配線に接続された電源パッドとは異なる電源パ
    ッドから電源が供給され、且つ前記電源配線で分割され
    た前記回路部の各領域内部の電圧降下量が所定値以下に
    収まるように2分木形状で前記電源配線に接続された補
    強電源配線を設けたことを特徴とする半導体集積回路装
    置。
  2. 【請求項2】 前記電源配線は、格子状に配置された電
    源配線であることを特徴とする請求項1に記載の半導体
    集積回路装置。
  3. 【請求項3】 回路部へ電源を供給する格子状の電源配
    線の配線幅及び配線間隔を前記回路部の構成内容に基づ
    いて決定する格子状電源配線敷設工程と、 前記電源配線で区切られた領域内部の消費電流を計算す
    る消費電流計算工程と、 前記消費電流計算工程の計算結果に基づいて、各格子の
    4辺の電源配線である電源格子における電流値と平均電
    圧値を求める電流・電圧計算工程と、 前記電流・電圧計算工程によって計算された電源格子の
    電流値及び平均電圧値に基づいて、注目する電源格子に
    必要な補強電源配線の電流値及び電圧降下値に関する制
    約を求め、この制約を満足するような2分木形状の補強
    電源配線を、前記電源配線に接続された電源パッドとは
    異なる電源パッドに接続する形で敷設する補強電源配線
    敷設工程とを実行することを特徴とする電源配線の敷設
    方法。
  4. 【請求項4】 前記補強電源配線敷設工程における前記
    補強電源配線の電流値及び電圧降下値に関する制約は、 電源格子(i,j)に必要な補強電源配線の電流値と電
    圧降下値をそれぞれIsupij,Vsupij、電源
    格子(i,j)に流れる電流値をIij、電源パッドか
    ら電源格子までの最大許容電圧降下値をVmax、及び
    電源パッドから電源格子(i,j)までの電圧降下値を
    dVijとする場合に、 【数1】 で表わす制約式で求めることを特徴とする請求項3に記
    載の電源配線の敷設方法。
  5. 【請求項5】 前記補強電源配線敷設工程は、 前記制約式で求めた制約値である電流値及び電圧降下値
    のうちの電流値の中で値の大きい方から定数個までの対
    応する電源格子を選ぶ電源格子選択処理と、 前記制約式で求めた制約値の分布と電源パッドの位置を
    参照しつつ、前記電源格子選択処理によって選択された
    電源格子を前記補助電源配線に用いる電源パッド毎にク
    ラスタ化する電源格子クラスタ化処理と、 クラスタ化された電源格子の中で2個ずつのペアを補強
    電源配線の電流値及び電圧降下値と位置を参照しつつ作
    成する電源格子ペア化処理と、 作成された電源格子ペアを結ぶ経路上に前記制約式を満
    たすような分岐点を求め、その分岐点に前記制約式と同
    様の制約値を与える電源格子分岐点計算処理と、 各クラスタ毎に残った1つの分岐点と補強電源配線用の
    電源パッドとを前記補強電源配線の電流値と電圧降下値
    を満足するような配線幅で配線し、2分木形状の補強電
    源配線を敷設する補強電源パッド接続処理とを実行する
    ことを特徴とする請求項4に記載の電源配線の敷設方
    法。
  6. 【請求項6】 前記電源格子分岐点計算処理で求めた分
    岐点に与える電流値Iと電圧降下値Vの制約値(I,
    V)は、 前記電源格子ペアである2つの電源格子の制約値をそれ
    ぞれ(I1,V1),(I2,V2)、及び該電源格子
    ペアを結ぶ経路の抵抗値をR12とした場合に、 【数2】 で表わす制約式で求めることを特徴とする請求項5に記
    載の電源配線の敷設方法。
  7. 【請求項7】 回路部へ電源を供給する格子状の電源配
    線の配線幅及び配線間隔を前記回路部の構成内容に基づ
    いて決定する格子状電源配線敷設工程と、 前記電源配線で区切られた領域内部の消費電流を計算す
    る消費電流計算工程と、 前記消費電流計算工程の計算結果に基づいて、各格子の
    4辺の電源配線である電源格子における電流値と平均電
    圧値を求める電流・電圧計算工程と、 前記電流・電圧計算工程によって計算された電源格子の
    電流値及び平均電圧値に基づいて、注目する電源格子に
    必要な補強電源配線の抵抗値に関する制約を求め、この
    制約を満足するような2分木形状の補強電源配線を、前
    記電源配線に接続された電源パッドとは異なる電源パッ
    ドに接続する形で敷設する補強電源配線敷設工程とを実
    行することを特徴とする電源配線の敷設方法。
  8. 【請求項8】 前記補強電源配線敷設工程における前記
    補強電源配線の抵抗値に関する制約は、 電源格子(i,j)に必要な補強電源配線の抵抗値をR
    supij、電源パッドから電源格子(i,j)までの
    実効抵抗値をRij、及び電源パッドから電源格子
    (i,j)までの最大許容抵抗値をRmaxijとする
    場合に、 Rsupij≦Rij・Rmaxij/(Rij−Rm
    axij) で表わす制約式で求めることを特徴とする請求項7に記
    載の電源配線の敷設方法。
  9. 【請求項9】 前記補強電源配線敷設工程は、 前記制約式で求めた補強電源配線の抵抗値の中で値の大
    きい方から定数個までの対応する電源格子を選ぶ電源格
    子選択処理と、 電源格子における補強電源配線の抵抗値の分布と電源パ
    ッドの位置を参照しつつ、前記電源格子選択処理によっ
    て選択された電源格子を前記補助電源配線に用いる電源
    パッド毎にクラスタ化する電源格子クラスタ化処理と、 クラスタ化された電源格子の中で2個ずつのペアを前記
    補強電源配線の抵抗値と位置を参照しつつ作成する電源
    格子ペア化処理と、 作成された電源格子ペアを結ぶ経路上に、該電源格子ペ
    アまでの抵抗値が同じになる分岐点もしくは前記制約式
    を満たすような分岐点を求め、その分岐点に前記制約式
    と同様の抵抗値の制約を与える電源格子分岐点計算処理
    と、 各クラスタ毎に残った1つの分岐点と補強電源配線用の
    電源パッドとを前記補強電源配線の抵抗値を満足するよ
    うな配線幅で配線し、2分木形状の補強電源配線を敷設
    する補強電源パッド接続処理とを実行することを特徴と
    する請求項8に記載の電源配線の敷設方法。
JP35558097A 1997-05-26 1997-12-24 半導体集積回路装置及び電源配線の敷設方法 Pending JPH1145979A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35558097A JPH1145979A (ja) 1997-05-26 1997-12-24 半導体集積回路装置及び電源配線の敷設方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-135588 1997-05-19
JP13558897 1997-05-26
JP35558097A JPH1145979A (ja) 1997-05-26 1997-12-24 半導体集積回路装置及び電源配線の敷設方法

Publications (1)

Publication Number Publication Date
JPH1145979A true JPH1145979A (ja) 1999-02-16

Family

ID=26469407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35558097A Pending JPH1145979A (ja) 1997-05-26 1997-12-24 半導体集積回路装置及び電源配線の敷設方法

Country Status (1)

Country Link
JP (1) JPH1145979A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6938233B2 (en) 2002-08-09 2005-08-30 Matsushita Electric Industrial Co., Ltd. Method and apparatus for designing semiconductor integrated circuit device based on voltage drop distribution
US6971074B2 (en) 2002-10-15 2005-11-29 Renesas Technology Corp. Layout device
JP2005332979A (ja) * 2004-05-20 2005-12-02 Sanyo Electric Co Ltd 半導体集積回路装置及びその設計方法
US7514795B2 (en) 2004-09-30 2009-04-07 Panasonic Corporation Semiconductor integrated circuit having improved power supply wiring
JP2011258952A (ja) * 2010-06-09 2011-12-22 Lsi Corp パワーグリッド最適化

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6938233B2 (en) 2002-08-09 2005-08-30 Matsushita Electric Industrial Co., Ltd. Method and apparatus for designing semiconductor integrated circuit device based on voltage drop distribution
US6971074B2 (en) 2002-10-15 2005-11-29 Renesas Technology Corp. Layout device
JP2005332979A (ja) * 2004-05-20 2005-12-02 Sanyo Electric Co Ltd 半導体集積回路装置及びその設計方法
US7514795B2 (en) 2004-09-30 2009-04-07 Panasonic Corporation Semiconductor integrated circuit having improved power supply wiring
US7932610B2 (en) 2004-09-30 2011-04-26 Panasonic Corporation Semiconductor integrated circuit having improved power supply wiring
JP2011258952A (ja) * 2010-06-09 2011-12-22 Lsi Corp パワーグリッド最適化

Similar Documents

Publication Publication Date Title
US7272810B2 (en) Semiconductor integrated circuit having multi-level interconnection, CAD method and CAD tool for designing the semiconductor integrated circuit
CN100440229C (zh) 在存在工艺变化时生成具有匹配延迟的布线路由的方法
JP4786836B2 (ja) 配線接続部設計方法及び半導体装置
USRE39469E1 (en) Semiconductor integrated circuit with mixed gate array and standard cell
US5537328A (en) Method for laying out power supply wiring conductors in integrated circuits
US5008728A (en) Semiconductor integrated circuit device having an improved arrangement of power source lines
US20060239102A1 (en) Semiconductor integrated circuit device and its power supply wiring method
JP2012048702A (ja) 半導体装置の設計装置、半導体装置の設計方法、及び半導体装置
CN113111621B (zh) 半导体装置和半导体装置制造方法
JPH1145979A (ja) 半導体集積回路装置及び電源配線の敷設方法
CN115130413A (zh) 现场可编程门阵列的拓扑结构设计方法和电子设备
US5124776A (en) Bipolar integrated circuit having a unit block structure
US7340699B2 (en) Analysis apparatus for semiconductor LSI circuit electrostatic discharge by calculating inter-pad voltage between pads
US6118334A (en) Semiconductor integrated circuit and power supply routing method and system
US7856610B2 (en) Method and apparatus for semiconductor integrated circuit
JP2000068383A (ja) 半導体集積回路装置の設計方法および半導体集積回路装置
US6476497B1 (en) Concentric metal density power routing
Wang et al. Performance-driven interconnect global routing
JP2002151592A (ja) 自動レイアウト方法及びその装置
JP3554479B2 (ja) 自動配置配線方法及び自動配置配線装置
Thakur et al. Algorithms for an FPGA switch module routing problem with application to global routing
Venkataraman et al. Determination of yield bounds prior to routing
Ma et al. General switch box modeling and optimization for FPGA routing architectures
CN113095034B (zh) 利用额外电力网格补偿压降的方法与电路系统
JP2007059748A (ja) 半導体集積回路装置、及びその製造方法