JP2007059748A - 半導体集積回路装置、及びその製造方法 - Google Patents
半導体集積回路装置、及びその製造方法 Download PDFInfo
- Publication number
- JP2007059748A JP2007059748A JP2005245363A JP2005245363A JP2007059748A JP 2007059748 A JP2007059748 A JP 2007059748A JP 2005245363 A JP2005245363 A JP 2005245363A JP 2005245363 A JP2005245363 A JP 2005245363A JP 2007059748 A JP2007059748 A JP 2007059748A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- power supply
- laid
- reinforcing
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】 電源強化をはかる半導体集積回路装置、及びその製造方法を提供。
【解決手段】 2以上の配線層を用いて、複数の電源配線及び複数の回路配線を敷設した半導体集積回路装置のレイアウトを作成する回路配線工程と、前記レイアウトから、前記2以上の配線層のうちの一つである第1の配線層に敷設されている第1の電圧を印加するための平行して延びる電源配線である2本以上の第1の電源電位供給線のうちの隣り合う任意の2本である第1の電源配線と第2の電源配線とのペアを、順次抽出する第1の電源配線抽出工程と、前記第1の配線層の上層又は下層の配線層である前記レイアウトの第2の配線層に、前記第1の電源配線と前記第2の電源配線とを接続するための電源配線である第1の電源補強配線を敷設することができる場合に、当該第1の電源補強配線を当該第2の配線層に敷設して前記レイアウトに追加する第1の電源接続工程とを有する。
【選択図】 図3
【解決手段】 2以上の配線層を用いて、複数の電源配線及び複数の回路配線を敷設した半導体集積回路装置のレイアウトを作成する回路配線工程と、前記レイアウトから、前記2以上の配線層のうちの一つである第1の配線層に敷設されている第1の電圧を印加するための平行して延びる電源配線である2本以上の第1の電源電位供給線のうちの隣り合う任意の2本である第1の電源配線と第2の電源配線とのペアを、順次抽出する第1の電源配線抽出工程と、前記第1の配線層の上層又は下層の配線層である前記レイアウトの第2の配線層に、前記第1の電源配線と前記第2の電源配線とを接続するための電源配線である第1の電源補強配線を敷設することができる場合に、当該第1の電源補強配線を当該第2の配線層に敷設して前記レイアウトに追加する第1の電源接続工程とを有する。
【選択図】 図3
Description
本発明は、半導体集積回路装置、及びその製造方法に関する。
従来、半導体集積回路装置における電源配線、回路配線は、半導体基板上に仮想された水平方向の配線グリッド及び垂直方向の配線グリッドを用いて敷設される。特に、多層構造をもつ半導体集積回路装置における配線層は、水平方向の配線グリッド上に配線を敷設する配線層と、垂直方向の配線グリッド上に配線を敷設する配線層とを交互に積み重ねられて構成される。また、これらの配線層は必要に応じて上下の配線層にある配線をビア(Via)で接続することで、半導体基板全体の電源配線、回路配線が敷設されていく。また、これらの電源配線は、非常に複雑になるので、コンピュータで電源配線、回路配線の経路を計算していく自動配線ツールで敷設されることになる。
図2は、半導体基板の配線層のうちのn層と(n+1)層における電源配線、回路配線の敷設例を説明するための説明図である。電源配線及び回路配線は、半導体基板上に仮想された水平方向の配線グリッド550と垂直方向の配線グリッド540の上に敷設される。n層には水平方向の配線グリッド550上に複数の水平方向の電源配線vdd(m)〜vdd(m+3)が敷設され、(n+1)層には、垂直方向の配線グリッド540の上に垂直方向の電源配線500及び回路配線520が敷設される。水平方向の電源配線vdd(m)〜vdd(m+3)と垂直方向の電源配線500が交差する部分は、ビア530を配置することで、水平方向の電源配線vdd(m)〜vdd(m+3)と垂直方向の電源配線500とを接続する。
このように、n層の複数の水平方向の電源配線vdd(m)〜vdd(m+3)と(n+1)層の複数の垂直方向の電源配線500を重ねて、格子状の電源経路を作成して電源の供給経路を増やすことで、電源配線の多重化、分散化を実現する。そして、半導体集積回路全体の電源の強化を行う。
しかし、従来の電源配線、回路配線では、半導体集積回路の回路規模、回路構成、配線量により、n層の水平方向の電源配線vdd(m)〜vdd(m+3)と(n+1)層の垂直方向の電源配線500の電源配線の幅を広くすることや、電源配線を敷設する間隔を広く取ることが難しくなってくる。そのため、回路セルに十分に電流を供給することが難しくなり、また、電源の供給経路が少なくなることにより、電源配線一本一本の電流密度を高くしなければならなくなるという課題があった。
本発明は、このような従来の課題に着目してなされたもので、その目的は、電源強化をはかる半導体集積回路装置、及びその製造方法を提供することにある。
上記課題を解決するために、本発明に係る半導体集積回路装置の製造方法では、2以上の配線層を用いて、複数の電源配線及び複数の回路配線を敷設した半導体集積回路装置のレイアウトを作成する回路配線工程と、前記レイアウトから、前記2以上の配線層のうちの一つである第1の配線層に敷設されている第1の電圧を印加するための平行して延びる電源配線である2本以上の第1の電源電位供給線のうちの隣り合う任意の2本である第1の電源配線と第2の電源配線とのペアを、順次抽出する第1の電源配線抽出工程と、前記第1の配線層の上層又は下層の配線層である前記レイアウトの第2の配線層に、前記第1の電源配線と前記第2の電源配線とを接続するための電源配線である第1の電源補強配線を敷設することができる場合に、当該第1の電源補強配線を当該第2の配線層に敷設して前記レイアウトに追加する第1の電源接続工程とを有することを要旨とする。
本発明に係る半導体集積回路装置の製造方法によれば、第1の電源配線抽出工程により順次抽出された第1の電圧を印加する第1の電源電位供給線のうちの2本のペアは、第1の電源接続工程により敷設される第1の電源補強配線で接続される。また、第1の電源接続工程は、第1の電源補強配線を敷設できる場合に、第1の電源補強配線を回路配線工程が作成したレイアウトに追加する。すわなち、回路配線工程が敷設した電源配線、回路配線を変更することなく、第1の電源補強配線を追加することができる。こうすれば、第1の電圧は、回路配線工程によって敷設された第1の電源電圧供給線に加えて第1の電源補強配線によっても印加される。そのため、第1の電圧を印加する電源配線数が増やすことができるので、第1の電圧を印加する電源配線の電流密度が向上し電源強化が図れる。また、回路配線工程が電源を強化することを十分に考慮せずにレイアウトを作成していても、第1の電源接続工程が第1の電源補強配線を追加して電源の強化を実現することができる。
上記発明に係る半導体集積回路装置の製造方法では、前記第1の電源接続工程は、前記回路配線工程が用いる半導体基板上に仮想された前記第1の電源電位供給線と交差する方向の第1の配線グリッドの上に前記第1の電源補強配線を敷設する。
電源配線及び回路配線は回路配線工程により半導体基板上に仮想された第1の配線グリッドを含む配線グリッド上に敷設され、一方、第1の電源補強配線は第1の配線グリッド上に敷設される。そのため、第1の電源補強配線を敷設できるかどうかの判断は、第1の電源配線と第2の電源配線とに交差する第1の配線グリッドの上に回路配線工程が敷設した電源配線又は回路配線があるかどうかを調べるだけで良いので、第1の電源配線工程の処理が簡単になる。
また、上記発明に係る半導体集積回路装置の製造方法では、前記第1の電源接続工程は、前記回路配線工程が用いる半導体基板上に仮想された前記第1の電源電位供給線と交差する方向の第1の配線グリッドと、前記回路配線工程が用いる半導体基板上に仮想された前記第1の電源電位供給線と同じ方向の第2の配線グリッドとを用いて、前記第1の電源補強配線を敷設される。
こうすれば、第1の電源補強配線は、第1の配線グリッドと第2の配線グリッドを用いて、途中で折れ曲がることができる。そのため、第1の電源補強配線を敷設する経路の自由度があがり、第1の電源補強配線をより多く敷設することができるようになる。そのため第1の電圧を印加する電源配線の数が増え、電源強化をより図ることができる。
また、上記発明に係る半導体集積回路装置の製造方法では、前記レイアウトから、前記第1の配線層に敷設されている第2の電圧を印加するための前記第1の電源配線と同じ方向に延びる電源配線である2本以上の第2の電源電位供給線のうちの隣り合う任意の2本である第3の電源配線と第4の電源配線とのペアを、順次抽出する第2の電源配線抽出工程と、前記第1の配線層の上層又は下層の配線層である前記レイアウトの第3の配線層に、前記第3の電源配線と前記第4の電源配線とを接続するための前記第1の配線グリッドの上の電源配線である第2の電源補強配線を敷設することができる場合に、当該第2の電源補強配線を当該第3の配線層に敷設して前記レイアウトに追加する第2の電源接続工程とを有し、前記回路配線工程は、前記第1の配線層において、前記第1の電源電位供給線と前記第2の電源電位供給線を交互に配置して敷設して前記レイアウトを作成する。
本発明に係る半導体集積回路装置の製造方法によれば、第1の電源配線抽出工程により順次抽出された第1の電圧を印加する第1の電源電位供給線のうちの2本のペアは、第1の電源接続工程により敷設される第1の電源補強配線で接続される。第2の電源配線抽出工程により順次抽出された第2の電圧を印加する第2の電源電位供給線のうちの2本のペアは、第2の電源接続工程により敷設される第2の電源補強配線で接続される。
また、第1の電源接続工程は、第1の電源補強配線を敷設できる場合に、第1の電源補強配線をレイアウトに追加し、第2の電源接続工程は、第2の電源補強配線を敷設できる場合に、第2の電源補強配線をレイアウトに追加する。すわなち、回路配線工程が敷設した電源配線、回路配線を変更することなく、第1の電源補強配線及び第2の電源補強配線を追加することができる。こうすれば、第1の電圧及び第2の電圧は、回路配線工程によって敷設された第1の電源電圧供給線及び第2の電源電圧供給線に加えて第1の電源補強配線及び第2の電源補強配線によっても印加される。
そのため、第1の電圧及び第2の電圧を印加する電源配線数を増やすことができるので、第1の電圧及び第2の電圧を印加する電源配線の電流密度が向上し電源強化が図れる。また、回路配線工程が電源を強化することを十分に考慮せずにレイアウトを作成していても、第1の電源接続工程が第1の電源補強配線を追加し、第2の電源接続工程が第2の電源補強配線を追加して、電源の強化を実現することができる。
また、電源配線及び回路配線は回路配線工程により半導体基板上に仮想された第1の配線グリッドを含む配線グリッド上に敷設され、一方、第1の電源補強配線及び第1の電源補強配線は第1の配線グリッド上に敷設される。そのため、第1の電源補強配線を敷設できるかどうかの判断は、第1の電源配線と第2の電源配線とに交差する第1の配線グリッドの上に回路配線工程が敷設した電源配線又は回路配線があるかどうかを調べるだけで良い。第2の電源補強配線を敷設できるかどうかの判断は、第3の電源配線と第4の電源配線とに交差する第1の配線グリッドの上に回路配線工程が敷設した電源配線又は回路配線があるかどうかを調べるだけで良いので、第1の電源配線工程及び第2の電源配線工程の処理が簡単になる。
また、上記発明に係る半導体集積回路装置の製造方法では、前記第1の電源接続工程は、前記第1の電源補強配線を、前記第1の配線グリッドと、前記回路配線工程が用いる半導体基板上に仮想された前記第1の電源電位供給線と同じ方向の第2の配線グリッドとを用いて敷設し、前記第2の電源接続工程は、前記第2の電源補強配線を、前記第1の配線グリッドと、前記回路配線工程が用いる半導体基板上に仮想された前記第1の電源電位供給線と同じ方向の第2の配線グリッドとを用いて敷設する。
こうすれば、第1の電源補強配線及び第2の電源補強配線は、第1の配線グリッドと第2の配線グリッドを用いて、途中で折れ曲がることができる。そのため、第1の電源補強配線及び第2の電源補強配線を敷設する経路の自由度があがり、第1の電源補強配線及び第2の電源補強配線をより多く敷設することができるようになる。そのため第1の電圧及び第2の電圧を印加する電源配線の数が増え、電源強化をより図ることができる。
また、前記第1の電源配線抽出工程により抽出した前記第1の電源配線と前記第2の電源配線のペアと、前記第2の電源配線抽出工程により抽出した前記第3の電源配線と前記第4の電源配線のペアとに対して、前記第1の電源接続工程による第1の電源補強配線の敷設と、前記第2の電源接続工程による第2の電源補強配線の敷設を交互に行う。
こうすれば、第1の電源配線抽出工程と第1の電源配線抽出工程が抽出した2組の電源配線のペアに対して、第1の電源接続工程と第2の電源接続工程が、交互に第1の電源補強配線と第2の電源補強配線を敷設していく。そのため、2組の電源配線のペアに対する第1の電源補強配線の数と第2の電源補強配線の数が同じぐらいになる。このように半導体集積回路装置に対して、第1の電源補強配線と第2の電源補強配線を敷設していけば、半導体集積回路装置全体で第1の電源補強配線と第2の電源補強配線が満遍なく敷設できる。そのため、第1の電位と第2の電位とに対して、偏りのない効率の良い電源強化ができたことになる。
また、上記発明に係る半導体集積回路装置の製造方法では、前記第1の電源配線抽出工程、前記第1の電源接続工程、前記第2の電源配線抽出工程、前記第2の電源接続工程の処理が終了した後、前記2以上の配線層のうちの前記第1の配線層以外の配線層を前記第1の配線層として、前記第1の電源配線抽出工程、前記第1の電源接続工程、前記第2の電源配線抽出工程、前記第2の電源接続工程の処理を行うことを繰り返す。
こうすれば、半導体集積回路装置の複数の配線層に対して、第1の電圧を印加する電源配線と第2の電圧を印加する電源配線を、それぞれ第1の電源補強配線と第2の電源補強配線で接続することができる。そのため、半導体集積回路装置の複数の配線層の第1の電圧及び第2の電圧を印加する電源配線の強化を図ることができる。
また、上記課題を解決するために、本発明に係る半導体集積回路装置では、2以上の配線層を用いて、複数の電源配線及び複数の回路配線を敷設した半導体集積回路装置のレイアウトにおいて、当該2以上の配線層のうちの一つである第1の配線層に敷設されている第1の電圧を印加するための平行して延びる電源配線である2本以上の第1の電源電位供給線のうちの隣り合う任意の2本である第1の電源配線と第2の電源配線は、前記第1の配線層の上層又は下層の配線層である前記レイアウトの第2の配線層に、半導体基板上に仮想された前記第1の電源電位供給線と交差する方向の第1の配線グリッドの上の電源配線である第1の電源補強配線を敷設して、前記第1の電源配線と前記第2の電源配線とを接続することができる場合に、当該第2の配線層に敷設された当該第1の電源補強配線で接続され、前記レイアウトにおいて、前記第1の配線層に敷設されている第2の電圧を印加するための電源配線である2本以上の第2の電源電位供給線であって、前記第1の電源電位供給線と同じ方向に延び前記第1の電源電位供給線と交互に敷設されている当該2本以上の第2の電源電位供給線のうちの隣り合う任意の2本である第3の電源配線と第4の電源配線は、前記第1の配線層の上層又は下層の配線層である前記レイアウトの第3の配線層に、前記第1の配線グリッドの上の電源配線である第2の電源補強配線を敷設して、前記第3の電源配線と前記第4の電源配線とを接続することができる場合に、当該第3の配線層に敷設された当該第2の電源補強配線で接続されることを要旨とする。
本発明に係る半導体集積回路装置によれば、第1の電圧を印加する第1の電源電位供給線のうちの2本のペアは、第1の電源補強配線で接続され、第2の電圧を印加する第2の電源電位供給線のうちの2本のペアは、第2の電源補強配線で接続される。また、第1の電源補強配線は、第1の電源補強配線を敷設できる場合に、半導体集積回路装置のレイアウトに追加され、第2の電源補強配線は、第2の電源補強配線を敷設できる場合に、半導体集積回路装置のレイアウトに追加される。すわなち、半導体集積回路装置のレイアウトに敷設されていた電源配線、回路配線を変更することなく、第1の電源補強配線及び第2の電源補強配線が追加される。こうすれば、第1の電圧及び第2の電圧は、半導体集積回路装置のレイアウトに敷設されている第1の電源電圧供給線及び第2の電源電圧供給線に加えて第1の電源補強配線及び第2の電源補強配線によっても印加される。
そのため、第1の電圧及び第2の電圧を印加する電源配線数が増やすことができるので、第1の電圧及び第2の電圧を印加する電源配線の電流密度が向上し電源強化が図れる。また、半導体集積回路装置のレイアウトが電源を強化することを十分に考慮せずに作成されたものであっても、第1の電源補強配線と第2の電源補強配線が追加されるので、電源の強化を実現することができる。
また、半導体集積回路装置のレイアウトにおける電源配線及び回路配線は半導体基板上に仮想された第1の配線グリッドを含む配線グリッド上に敷設され、一方、第1の電源補強配線及び第2の電源補強配線は第1の配線グリッド上に敷設される。そのため、第1の電源補強配線を敷設できるかどうかの判断は、第1の電源配線と第2の電源配線とに交差する第1の配線グリッドの上に半導体集積回路装置のレイアウトに敷設してある電源配線又は回路配線があるかどうかを調べるだけで良い。第2の電源補強配線を敷設できるかどうかの判断は、第3の電源配線と第4の電源配線とに交差する第1の配線グリッドの上に半導体集積回路装置のレイアウトに敷設してある電源配線又は回路配線があるかどうかを調べるだけで良いので、第1の電源配線工程及び第2の電源配線工程の処理が簡単になる。
また、上記発明に係る半導体集積回路装置では、前記第1の電源補強配線及び前記第2の電源補強配線は、前記半導体基板上に仮想された、前記第1の配線グリッド、及び前記第1の電源電位供給線と同じ方向の第2の配線グリッドを用いて敷設される。
こうすれば、第1の電源補強配線及び第2の電源補強配線は、第1の配線グリッドと第2の配線グリッドを用いて、途中で折れ曲がることができる。そのため、第1の電源補強配線及び第2の電源補強配線を敷設する経路の自由度があがり、第1の電源補強配線及び第2の電源補強配線をより多く敷設することができるようになり、第1の電圧及び第2の電圧を印加する電源配線における電源強化をより図ることができる。
以下、本発明に係る半導体集積回路装置の製造方法の実施例について図面を参照して説明する。
図1は、実施例1の半導体集積回路装置の製造方法を説明するためのフローチャートである。この半導体集積回路装置の製造方法では、まず最初にステップS100にて、回路配線工程が、電源配線、回路配線を敷設して半導体集積回路装置のレイアウトを作成する。
図2は、回路配線工程による電源配線と回路配線の敷設が終わった半導体集積回路装置のレイアウトの例である。図2には、半導体集積回路装置の配線層のうちのn層(第1の配線層)と(n+1)層(第2の配線層)とに敷設された電位vdd(第1の電位)の電源配線と回路配線の一部を示している。以下、実施例1の半導体集積回路装置の製造方法を、図2に示した電源配線と回路配線のレイアウトの例を用いて説明する。
n層には、回路配線工程により、水平方向の配線グリッド550(第2の配線グリッド)の上に電位vddを印加する電源配線vdd(i)(第1の電源電位供給線)が敷設されている。ここで、iは電源配線1本1本を識別するための整数である。n層では、iは図2の下から上に向かって一つづつ番号が増えるように割り振られる。図2には、これらの電源配線のうちの4本vdd(m)〜vdd(m+3)だけを示している。n層の上の配線層である(n+1)層には、回路配線工程により、垂直方向の配線グリッド540(第1の配線グリッド)の上に電位vddを印加する電源配線500と回路配線520が敷設されている。
電源配線vdd(i)と電源配線500が交差する部分には、ビア530が配置され、電源配線vdd(i)と電源配線500とが接続されている。このようにして、電位vddを印加する電源配線が格子状にはりめぐらされ、半導体集積回路装置のいたるところにある回路セルに電位vddが印加されている。
ステップS110にて、実行する前に指定されている対象の配線層であるn層を取得する。
次に、ステップS120にて、第1の電源配線抽出工程は、n層に敷設してある電位vddを印加する電源配線のペアのうち、処理をしていないペアを抽出する。ここで、電位vddを印加する電源配線のペアとは、電位vddを印加する電源配線vdd(m)〜vdd(m+3)のなかの隣り合う電源配線のペア(第1の電源配線と第2の電源配線のペア)を意味する。
図2では、電位vddを印加する電源配線は、電源配線vdd(m)〜vdd(m+3)の4本ある。この電源配線vdd(m)〜vdd(m+3)のうちの隣り合う電源配線のペアは、vdd(m)とvdd(m+1)、vdd(m+1)とvdd(m+2)、vdd(m+2)とvdd(m+3)の3組ある。第1の電源配線抽出工程は、これらのペアのうち、番号の小さいほうから、すなわち、vdd(m)とvdd(m+1)を最初に抽出する。そして、以降のステップでvdd(m)とvdd(m+1)の処理をする。そして、次にステップS120が呼ばれるとvdd(m+1)とvdd(m+2)を抽出する。
次に、ステップS130にて、第1の電源接続工程は、電源配線のペアを(n+1)層で接続する電源配線(第1の電源補強配線)を新たに敷設できるかどうかを調べる。電源配線のペアを接続する第1の電源補強配線を敷設できるかどうかの判断は、(n+1)層において、垂直方向の配線グリッド540の上で、かつ、電源配線のペアの間に電源配線又は回路配線が敷設されているかどうかを調べることにより行う。電源配線及び回路配線が敷設されていなければ、新たに第1の電源補強配線を敷設できると判断し、ステップS140に進む。このとき、電源配線及び回路配線が敷設されていない場所、すなわち、第1の電源補強配線を新たに施設できる場所を記憶しておき、ステップS140で使用できるようにしておく。一方、電源配線及び回路配線が敷設されていれば、新たに第1の電源補強配線を敷設できないと判断し、ステップS150に進む。
次にステップS140にて、第1の電源接続工程は、ステップS130で見つけた位置に第1の電源補強配線を新たに敷設する。そして、(n+1)層にある第1の電源補強配線とn層にある第1の電源配線のペアを接続するビア530を敷設する。
このように、ステップS130〜ステップS140のループを繰り返すことで、次のように第1の電源補強配線が(n+1)層に多数敷設されていく。
ステップS150にて、(n+1)層の全ての電源配線のペアに対して、処理が終了したかどうか判断し、処理が終了していれば、図1のフローチャートの処理を終了する。一方、処理を終了していなければ、ステップS120に進み、別の電源配線のペアを抽出して処理を進めていく。図3は、実施例1の方法により敷設した第1の電源補強配線の例を説明するための図である。図1のフローチャートを実行することにより、4本の第1の電源補強配線v1(p)〜v1(p+3)が敷設されている。
以下、実施例1の効果を記載する。図2のn層において、電位vddを印加する電源配線はvdd(m)〜vdd(m+3)の4本であったが、(n+1)層に第1の電源補強配線v1(p)〜v1(p+3)を追加することで、電位vddを印加する電源配線の数を増やすことができている。そのため、電位vddを印加する電源配線の経路が増え、全体の電流密度が向上し、電源強化が図れたことになる。
また、追加した第1の電源補強配線v1(p)〜v1(p+3)は、回路配線工程が作成した電源配線、回路配線の空いている所に敷設されるので、回路配線工程では、第1の電源補強配線v1(p)〜v1(p+3)の追加のことを考慮する必要がない。そのため、従来の自動配線ツールをそのまま利用して、簡単に電源強化を実施することが可能になる。
以下、前記実施例1の変形例を記載する。
(変形例1)
(変形例1)
ステップS130において、第1の電源補強配線を敷設できるかどうかを次の方法で判断する。
(1)電位vddのn層の電源配線のペアのうちの1本と、垂直方向の配線グリッド540とが交差する点の位置を求める。
(2)電位vddのn層の電源配線のペアのうちの(1)とは別の1本と、垂直方向の配線グリッド540が交差する点の位置を求める。
(3)(1)で求めた点と、(2)で求めた点を、垂直方向の配線グリッド540と水平方向の配線グリッド550との上で、既に電源配線、回路配線を敷設していない部分を通って接続できるかを調べる。接続できる場合は、接続できた経路を一つ記憶しておく。接続できなければ、第1の電源補強配線を敷設できないと判断する。
(1)電位vddのn層の電源配線のペアのうちの1本と、垂直方向の配線グリッド540とが交差する点の位置を求める。
(2)電位vddのn層の電源配線のペアのうちの(1)とは別の1本と、垂直方向の配線グリッド540が交差する点の位置を求める。
(3)(1)で求めた点と、(2)で求めた点を、垂直方向の配線グリッド540と水平方向の配線グリッド550との上で、既に電源配線、回路配線を敷設していない部分を通って接続できるかを調べる。接続できる場合は、接続できた経路を一つ記憶しておく。接続できなければ、第1の電源補強配線を敷設できないと判断する。
第1の電源補強配線を敷設できる経路として、垂直方向の配線グリッド540と水平方向の配線グリッド550を用いたので、配線経路の自由度があがり、第1の電源補強配線を敷設できる本数が増やすことができる。図4は、実施例1の変形例1の方法で、第1の電源補強配線を敷設した例を説明するための図である。この例では、図3に比べて、第1の電源補強配線v1(p+4)が増えている。このように、より電源配線の本数、経路を増やすことができるので、電源の強化をすることができる。
図5は、本発明に係る実施例2の半導体集積回路装置の製造方法を説明するためのフローチャートである。この半導体集積回路装置の製造方法では、まず最初にステップS200にて、回路配線工程が、電源配線、回路配線を敷設して半導体集積回路装置のレイアウトを作成する。
図6は、回路配線工程による電源配線と回路配線の敷設が終わった半導体集積回路装置のレイアウトに、第1の電源接続工程と第2の電源接続工程により第1の電源補強配線v1(p),v1(p+1)と第2の電源補強配線v2(p),v2(p+1)を敷設して、電源の強化を図った例である。図6には、半導体集積回路装置の配線層のうちのn層(第1の配線層)と(n+1)層(第2の配線層及び第3の配線層)とに敷設された電位vdd(第1の電位)とvss(第2の電位)の2系統の電源配線と回路配線の一部を示している。以下、実施例2の半導体集積回路装置の製造方法を、図6に示した電源配線と回路配線のレイアウトの例を用いて説明する。
図6のn層には、回路配線工程により、水平方向の配線グリッド550(第2の配線グリッド)の上に電位vddを印加する電源配線vdd(i)(第1の電源電位供給線)と電位vssを印加する電源配線vss(i)(第2の電源電位供給線)が交互に敷設される。ここで、iは電源配線1本1本を識別するための整数である。n層では、iは図6の下から上に向かって一つづつ番号が増えるように割り振られる。図6には、これらの電源配線のうちの6本vdd(m)〜vdd(m+2)、vss(m)〜vss(m+2)だけを示している。n層の上の配線層である(n+1)層には、回路配線工程により、垂直方向の配線グリッド540(第1の配線グリッド)の上に電位vddを印加する電源配線501、電位vssを印加する電源配線502と回路配線520が敷設される。
電源配線vdd(i)と電源配線501が交差する部分には、ビア530が配置され、電源配線vdd(i)と電源配線501とが接続される。一方、電源配線vss(i)と電源配線502が交差する部分にも、ビア530が配置され、電源配線vss(i)と電源配線502とが接続される。このようにして、電位vddを印加する電源配線と電位vssを印加する電源配線が格子状にはりめぐらされ、半導体集積回路装置のいたるところにある回路セルに電位vdd、電位vssが印加される。
また、半導体集積回路装置の規模や種類により、回路配線工程は、n層と(n+1)層だけでなく更に多数の配線層を用いて電源配線、回路配線を敷設したり、図6に示したよりも細かい配線グリッドを用いて、図6の電源配線や回路配線の間の領域に、更に他の電源配線や回路配線、回路セルなどを敷設することがある。このような場合でも、本発明に係る半導体集積回路装置の製造方法により、電源の強化を図ることができる。
ステップS210にて、図5のフローチャートを実行する前に指定されている対象の配線層であるn層を取得する。そして、電位vddを系統1とし、電位vssを系統2として、2つの電位を系統1、2に割り当てる。半導体集積回路装置で使用している全ての配線層に対して図5のフローチャートを実行し第1の電源補強配線及び第2の電源補強配線を敷設していくことで、半導体集積回路装置全体の電源の強化を実現する。そのため、半導体集積回路装置で使用している全ての配線層を順次指定して、図5のフローチャートを実行する。
次に、ステップS220にて、第1の電源配線抽出工程は、n層に敷設してある電位vddを印加する電源配線のペアのうち、処理をしていないペアを抽出する。ここで、電位vddを印加する電源配線のペアとは、電位vddを印加する電源配線vdd(m)〜vdd(m+2)のなかの隣り合う電源配線のペア(第1の電源配線と第2の電源配線のペア)を意味する。
図6では、電位vddを印加する電源配線は、電源配線vdd(m)〜vdd(m+2)の3本ある。この電源配線vdd(m)〜vdd(m+2)のうちの隣り合う電源配線のペアは、vdd(m)とvdd(m+1)、vdd(m+1)とvdd(m+2)の2組ある。第1の電源配線抽出工程は、これらのペアのうち、番号の小さいほうから、すなわち、vdd(m)とvdd(m+1)を最初に抽出する。そして、以降のステップでvdd(m)とvdd(m+1)の処理をする。そして、次にステップS220が呼ばれるとvdd(m+1)とvdd(m+2)を抽出する。
次に、ステップS230にて、第2の電源配線抽出工程は、n層に敷設してある電位vssを印加する電源配線のペアのうち、処理をしていないペアを抽出する。ここで、電位vssを印加する電源配線のペアとは、電位vssを印加する電源配線vss(m)〜vss(m+2)のなかの隣り合う電源配線のペア(第3の電源配線と第4の電源配線のペア)を意味する。
図6には、電位vssを印加する電源配線は、電源配線vss(m)〜vss(m+2)の3本ある。この電源配線vss(m)〜vss(m+2)のうちの隣り合う電源配線のペアは、vss(m)とvss(m+1)、vss(m+1)とvss(m+2)の2組ある。第2の電源配線抽出工程は、これらのペアのうち、番号の小さいほうから、すなわち、vss(m)とvss(m+1)を最初に抽出する。そして、次にステップS230が呼ばれたときにvss(m+1)とvss(m+2)を抽出する。
次に、ステップS240にて、ステップS220又はステップS230で抽出した電源配線のペアのうち、系統1の電位を印加する電源配線のペアを(n+1)層で接続する電源配線(系統1の電源補強配線)を新たに敷設できるかどうかを調べる。ここで、系統1が電位vddを指している場合は、系統1の電源補強配線は第1の電源補強配線を指し、ステップS240の処理は第1の電源接続工程により行われる。一方、系統1が電位vssを指している場合は、系統1の電源補強配線は第2の電源補強配線を指し、ステップS240の処理は、第2の電源接続工程により行われる。
電源配線のペアを接続する電源補強配線を敷設できるかどうかの判断は、(n+1)層において、垂直方向の配線グリッド540の上で、かつ、電源配線のペアの間に電源配線又は回路配線が敷設されているかどうかを調べることによる。電源配線及び回路配線が敷設されていなければ、新たに系統1の電源補強配線を敷設できると判断し、ステップS250に進む。このとき、電源配線及び回路配線が敷設されていない場所、すなわち、系統1の電源補強配線を新たに施設できる場所を記憶しておき、ステップS250で使用できるようにしておく。一方、電源配線及び回路配線が敷設されていれば、新たに系統1の電源補強配線を敷設できないと判断し、ステップS260に進む。
次にステップS250にて、ステップS240で見つけた位置に系統1の電源補強配線を新たに敷設する。そして、(n+1)層にある系統1の電源補強配線とn層にある系統1の電源配線のペアを接続するビア530を敷設する。この処理は、系統1が電位vddを指している場合は、第1の電源接続工程により行われ、系統1が電位vssを指している場合は、第2の電源接続工程により行われる。
次に、ステップS260にて、ステップS220又はステップS230で抽出した電源配線のペアのうち、系統2の電位を印加する電源配線のペアを(n+1)層で接続する電源配線(系統2の電源補強配線)を新たに敷設できるかどうかを調べる。ここで、系統2が電位vddを指している場合は、系統2の電源補強配線は第1の電源補強配線を指し、ステップS260の処理は第2の電源接続工程により行われる。一方、系統2が電位vssを指している場合は、系統2の電源補強配線は第2の電源補強配線を指し、ステップS260の処理は、第2の電源接続工程により行われる。
電源配線のペアを接続する電源補強配線を敷設できるかどうかは、(n+1)層において、垂直方向の配線グリッド540の上で、かつ、電源配線のペアの間に電源配線又は回路配線が敷設されているかどうかを調べることになる。電源配線及び回路配線が敷設されていなければ、新たに系統2の電源補強配線を敷設できると判断し、ステップS270に進む。このとき、電源配線及び回路配線が敷設されていない場所、すなわち、系統2の電源補強配線を新たに施設できる場所を記憶しておき、ステップS270で使用できるようにしておく。一方、電源配線及び回路配線が敷設されていれば、新たに系統2の電源補強配線を敷設できないと判断し、ステップS290に進む。
また、ステップS260では、系統2の電源補強配線を新たに敷設できるかどうか調べる前に、新たに敷設した第1の電源補強配線の数と第2の電源補強配線の数との差を計算する。この差が予め定めた数以上になっている場合は、系統2の電源補強配線を新たに敷設できないと判断し、ステップS290に進む。こうすることで、第1の電源補強配線の数と第2の電源補強配線の数を同じぐらいにすることができるので、電位vddと電位vssに対する電源強化の効果も同じ程度になる。そのため効率の良い電源強化を実現できるようになる。また、実施例2では、予め定めた数は、n層の電源配線数の10%ぐらいになるようにする。
次にステップS280にて、系統1に割り当て割れている電位と系統2に割り当てられている電位を入れ替える。系統1が電位vddを指し、系統2が電位vssを指している場合は、ステップS280により、系統1が電位vssを指し、系統2が電位vddを指すように変更される。こうすることで、電位vddと電位vssの敷設の優先順位が毎回変わり、電位vddと電位vssに対する第1の電源補強配線と第2の電源補強配線が満遍なく敷設されることになる。ステップS280の処理が終わると、ステップS240に進む。
このように、ステップS240〜ステップS280のループを繰り返すことで、次のように第1の電源補強配線と第2の電源補強配線とが(n+1)層において満遍なく敷設されていく。
(1)電位vdd(系統1)の電源配線のペアを接続する第1の電源補強配線の敷設(ステップS240、ステップS250)
(2)電位vss(系統2)の電源配線のペアを接続する第2の電源補強配線の敷設(ステップS260、ステップS270)
(3)電位vdd(系統1)の電源配線のペアを接続する2本目の第1の電源補強配線の敷設(ステップS240、ステップS250)
(4)電位vss(系統2)の電源配線のペアを接続する2本目の第2の電源補強配線の敷設(ステップS260、ステップS270)
(1)電位vdd(系統1)の電源配線のペアを接続する第1の電源補強配線の敷設(ステップS240、ステップS250)
(2)電位vss(系統2)の電源配線のペアを接続する第2の電源補強配線の敷設(ステップS260、ステップS270)
(3)電位vdd(系統1)の電源配線のペアを接続する2本目の第1の電源補強配線の敷設(ステップS240、ステップS250)
(4)電位vss(系統2)の電源配線のペアを接続する2本目の第2の電源補強配線の敷設(ステップS260、ステップS270)
ステップS290にて、(n+1)層の全ての電源配線のペアに対して、処理が終了したかどうか判断し、処理が終了していれば、図5のフローチャートの処理を終了する。一方、処理を終了していなければ、ステップS220に進み、別の電源配線のペアを抽出して処理を進めていく。
このようにして敷設した第1の電源補強配線と第2の電源補強配線がv1(p)、v1(p+1)、v2(p)、v2(p+2)である。
以下、実施例2の効果を記載する。図6のn層において、電位vddを印加する電源配線はvdd(m)〜vdd(m+2)の3本、電位vssを印加する電源配線はvss(m)〜vss(m+2)の3本であった。(n+1)層に第1の電源補強配線v1(p)〜v1(p+1)、第2の電源補強配線v2(p)〜v2(p+1)を追加することで、電位vddと電位vssを印加する電源配線の数を増やすことができている。そのため、電位vddと電位vssを印加する電源配線の経路が増え、全体の電流密度が向上し、電源強化が図れたことになる。
また、追加した第1の電源補強配線v1(p),v1(p+1)と第2の電源補強配線v2(p),v2(p+1)は、回路配線工程が作成した電源配線、回路配線の空いている所に敷設される。そのため、回路配線工程では、第1の電源補強配線v1(p),v1(p+1)と第2の電源補強配線v2(p),v2(p+1)の追加のことを考慮する必要がない。そのため、従来の自動配線ツールをそのまま利用して、簡単に電源強化を実施することが可能になる。
以下、前記実施例2の変形例を記載する。
(変形例1)
(変形例1)
ステップS240、ステップS260において、系統1又は系統2の電源補強配線を敷設できるかどうかを次の方法で判断する。
(1)系統1又は系統2のn層の電源配線のペアのうちの1本と、垂直方向の配線グリッド540とが交差する点の位置を求める。
(2)系統1又は系統2のn層の電源配線のペアのうちの(1)とは別の1本と、垂直方向の配線グリッド540が交差する点の位置を求める。
(3)(1)で求めた点と、(2)で求めた点を、垂直方向の配線グリッド540と水平方向の配線グリッド550との上で、既に電源配線、回路配線を敷設していない部分を通って接続できるかを調べる。接続できる場合は、接続できた経路を一つ記憶しておく。接続できなければ、系統1又は系統2の電源補強配線を敷設できないと判断する。
(1)系統1又は系統2のn層の電源配線のペアのうちの1本と、垂直方向の配線グリッド540とが交差する点の位置を求める。
(2)系統1又は系統2のn層の電源配線のペアのうちの(1)とは別の1本と、垂直方向の配線グリッド540が交差する点の位置を求める。
(3)(1)で求めた点と、(2)で求めた点を、垂直方向の配線グリッド540と水平方向の配線グリッド550との上で、既に電源配線、回路配線を敷設していない部分を通って接続できるかを調べる。接続できる場合は、接続できた経路を一つ記憶しておく。接続できなければ、系統1又は系統2の電源補強配線を敷設できないと判断する。
第1の電源補強配線及び第2の電源補強配線を敷設できる経路として、垂直方向の配線グリッド540と水平方向の配線グリッド550を用いたので、配線経路の自由度があがり、第1の電源補強配線及び第2の電源補強配線を敷設できる本数が増やすことができる。図7は、実施例2の変形例1の方法で、第1の電源補強配線及び第2の電源補強配線を敷設した例を説明するための図である。この例では、図6に比べて、第1の電源強配線v1(P+2)及び第2の電源補強配線v2(p+2)が増えている。このように、より電源配線の本数、経路を増やすことができるので、電源の強化をすることができる。
500…垂直方向の電源配線、501…電源配線、502…電源配線、520…回路配線、530…ビア(Via)、540…垂直方向の配線グリッド、550…水平方向の配線グリッド、vdd…第1の電位、vdd(m)…電源配線、v1(p)…第1の電源補強配線、vss…第2の電位、vss(m)…電源配線、v2(p)…第2の電源補強配線。
Claims (9)
- 2以上の配線層を用いて、複数の電源配線及び複数の回路配線を敷設した半導体集積回路装置のレイアウトを作成する回路配線工程と、
前記レイアウトから、前記2以上の配線層のうちの一つである第1の配線層に敷設されている第1の電圧を印加するための平行して延びる電源配線である2本以上の第1の電源電位供給線のうちの隣り合う任意の2本である第1の電源配線と第2の電源配線とのペアを、順次抽出する第1の電源配線抽出工程と、
前記第1の配線層の上層又は下層の配線層である前記レイアウトの第2の配線層に、前記第1の電源配線と前記第2の電源配線とを接続するための電源配線である第1の電源補強配線を敷設することができる場合に、当該第1の電源補強配線を当該第2の配線層に敷設して前記レイアウトに追加する第1の電源接続工程とを有することを特徴とする半導体集積回路装置の製造方法。 - 請求項1に記載の半導体集積回路装置の製造方法であって、
前記第1の電源接続工程は、前記回路配線工程が用いる半導体基板上に仮想された前記第1の電源電位供給線と交差する方向の第1の配線グリッドの上に前記第1の電源補強配線を敷設することを特徴とする半導体集積回路装置の製造方法。 - 請求項1に記載の半導体集積回路装置の製造方法であって、
前記第1の電源接続工程は、前記回路配線工程が用いる半導体基板上に仮想された、前記第1の電源電位供給線と交差する方向の第1の配線グリッドと、前記回路配線工程が用いる半導体基板上に仮想された、前記第1の電源電位供給線と同じ方向の第2の配線グリッドとを用いて、前記第1の電源補強配線を敷設することを特徴とする半導体集積回路装置の製造方法。 - 請求項2に記載の半導体集積回路装置の製造方法であって、
前記レイアウトから、前記第1の配線層に敷設されている第2の電圧を印加するための前記第1の電源配線と同じ方向に延びる電源配線である2本以上の第2の電源電位供給線のうちの隣り合う任意の2本である第3の電源配線と第4の電源配線とのペアを、順次抽出する第2の電源配線抽出工程と、
前記第1の配線層の上層又は下層の配線層である前記レイアウトの第3の配線層に、前記第3の電源配線と前記第4の電源配線とを接続するための前記第1の配線グリッドの上の電源配線である第2の電源補強配線を敷設することができる場合に、当該第2の電源補強配線を当該第3の配線層に敷設して前記レイアウトに追加する第2の電源接続工程とを有し、
前記回路配線工程は、前記第1の配線層において、前記第1の電源電位供給線と前記第2の電源電位供給線を交互に配置して敷設して前記レイアウトを作成することを特徴とする半導体集積回路装置の製造方法。 - 請求項4に記載の半導体集積回路装置の製造方法であって、
前記第1の電源接続工程は、前記第1の電源補強配線を、前記第1の配線グリッドと、前記回路配線工程が用いる半導体基板上に仮想された前記第1の電源電位供給線と同じ方向の第2の配線グリッドとを用いて敷設し、
前記第2の電源接続工程は、前記第2の電源補強配線を、前記第1の配線グリッドと、前記回路配線工程が用いる半導体基板上に仮想された前記第1の電源電位供給線と同じ方向の第2の配線グリッドとを用いて敷設することを特徴とする半導体集積回路装置の製造方法。 - 請求項4に記載の半導体集積回路装置の製造方法であって、
前記第1の電源配線抽出工程により抽出した前記第1の電源配線と前記第2の電源配線のペアと、前記第2の電源配線抽出工程により抽出した前記第3の電源配線と前記第4の電源配線のペアとに対して、前記第1の電源接続工程による第1の電源補強配線の敷設と、前記第2の電源接続工程による第2の電源補強配線の敷設を交互に行うことを特徴とする半導体集積回路装置の製造方法。 - 請求項4〜6のいずれか一項に記載の半導体集積回路装置の製造方法であって、
前記第1の電源配線抽出工程、前記第1の電源接続工程、前記第2の電源配線抽出工程、前記第2の電源接続工程の処理が終了した後、前記2以上の配線層のうちの前記第1の配線層以外の配線層を前記第1の配線層として、前記第1の電源配線抽出工程、前記第1の電源接続工程、前記第2の電源配線抽出工程、前記第2の電源接続工程の処理を行うことを繰り返すことを特徴とする半導体集積回路装置の製造方法。 - 2以上の配線層を用いて、複数の電源配線及び複数の回路配線を敷設した半導体集積回路装置のレイアウトにおいて、当該2以上の配線層のうちの一つである第1の配線層に敷設されている第1の電圧を印加するための平行して延びる電源配線である2本以上の第1の電源電位供給線のうちの隣り合う任意の2本である第1の電源配線と第2の電源配線は、
前記第1の配線層の上層又は下層の配線層である前記レイアウトの第2の配線層に、半導体基板上に仮想された前記第1の電源電位供給線と交差する方向の第1の配線グリッドの上の電源配線である第1の電源補強配線を敷設して、前記第1の電源配線と前記第2の電源配線とを接続することができる場合に、当該第2の配線層に敷設された当該第1の電源補強配線で接続され、
前記レイアウトにおいて、前記第1の配線層に敷設されている第2の電圧を印加するための電源配線である2本以上の第2の電源電位供給線であって、前記第1の電源電位供給線と同じ方向に延び前記第1の電源電位供給線と交互に敷設されている当該2本以上の第2の電源電位供給線のうちの隣り合う任意の2本である第3の電源配線と第4の電源配線は、
前記第1の配線層の上層又は下層の配線層である前記レイアウトの第3の配線層に、前記第1の配線グリッドの上の電源配線である第2の電源補強配線を敷設して、前記第3の電源配線と前記第4の電源配線とを接続することができる場合に、当該第3の配線層に敷設された当該第2の電源補強配線で接続されることを特徴とする半導体集積回路装置。 - 請求項8に記載の半導体集積回路装置であって、
前記第1の電源補強配線及び前記第2の電源補強配線は、前記半導体基板上に仮想された、前記第1の配線グリッド、及び前記第1の電源電位供給線と同じ方向の第2の配線グリッドを用いて敷設されることを特徴とする半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005245363A JP2007059748A (ja) | 2005-08-26 | 2005-08-26 | 半導体集積回路装置、及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005245363A JP2007059748A (ja) | 2005-08-26 | 2005-08-26 | 半導体集積回路装置、及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007059748A true JP2007059748A (ja) | 2007-03-08 |
Family
ID=37922950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005245363A Withdrawn JP2007059748A (ja) | 2005-08-26 | 2005-08-26 | 半導体集積回路装置、及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007059748A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010126761A (ja) * | 2008-11-27 | 2010-06-10 | Sumitomo Chemical Co Ltd | 銀ナノ構造体の製造方法 |
KR101053666B1 (ko) | 2009-07-31 | 2011-08-02 | 주식회사 하이닉스반도체 | 반도체 장치의 레이아웃 구조 |
JP2012142434A (ja) * | 2010-12-28 | 2012-07-26 | Toshiba Corp | 半導体集積回路の配線方法、半導体回路配線装置および半導体集積回路 |
-
2005
- 2005-08-26 JP JP2005245363A patent/JP2007059748A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010126761A (ja) * | 2008-11-27 | 2010-06-10 | Sumitomo Chemical Co Ltd | 銀ナノ構造体の製造方法 |
KR101053666B1 (ko) | 2009-07-31 | 2011-08-02 | 주식회사 하이닉스반도체 | 반도체 장치의 레이아웃 구조 |
JP2012142434A (ja) * | 2010-12-28 | 2012-07-26 | Toshiba Corp | 半導体集積回路の配線方法、半導体回路配線装置および半導体集積回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110795908B (zh) | 偏差驱动的总线感知总体布线方法 | |
KR101856437B1 (ko) | 초전도 회로 물리적 레이아웃 시스템 및 방법 | |
JPS60130843A (ja) | 接続路を設定する方法 | |
JPH05109890A (ja) | 回路配列組込み方法 | |
JP2005209776A (ja) | 自動設計方法、自動設計装置、及び半導体集積回路 | |
US20180285508A1 (en) | Capacity model for global routing | |
US8898606B1 (en) | Layout pattern correction for integrated circuits | |
JP2007059748A (ja) | 半導体集積回路装置、及びその製造方法 | |
US7376921B2 (en) | Methods for tiling integrated circuit designs | |
JP2001306641A (ja) | 半導体集積回路の自動配置配線方法 | |
Yan et al. | BSG-route: A length-constrained routing scheme for general planar topology | |
US8250512B2 (en) | Apparatus for preventing congestive placement and associated method | |
JP2006165091A (ja) | 半導体集積装置、その設計方法、設計装置、およびプログラム | |
JP3567134B2 (ja) | 電子デバイスおよび電子装置を製造および設計する方法 | |
US5825659A (en) | Method for local rip-up and reroute of signal paths in an IC design | |
JP2006285445A (ja) | レイアウト設計方法、レイアウト設計プログラム、およびレイアウト設計装置 | |
TWI534645B (zh) | 積體電路設計中之通孔嵌入 | |
JP2010073073A (ja) | レイアウト設計方法、装置及びプログラム | |
JP5900540B2 (ja) | レイアウト設計方法及びレイアウト設計支援プログラム | |
JP3548398B2 (ja) | 概略経路決定方法および概略経路決定方式 | |
KR100199009B1 (ko) | 목표지향 미로탐색에 의한 인쇄회로기판 자동 배선방법 | |
US20030135837A1 (en) | Method and apparatus for automatic arrangement and wiring for a semiconductor integrated circuit design and wiring program therefor | |
JP5035003B2 (ja) | 配線レイアウト装置、配線レイアウト方法及び配線レイアウトプログラム | |
JP2008047562A (ja) | 回路基板の配線方法及び配線支援装置 | |
JP2004128315A (ja) | 半導体集積回路及びその配線方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070405 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081104 |