JP2008047562A - 回路基板の配線方法及び配線支援装置 - Google Patents
回路基板の配線方法及び配線支援装置 Download PDFInfo
- Publication number
- JP2008047562A JP2008047562A JP2006218727A JP2006218727A JP2008047562A JP 2008047562 A JP2008047562 A JP 2008047562A JP 2006218727 A JP2006218727 A JP 2006218727A JP 2006218727 A JP2006218727 A JP 2006218727A JP 2008047562 A JP2008047562 A JP 2008047562A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- connector
- terminal
- circuit board
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
【解決手段】 配線支援装置10は、チップの一辺にある全ての端子を端子群と定義する端子形状補正手段11と、ラインサーチ法により、コネクタにネットを割り当てる概略自動配線処理手段19と、チップの各端子からビア落とし込み領域の縁部における各ビアまで配線を引き出すビア引出配線手段14と、コネクタの各ポートからビア禁止領域の縁部まで配線を引き出すポート引出配線手段15と、前記ネットを参照して、迷路法により、前記ネットの配線経路とする詳細自動配線処理手段20と、を備えている。
【選択図】 図4
Description
図1(a)はこの発明を実施するための第1の実施形態における配線方法を適用する回路基板の一例を示す平面図、図1(b)は図1(a)に示す回路基板の矢視A−A線の断面図、図2(a)は図1に示す回路基板の構成部材である低温焼成多層セラミック基板の一例を示す平面図、図2(b)は図2(a)に示す低温焼成多層セラミック基板の矢視B−B線の断面図、図3(a)は複数の低温焼成多層セラミック基板を三次元で連結した一例を示す部分断面斜視図、図3(b)は複数の低温焼成多層セラミック基板を三次元で連結した他の例を示す斜視図である。
ポートインスタンスを、X座標(Y座標)を基準に昇順ソートを行ない、ポートインスタンスを順次取得する。
奇数番目に取得したポートインスタンスからは、ビア落とし込み領域4の縁部4aまで配線を引き出し、ビア5を打つ。なお、図9においては、紙面においてチップの左右にあるポートインスタンスからは左右のそれぞれの方向に配線を引き出しているが、紙面においてチップの上下にあるポートインスタンスからは上下のそれぞれの方向に配線を引き出すことになる。
また、偶数番目に取得したポートインスタンスからは、ビア落とし込む領域4の縁部4aからビア1個分だけ内側まで配線を引き出し、ビア5を打つ。
ポート引出配線手段15は、レイアウト情報記憶手段11に記憶されたコネクタポートデータをもとに、配線条件記憶手段12に記憶されたルールに従って、各低温焼成多層セラミック基板1にあるコネクタ3のポート3cからビア禁止領域6の縁部6aまで配線を引き出す処理を行なう。
まず、レイアウト情報記憶手段11に記憶された基板情報ファイルに書かれたコネクタ3のゾーン座標と配線条件記憶手段12に記憶されたルールファイルのビアレンジの値からビア禁止領域6を計算する。
取得したポート3cからビア禁止領域6の縁部6aまで、基板の外側から内側に向かって、各ポート3cの延在方向に沿って配線を引き出す。なお、図10においては、紙面において低温焼成多層セラミック基板1の左右にあるコネクタからは水平方向に配線を引き出しているが、紙面において低温焼成多層セラミック基板1の上下にあるコネクタからは鉛直方向に配線を引き出すことになる。なお、ポート引出配線3dを配線する基板層は、ポート3cが配置されている基板層に対応した配線層とする。また、オス型コネクタ3a及びメス型コネクタ3bの全てのコネクタ3に対して行なう。
以上のように作成したポート引出配線3dを、後述する詳細自動配線処理における迷路法によって配線する場合に、スタート地点又はターゲット地点として配線処理を行なうことになる。
つぎに、スタート地点を含む端子群2bから第1の線分8a(図11の実線部分)を発生させる。ここで、第1の線分8aは、配線領域内であり障害物に当たるまで線分を伸ばす。なお、図11においては、第1の低温焼成多層セラミック基板1a上にあるチップAの左辺が第1のスタート地点を含む端子群2bとし、チップCの左辺が第1のターゲット地点を含む端子群2bとしている。また、チップAの左辺から発生した第1の線分8aは、コネクタ3を介して隣接する第2の低温焼成多層セラミック基板1bに伸び、配線領域外となる低温焼成多層セラミック基板1bの左辺で第1の線分8aの端点となる。
以上の動作を、第1のターゲット地点を含む端子群2bからターゲット地点を含む端子群2bの全てに線分が到達するまで行なう。
図15に示すように、スタート地点Sまで到達したら、バックトレース処理で辿った経路をネットの配線経路とし、配線図形として登録する。なお、基板層が変わる場合には、その位置にビアセルを配置する。
つぎに、最も小さい値が設定されているグリッドを取得し、その周囲に値を設定する。この値の設定の仕方は、電源又はグランドが指定された基板層(図17においては、第3基板層)のグリッドの場合は、前述した迷路法と同様に、1グリッド進む毎にグリッドの値を「1」ずつ増やす。また、電源又はグランドが指定された基板層以外のグリッドの場合は、1グリッド進む毎にグリッドの値を「1000」ずつ増やす。また、ビアを介して他の基板層のグリッドに値を設定する場合は、前述した迷路法と同様にルールファイルのビアコスト(例えば、図17においては、ビアコスト値が「5」の場合を示している)で指定された値を増やす。
出力手段22は、配線マージ手段21を介して詳細自動配線処理手段20により得られた配線処理結果を、ファイルや表示装置17に出力する。
初期状態として、基板情報がレイアウト情報記憶手段11に保存された状態にある。そこで、まず、概略自動配線処理手段19は、レイアウト情報記憶手段11からこの基板情報を読み出す。そして、これから配線するネットにおける任意の端子をスタート地点とし、このスタート地点に対応する端子をターゲット地点とする(ステップS5)。
まず、詳細自動配線処理手段20は、レイアウト情報記憶手段11から基板情報を読み出し、この基板情報をもとに全基板層をグリッド化し(ステップS25)、配線禁止領域を設定する(ステップS26)。
まず、ポートインスタンス(チップの端子に対応)から引き出したビアをスタート地点とする。このビアが存在しない場合には、コネクタのポートから引き出した配線(ポート引出配線に対応)の端部をスタート地点とする(ステップS32)。
全グリッドの値の初期化を行なう(ステップS34)。また、スタート地点のグリッドの値を「0」とし(ステップS35)、カレント番号=0とする(ステップS36)。
ステップS45で、どのグリッドにも値を設定できなくはなかった場合には、現カレント番号+1とし(ステップS46)、ステップS37に戻る。
なお、ステップS42で、他のターゲット地点が存在しないと判断した場合には、ステップS48に進む。
1a 第1の低温焼成多層セラミック基板
1b 第2の低温焼成多層セラミック基板
1c 第3の低温焼成多層セラミック基板
1d 第4の低温焼成多層セラミック基板
2 チップ
2a 端子
2b 端子群
3 コネクタ
3a オス型コネクタ
3b メス型コネクタ
3c ポート
3d ポート引出配線
4 ビア落とし込み領域
4a 縁部
5 ビア
6 ビア禁止領域
6a 縁部
7,7a,7b 配線
7c 配線図形
8 線分
8a 第1の線分
8b 第2の線分
8c 第3の線分
9 配線禁止領域
10 配線支援装置
11 レイアウト情報記憶手段
12 配線条件記憶手段
13 端子形状補正手段
14 ビア引出配線手段
15 ポート引出配線手段
16 パラメータ設定手段
17 表示装置
18 入力装置
19 概略自動配線処理手段
20 詳細自動配線処理手段
21 配線マージ手段
22 出力手段
30a,30b 所定の基板層
100 回路基板
200 配線設計CAD装置
Claims (7)
- 複数の低温焼成多層セラミック基板がコネクタを介して相互に連結されて単一の回路基板をなし、当該単一の回路基板における複数の低温焼成多層セラミック基板に搭載されたチップ間を配線するための回路基板の配線方法であって、
前記コネクタを経由して、異なる低温焼成多層セラミック基板にそれぞれ搭載されたチップ間を配線することを特徴とする回路基板の配線方法。 - 請求項1に記載の回路基板の配線方法において、
配線するネットにおける任意の端子をスタート地点、当該スタート地点に対応する端子をターゲット地点とし、ラインサーチ法により、当該スタート地点から前記全てのターゲット地点に達するまで線分を発生させ、バックトレース処理を行なうことで、前記コネクタに前記ネットを割り当てる第1のステップと、
前記ネットを参照して、各低温焼成多層セラミック基板内におけるチップの各端子又はコネクタの各ポートのうち1つをスタート地点、当該スタート地点に対応するチップの端子又はコネクタのポートをターゲット地点とし、迷路法により、当該スタート地点からターゲット地点に達するまでグリッド値を設定し、バックトレース処理を行なうことで、前記ネットの配線経路とする第2のステップと、
を有することを特徴とする回路基板の配線方法。 - 請求項2に記載の回路基板の配線方法において、
前記チップの一辺にある全ての端子を端子群と定義するステップを、前記ステップ1の前に有し、
前記ステップ1が、配線するネットにおける任意の端子をスタート地点、当該スタート地点に対応する端子をターゲット地点とし、ラインサーチ法により、当該スタート地点を含む端子群から前記ターゲット地点を含む端子群の全てに達するまで線分を発生させ、バックトレース処理を行なうことで、前記コネクタに前記ネットを割り当てることを特徴とする回路基板の配線方法。 - 請求項2又は3に記載の回路基板の配線方法において、
前記チップの各端子からビア落とし込み領域の縁部における各ビアまで配線を引き出すステップと、前記コネクタの各ポートからビア禁止領域の縁部まで配線を引き出すステップとを、前記ステップ1と前記ステップ2との間に有し、
前記ステップ2におけるチップの各端子が前記ビア落とし込み領域の縁部における各ビア、前記ステップ2におけるコネクタの各ポートが前記ビア禁止領域の縁部における各ポート引出配線の端部、にそれぞれ対応することを特徴とする回路基板の配線方法。 - 前記請求項4に記載の配線方法において、
前記チップの端子は、前記ビアを介してポート引出配線が形成された層まで落とし込み、当該層上の配線により、当該ポート引出配線の端部と接続することを特徴とする配線方法。 - 前記請求項3又は4に記載の配線方法において、
前記チップの電源又はグランド端子は、前記ビアを介して所定の層まで落とし込み、当該所定の層上の配線を経由して、ビアを介してポート引出配線の端部と接続することを特徴とする配線方法。 - 複数の低温焼成多層セラミック基板がコネクタを介して相互に連結されて単一の回路基板をなし、当該単一の回路基板における複数の低温焼成多層セラミック基板に搭載されたチップ間を配線するための回路基板の配線支援装置であって、
前記チップの一辺にある全ての端子を端子群と定義する端子形状補正手段と、
配線するネットにおける任意の端子をスタート地点、当該スタート地点に対応する端子をターゲット地点とし、ラインサーチ法により、当該スタート地点を含む端子群からターゲット地点を含む端子群の全てに達するまで線分を発生させ、バックトレース処理を行なうことで、前記コネクタに前記ネットを割り当てる概略自動配線処理手段と、
前記チップの各端子からビア落とし込み領域の縁部における各ビアまで配線を引き出すビア引出配線手段と、
前記コネクタの各ポートからビア禁止領域の縁部まで配線を引き出すポート引出配線手段と、
前記ネットを参照して、各低温焼成多層セラミック基板内における複数のビア又はポート引出配線の端部のうち1つをスタート地点、当該スタート地点に対応するビア又はポート引出配線の端部をターゲット地点とし、迷路法により、当該スタート地点からターゲット地点に達するまでグリッド値を設定し、バックトレース処理を行なうことで、前記ネットの配線経路とする詳細自動配線処理手段と、
を備えていることを特徴とする回路基板の配線支援装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006218727A JP4907257B2 (ja) | 2006-08-10 | 2006-08-10 | 回路基板の配線方法及び配線支援装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006218727A JP4907257B2 (ja) | 2006-08-10 | 2006-08-10 | 回路基板の配線方法及び配線支援装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008047562A true JP2008047562A (ja) | 2008-02-28 |
JP4907257B2 JP4907257B2 (ja) | 2012-03-28 |
Family
ID=39181048
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006218727A Expired - Fee Related JP4907257B2 (ja) | 2006-08-10 | 2006-08-10 | 回路基板の配線方法及び配線支援装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4907257B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013041730A (ja) * | 2011-08-12 | 2013-02-28 | Sharp Corp | 光源モジュール |
CN116029254A (zh) * | 2023-01-06 | 2023-04-28 | 中山大学 | 一种基于路径优化的集成电路版图自动布线方法及系统 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05216963A (ja) * | 1992-02-03 | 1993-08-27 | Fujitsu Ltd | 配線方法 |
JP2005149445A (ja) * | 2003-11-20 | 2005-06-09 | Hitachi Communication Technologies Ltd | 電子装置の端子群割付設計方法 |
-
2006
- 2006-08-10 JP JP2006218727A patent/JP4907257B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05216963A (ja) * | 1992-02-03 | 1993-08-27 | Fujitsu Ltd | 配線方法 |
JP2005149445A (ja) * | 2003-11-20 | 2005-06-09 | Hitachi Communication Technologies Ltd | 電子装置の端子群割付設計方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013041730A (ja) * | 2011-08-12 | 2013-02-28 | Sharp Corp | 光源モジュール |
CN116029254A (zh) * | 2023-01-06 | 2023-04-28 | 中山大学 | 一种基于路径优化的集成电路版图自动布线方法及系统 |
CN116029254B (zh) * | 2023-01-06 | 2024-04-12 | 中山大学 | 一种基于路径优化的集成电路版图自动布线方法及系统 |
Also Published As
Publication number | Publication date |
---|---|
JP4907257B2 (ja) | 2012-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6035108A (en) | Figure layout compaction method and compaction device | |
US8479140B2 (en) | Automatically creating vias in a circuit design | |
US8522186B2 (en) | Method and apparatus of an integrated circuit | |
EP1262887A2 (en) | Design method for multilayer wiring board | |
US8225268B2 (en) | Wiring design method for wiring board | |
JP2013037451A (ja) | レイアウト設計装置、レイアウト設計方法およびレイアウト設計プログラム | |
JP4275032B2 (ja) | 回路基板の設計方法 | |
JPH08235237A (ja) | 自動配線方法および自動配線装置 | |
JP4907257B2 (ja) | 回路基板の配線方法及び配線支援装置 | |
JP2009087974A (ja) | 半導体素子、及びそのレイアウト方法 | |
JP4803997B2 (ja) | 半導体集積装置、その設計方法、設計装置、およびプログラム | |
JP2005267302A (ja) | 配線経路決定方法及びシステム | |
US8239802B2 (en) | Robust method for integration of bump cells in semiconductor device design | |
JP2008277497A (ja) | 半導体集積回路の設計装置、半導体集積回路の設計方法、半導体装置の製造方法および半導体装置 | |
JP2005149445A (ja) | 電子装置の端子群割付設計方法 | |
JP4303170B2 (ja) | 多層プリント配線板の配線設計システム | |
JP7139552B2 (ja) | 半導体集積回路の配線設計装置及び半導体集積回路の配線設計用プログラム | |
JPH11312185A (ja) | レイアウトデータの作成方法 | |
JP2006294707A (ja) | 半導体集積回路の配線方法および半導体集積回路 | |
JP3814616B2 (ja) | 配線設計装置 | |
JP3776108B2 (ja) | 配線設計装置 | |
JP7459412B2 (ja) | プリント基板の設計支援システム、設計支援方法、プログラム、及び記録媒体 | |
JP5187217B2 (ja) | 半導体レイアウトシステム、方法、及び、プログラム | |
US6760896B2 (en) | Process layout of buffer modules in integrated circuits | |
JP4943918B2 (ja) | 実形状検証装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090804 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110913 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111228 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |