JP2011258952A

JP2011258952A - パワーグリッド最適化

Info

Publication number: JP2011258952A
Application number: JP2011125140A
Authority: JP
Inventors: F Turner Marl; マーク・エフ・ターナー; W Berne Jonathan; ジョナサン・ダブリュ・バーン; S Brown Jeffrey; ジェフリー・エス・ブラウン
Original assignee: LSI Corp
Current assignee: LSI Corp
Priority date: 2010-06-09
Filing date: 2011-06-03
Publication date: 2011-12-22
Also published as: TW201218343A; CN102280446A; EP2395444B1; TWI479629B; KR20110134829A; EP2395444A1; KR101352413B1; US20110304052A1; US8336018B2

Abstract

【課題】導電材料の第１の層と導電材料の第２の層とを備える集積回路におけるグローバル電源配電網の最適化
をはかる。
【解決手段】パワーメッシュ配線を構成する、第１のレールは、（ａ）集積回路のコアロジックの１つ以上のコンポーネントに電源を供給し、（ｂ）集積回路の第１の軸に対して位置合わせされ、（ｃ）メッシュが第１の軸に沿って集積回路の境界から集積回路の中心に一様な電圧傾度を有するように構成される。また、第２のレールは、（ａ）コアロジックの１つ以上のコンポーネントに電源を供給し、（ｂ）集積回路の第２の軸に対して位置合わせされ、（ｃ）メッシュが第２の軸に沿って集積回路の境界から集積回路の中心に一様な電圧傾度を有するように構成された１つ以上のパラメータを有したものとする。
【選択図】図２

Description

本発明は、一般に、ＩＣ設計に係り、特に、パワーグリッドの最適化を実現するための方法及び／又は装置に関する。

従来の集積回路（ＩＣ）設計は、パッケージピンからトランジスタにパワーとグランドを可能な限り効率的に送ろうと努める。電力配電回路網は、最小限の電圧変動と大電流輸送能力とを有するべきである。また、信号ルートのためのスペースが提供され、電力配電回路網と同一の金属層上で接続される必要がある。電力配電回路網を形成するために多量の金属を用いることは、最初の２つの目的（即ち、最小限の電圧変動と大電流輸送能力）を解決する。しかしながら、最初の２つの目的の解決は、多くの場合、第３の目的（即ち、信号ルート割当）を犠牲にして行われる。

従来の配置配線ＣＡＤツールは、規則的に配置されると共に均一幅のパワーグリッドを用いる。規則的に配置され、均一幅のパワーグリッドは、実現するのが容易である。規則的に配置され、均一幅のパワーグリッドは、設計指示に従ってパワーとグランドをルート割当するために多くの又は少しの金属を用いることができる。金属の均一幅と均一間隔は、ＩＣで電源とトランジスタとの間で適切な低抵抗性を達成するように選択される。

近くに配置される回路が互いに連絡する可能性が非常に高いので、ローカル電源接続は一致している必要がある。回路が相互に密接しているときは、回路のそれぞれの電源間の電圧整合が重要になる。回路が相互に密接しているときは、回路のそれぞれの電源間の電圧整合はより重要になる。規則的なパワーグリッドは不連続性のない平滑電圧勾配を提供することができるので、規則的なパワーグリッドは電圧整合を容易にする。しかしながら、境界の近くのみに予めルート割当されたパワーグリッドと電源接続とを有する予めルート割当された回路は、不連続性を引き起こす場合がある。予めルート割当された回路の信号インタフェースが電源電圧レベルによるタイミング誤りに堅調になるように設計されているならば、不連続性の生成はそれほど重要ではない。

また、パッケージピンのパワーとグランドの配置は、ＰＣ基板設計者とＩＣ設計者の両方の要求を比較考慮しなければならない。妥協は、選択されたパッケージ技術のためにしばしばなされる。ワイヤボンドパッケージが用いられるとき、パワーとグランドの接続はＩＣの縁から行われ、パワーとグランドはＩＣの全体に亘って供給される。フリップチップ実装では、パワーとグランドの接続は、ダイのより中心に接続することができる。しかしながら、再配線層は、それでもなお電源接続における対称性と規則性を除去することができる制約を課す。

不規則に配置された点源（即ち、パワーとグランドのＩＯ接続）と規則的な配電グリッドオンチップの使用は、ダイに亘ってパワーとグランドの電圧の不規則性を確保する。均一にパワー機器を配置するとき、ＩＣのトランジスタがモデル化されれば、従来のワイヤボンドパッケージを用いるＩＣはダイの中央の一帯に電圧降下を有するだろう。電圧は境界の近くの場所でのみ維持されるだろう。電圧降下は、ネットの縁の近くのいくつかの場所からのネットドレーピングのように視覚化することができる。

従来のパワーとグランドのルート割当は厳密なレギュラーグリッドに従う。しかしながら、パワーメッシュ（即ち、グリッド）における電流の解析は、ＩＣの中央の近くのほぼ０から正に電源のＩＯ接続における最高値まで、電流の指数関数的な増加を示す。ＩＣ上の金属ルート割当は、いくらかの抵抗を有する。金属ルート割当の抵抗の影響は完全に排除することができない。多くの全ての電圧降下が、より高い電流のために電源の接続のすぐ近くで発生する。

パワーグリッド上の金属抵抗の影響を低減するパワーグリッドの最適化のための方法及び／又は装置を得ることは望ましいだろう。

本発明は、導電材料の第１の層と導電材料の第２の層とを備える集積回路におけるグローバル電源配電回路網に関する。導電材料の第１の層は、（ｉ）１つ以上の電源に連結され、（ｉｉ）メッシュの複数の第１のレールを形成するように構成されるだろう。第１のレールは、（ａ）集積回路のコアロジックの１つ以上のコンポーネントに電源を供給し、（ｂ）集積回路の第１の軸に対して位置合わせされ、（ｃ）メッシュが第１の軸に沿って集積回路の境界から集積回路の中心に一様な電圧傾度を有するように構成された１つ以上のパラメータを有するだろう。導電材料の第２の層は、（ｉ）１つ以上の電源に連結され、（ｉｉ）メッシュの複数の第２のレールを形成するように構成されるだろう。第２のレールは、（ａ）コアロジックの１つ以上のコンポーネントに電源を供給し、（ｂ）集積回路の第２の軸に対して位置合わせされ、（ｃ）メッシュが第２の軸に沿って集積回路の境界から集積回路の中心に一様な電圧傾度を有するように構成された１つ以上のパラメータを有するだろう。

本発明の目的、特徴、利点は、（ｉ）パワールート割当密度を効果的に増加し、（ｉｉ）電源供給源の近くのパワールート割当抵抗を低減し、（ｉｉｉ）電源供給源の近くで電流が指数関数的に増加することを考慮に入れ、（ｉｖ）信号ルート割当がより密であり、より多くのルート割当リソースが必要とされる領域で（例えば、ＩＣの縁の近くよりもむしろＩＣの中央で）信号ルート割当の基準を考慮に入れ、（ｖ）ＩＣのそれぞれの領域における最大電流サージ要求を考慮に入れ、（ｖｉ）電源が最小の不連続性を有する滑らかな勾配を示すようにローカル電源電圧降下を計算し、（ｖｉｉ）配線密度の観点から電源配線を行い、（ｖｉｉｉ）配電のためにＩＣの外縁近くの信号ルート割当リソースを使用し、（ｉｘ）自動配置配線ツールによって信号ルート割当リソースを向上させるために部分的な電源グリッドを用い、（ｘ）コアロジックに対するＩＲ（電圧）ドロップを最小限に抑えるための最良の電源密度の系統的な記述を提供し、（ｘｉ）回路配置に拘束されず、及び／又は（ｘｉｉ）電流が大きくなる部分のパワールート割当をより大きく又は密に配置することによってパワーレールにおける電気移動問題を緩和する、集積回路のグローバルパワーグリッドの最適化のための方法及び／又は装置を提供することを含む。

これらと他の本発明の目的、特徴、利点は、以下の明細書と添付された特許請求の範囲と図面とから明らかになるだろう。

ＩＣ電源の一般的な１次元モデルの図である。本発明の実施の形態の一例による幅を修正した電源レールを有するパワーメッシュの一例の図である。複数の金属層の実施の形態の一例の横断面図である。本発明の別の実施の形態の一例による種々の間隔を有するパワーレールを備えたパワーメッシュの一例の図である。より複雑な電力配電回路網を形成するために本発明の実施の形態を利用する、２つ以上のそれほど複雑でないパワーメッシュの重ね合わせを説明する図である。パワーメッシュの垂直なパワーレール及び／又は水平なパワーレールのいくつかは集積回路ダイの全ての表面に亘って延びない本発明の更に別の実施の形態の一例によるパワーメッシュの一例の図である。本発明のなお更に別の実施の形態による集積回路のパワーグリッドを最適化する方法のフローチャートである。

本発明は、一般に、集積回路（ＩＣ）におけるコアロジックにパワーを供給するグローバルパワールート割当リソースを最適化するために、不規則な配置、及び／又は不規則なサイズ（例えば、幅）のパワールート割当を実現するための方法を提供する。本発明は、信号ルート割当リソース、ローカル及び／又はグローバルＩＲドロップ、及び／又はＩＣのフレキシブルなピン配置の相反する要求を比較考慮するだろう。電源の接続のすぐ近くでパワールート割当幅を増加させることは、一般に、ローカル及びグローバルのＩＲドロップを向上させるのに有用である。一例では、本発明は、ＩＣのコアロジックに対するグローバルＩＲドロップを最小限に抑えるための最良のケースのグローバル電源密度の系統的な記述を提供するだろう。一例では、系統的な記述は、犠牲の大きい（例えば、時間と計算能力の観点から）第２の解析なしに、ローベーススタンダードセル又はゲートアレイ回路配置を考慮せずに提供されるだろう。

本発明によるグローバル電源ルート割当の最適化は、一般に、回路配置によって拘束されない。本発明によるグローバル電源ルート割当は、一般に、集積回路の１つ以上のローレベルローベース電源グリッドに加えて実現される。ローベースローレベル電源グリッドは、特定のＩＣ設計の特定のセル（例えば、スタンダードセル、ゲートアレイ等）のサイズ及び／又は配置におけるバリエーションを提供するように構成されるだろう。グローバル電源ルート割当は、一般に、ローベースローレベル電源グリッドに連結される（例えば、ビアを用いて）。ローベースローレベル電源グリッドは、一般に、グローバル電源ルート割当から主回路類の様々なコンポーネントにパワーを伝送する。

一般に、ＩＣのコアロジックに対するグローバル電源配線は、配線密度の立場から論じられるだろう。本発明による配線密度アプローチは、可変間隔及び／又は可変幅方法論の簡単な開発を可能にするだろう。また、本発明による配線密度アプローチは、ＩＣに亘って不連続であろう部分的な電源グリッドを可能にするだろう。部分的な電源グリッドは、自動配置配線ツールによってＩＣの中心で使用される信号ルート割当リソースを向上するだろう。また、部分的な電源グリッドは、配電のためにＩＣの境界の近くの信号ルート割当リソースを利用するだろう。しかしながら、電源ルート割当のための金属の使用に対するある程度の実際的な限界があるだろう。信号トレースも金属ルート割当によって接続されるだろう。

また、ローレベル電源グリッドは、「ローカルパワーメッシュ」として示され、ローレベル電源グリッドは、金属の最下レベルか、又は対応するローでセル間（例えば、金属１層及び／又は金属２層）のパワーとグランドを相互に連結させるレベルだろう。多くのローカルパワーメッシュ設計は、一般に、平らに配置されたローにセルが配置されることを可能にするために規則的なレイアウトを有する。ローは、単に配置によって自動的なパワーと接地の接続を提供するだろう。他のローカルパワーメッシュは、特定用途の基準を満たすためにより複雑なレイアウトを有するだろう。

また、グローバル電源ルート割当は、グローバルパワーメッシュとして示され、一般に、チップ上の他の全てのパワールート割当を備える。グローバルパワーメッシュは、限定されるものではないが、パワーとグランドのために用いられる最上部の層以下の全ての金属層を含むだろう。チップ設計で用いられる金属層の数は、多くの要因（例えば、コスト、ルート割当密度基準等）に依存して変化するだろう。一般に、最上部の金属層は、低抵抗性ルート割当を提供するために下部の金属層よりも厚く作製されるだろう。上部の金属レベルは、一般に、グローバルパワールート割当のために広範囲に用いられる。また、中央の金属層は、重要なグローバルパワールート割当のために用いられるだろう。グローバルパワーメッシュとローカルパワーメッシュは、一般に、ＩＣ上のパワーとグランドを全て相互に連結させる一定間隔の金属層間ビアのスタックにより接続される。

いくつかの実施の形態では、各金属の層ごとにＩＣの縁に対して主な方向（例えば、水平方向又は垂直方向）関係を有するだろう。例えば、偶数の金属層は、主として垂直にルート割当されるだろうが、奇数の層は、水平にルート割当されるだろう、又は逆もまた同様である。いくつかの実施の形態では、グローバルルート割当が複数の金属層を含むならば、水平な金属層が互いに繰り返され、垂直層が互いに繰り返されるだろう。別の層上のパワートレースとグランドトレースを相互に連結させるために、ビアスタックは一定間隔で配置されるだろう。最上部のいくらかの（例えば、２）層のみが全てのグローバルパワールート割当のために用いられても、ＩＣ上の全てのパワーとグランドを相互に接続するために、ビアスタックはグローバルパワーから一定間隔のローカルパワールート割当まで作製されるだろう。

図１を参照すると、電源レール５０の一般的な１次元モデルの一例を説明する図が示される。電源レール５０は、電源の近くのパワーグリッドのための密な金属ルート割当の実施の形態を明示する。電源レール５０は、抵抗Ｒ０〜Ｒ３と電流シンクＩ０〜Ｉ３を備えるとしてモデル化されるだろう。電源レール５０のそれぞれのセグメントによるローカルＩＲドロップは、一般に、電源から離れると増加する。様々な金属抵抗Ｒ０〜Ｒ３に対するＩＲドロップの一例が以下の表１で示される：

対比が共通のベースラインを有するように、データの３つの行は全て、同一の総金属量を意味するだろう。値の上部の行は、一般に、規則的な間隔、一定幅のパワーレールのそれぞれが同一の抵抗値を有する一例を示す。値の中央の列は、ランダムな抵抗値の一例を示すだろう。ランダムな抵抗値を用いる総ＩＲドロップは優れるだろう。しかしながら、ランダムな抵抗値のローカルＩＲドロップは、Ｒ１とＲ２の抵抗間の不連続性のために上部の行よりも高いだろう。値の下部の行は、一般に、抵抗の最適化されたセットを示す。最適化された抵抗セットは、総ＩＲドロップを規則的な間隔／幅の行以下に適切に維持する一方でローカルＩＲドロップをかなり向上させるだろう。

列Ｒ０における値は、抵抗Ｒ０の金属抵抗の一例を意味する。列Ｒ１における値は、抵抗Ｒ１の金属抵抗の一例を意味する。列Ｒ２における値は、抵抗Ｒ２の金属抵抗の一例を意味する。列Ｒ３における値は、抵抗Ｒ３の金属抵抗の一例を意味する。列総ＩＲμＶにおける値は、Ｒ０〜Ｒ３の特定の値に対する電源レール５０に亘る総ＩＲドロップを意味する。列ローカルＩＲμＶにおける値は、任意の隣接した２つの電流シンク（例えば、Ｉ０とＩ１の間、Ｉ１とＩ２の間、Ｉ２とＩ３の間等）の間のＶｄｄの最悪の変動（例えば、最高ＩＲドロップ）を意味する。

表１における総ＩＲとローカルＩＲの値は、電流シンクＩ０〜Ｉ３のそれぞれが等しく１μＡを得る一例を示す。電源レール５０（例えば、抵抗Ｒ０〜Ｒ３）のそれぞれのセグメントに対するＩＲドロップが実質的に等しいとき、最悪のケースのＩＲドロップは最小限に抑えられるだろう。例えば、表１における値の下部の行は、それぞれのローカルＩＲドロップが実質的に定数に等しくなるようにセグメント金属抵抗を調節することによる最悪のケースのＩＲドロップの最小化を示す。表１における値の上部の行は、従来の規則的に配置され、均一幅のパワーグリッドに対するＩＲドロップを意味する。表１の上部の行と表１の下部の行との対比は、本発明によって実現されたパワーグリッドによって向上されるであろうそれぞれのローカルスタブの最悪のＩＲドロップと総ＩＲドロップの両方を示す。下部の行は、一般に、３つの行の中の好適な妥協を意味する。下部の行におけるローカルＩＲドロップは低下し、その結果、回路のローカルパフォーマンスが一致する。より高いローカルＩＲドロップは、最終的にフリップフロップスキャンチェーン及び／又は通常のロジック回路におけるホールド違反をもたらすだろう。

それぞれの抵抗素子に対する一定のＩＲドロップの維持は以下の不変要因の保存に等しいだろう：
電圧降下＝電流密度＊長さ

ＩＲドロップの問題は、電源に接近するにつれて指数関数的に増加する、それぞれのパワーセグメントの合計電流を得ることによって解決されるだろう（例えば、セグメントの合計電流は、電源に近いセグメントに対して指数関数的に高くなる）。

図２を参照すると、本発明の実施の形態による集積回路１０２のパワーグリッド１００の図が示される。パワーグリッド１００は、一般に、集積回路１０２のためのグローバルパワー配電網を実現する。パワーグリッド１００は、複数のトレース（例えば、ワイヤ、レール等）１１０ａ〜１１０ｎ、複数のトレース（例えばワイヤ、レール等）１２０ａ〜１２０ｎを備えるだろう。一例では、トレース１１０ａ〜１１０ｎは、トレース１２０ａ〜１２０ｎに直交するだろう。トレース１１０ａ〜１１０ｎは、回路１０２の第１の軸（例えば、垂直軸）に対して位置合わせされ、トレース１２０ａ〜１２０ｎは、回路１０２の第２の軸（例えば、水平軸）に対して位置合わせされるだろう。トレース１１０ａ〜１１０ｎは、導電材料（例えば、金属、Ｃｕ、Ａｇ、Ａｕ、Ａｌ、Ｗ等）を備えるだろう。トレース１１０ａ〜１１０ｎは、回路１０２の垂直なパワーレールとして構成されるだろう。トレース１２０ａ〜１２０ｎは、導電材料を備えるだろう。トレース１２０ａ〜１２０ｎは、回路１０２の水平なパワーレールとして構成されるだろう。垂直なパワーレール１１０ａ〜１１０ｎと水平なパワーレール１２０ａ〜１２０ｎは、１つ以上の電源に連結されるだろう。

一例では、垂直なパワーレール１１０ａ〜１１０ｎは、回路１０２の外縁から回路１０２の中心に平らに配置されるだろう。それぞれの垂直なパワーレール１１０ａ〜１１０ｎの幅（例えば、Ｗ）は、回路１０２の中心と縁に関して特定のレールの相対位置に依存して変化するだろう。一例では、それぞれの垂直なパワーレール１１０ａ〜１１０ｎの幅は、回路１０２の中心に向かって小さくなるだろう。例えば、垂直なパワーレール１１０ａの幅は、垂直なパワーレール１１０ｂの幅、垂直なパワーレール１１０ｃの幅、最も細い垂直なパワーレール１１０ｎよりも大きいだろう。一般に、最も小さい幅を有する垂直なパワーレールは、回路１０２の中心に最も近いだろう。しかしながら、それぞれの垂直なパワーレール１１０ａ〜１１０ｎの特定の幅は、特定のＩＣ設計のその設計基準を満たすように変更されるだろう。

一例では、水平なパワーレール１２０ａ〜１２０ｎは、回路１０２の外縁から回路１０２の中心に平らに配置されるだろう。それぞれの水平なパワーレール１２０ａ〜１２０ｎの幅は、回路１０２の中心と縁に関して特定のレールの相対位置に依存して変化するだろう。一例では、それぞれの水平なパワーレール１２０ａ〜１２０ｎの幅は、回路１０２の中心に向かって小さくなるだろう。例えば、水平なパワーレール１２０ａの幅は、水平なパワーレール１２０ｂの幅、水平なパワーレール１２０ｃの幅、最も細い水平なパワーレール１２０ｎよりも大きいだろう。一般に、最も小さい幅を有する水平なパワーレールは、回路１０２の中心に最も近いだろう。しかしながら、それぞれの水平なパワーレール１２０ａ〜１２０ｎの特定の幅は、特定のＩＣ設計のその設計基準を満たすように変更されるだろう。垂直なパワーレール１１０ａ〜１１０ｎの幅は、水平なパワーレール１２０ａ〜１２０ｎの幅と同様か、又は異なるだろう。

図３を参照すると、複数の金属層の実施の形態の一例の横断面図１４０が示される。図１４０は、一般に、基板１４２上に作製された複数の金属層（例えば、Ｍ１からＭ９）を示す。一例では、一般に、奇数の金属層が水平な（例えば、図の左右に亘る）オリエンテーションを有するだろう。偶数の金属層は、一般に、垂直な（例えば、図の内外に）オリエンテーションを有するだろう。

ローカルパワーメッシュ１４４は、一般に、金属層Ｍ１とＭ２を含む。金属層Ｍ１とＭ２は、ライブラリセル（例えば、セル１４６）の定義に含まれているだろう。セル１４６上の全ての金属層（例えば、層Ｍ３からＭ９）は、グローバルパワーメッシュ１４８の一部だろう。

一般に、図１４０は、７＋２金属スタックの一例を示す。７＋２金属スタックは、信号ルート割当のために通常の厚さの７つの金属の層（例えば、Ｍ１からＭ７）を有するプロセスを説明するだろう。スタックにおける２つの上部の金属の層（例えば、Ｍ８とＭ９）は、クロック、電源、グローバル信号ルート割当トレースの低抵抗化のために比較的厚く作製されるだろう。

１つ以上のセルライブラリは、ローカルパワー接続とセル内の信号ルート割当のためにセルに組み込まれた金属層Ｍ１を定義するだろう。ローカルパワーメッシュ（又はローカルパワーグリッド）とセル内の信号ルート割当を終えるために、金属層Ｍ２も規則的な垂直間隔のセルライブラリで定義されるだろう。金属層Ｍ２上の全ての金属層はグローバルパワーメッシュ１４８を築くために用いられるだろう。図示されるように、７つの金属層がパワー／グランドグリッドに織り込まれるだろう。いくつかの実施の形態では、グローバルパワーメッシュ１４８の下部の層（例えば、金属層Ｍ３〜Ｍ５）は、ローレベルでより多くの信号ルート割当リソースを可能にするために、排除されるか（近接の金属層の矩形として実現された必要なレギュラービアスタックを除いて）、幅を低減される。例えば、一例では、妥協は、メイングローバルパワーメッシュ１５０として、（ｉ）金属層Ｍ７とＭ９を水平に、（ｉｉ）金属層Ｍ６とＭ８を垂直に用いることかもしれない（例えば、図２を参照）。ローカルパワーメッシュ１４４において金属層Ｍ１とＭ２まで穴を空けるために、金属層Ｍ３からＭ５に必要なビアスタックが作製されるだろう。

図４を参照すると、本発明の実施の形態によるグローバルパワーグリッド２００を説明する図が示される。グリッド２００は、集積回路２０２のコアロジックにパワーを供給するためのグローバルパワー配電網を実現するだろう。グリッド２００は、複数のトレース（例えば、ワイヤ、レール等）２１０ａ〜２１０ｎ、複数のトレース（例えば、ワイヤ、レール等）２２０ａ〜２２０ｎを備えるだろう。一例では、トレース２１０ａ〜２１０ｎは、トレース２２０ａ〜２２０ｎに直交するだろう。トレース２１０ａ〜２１０ｎは、回路２０２の第１の軸（例えば、垂直軸）に対して位置合わせされ、トレース２２０ａ〜２２０ｎは、回路２０２の第２の軸（例えば、水平軸）に対して位置合わせされるだろう。トレース２１０ａ〜２１０ｎは、グリッド２００の垂直なパワーレールとして構成された導電材料を備えるだろう。トレース２２０ａ〜２２０ｎは、グリッド２００の水平なパワーレールとして構成された導電材料を備えるだろう。垂直なパワーレール２１０ａ〜２１０ｎと水平なパワーレール２２０ａ〜２２０ｎは、１つ以上の電源に連結されるだろう。

垂直なパワーレール２１０ａ〜２１０ｎの間隔（例えば、Ｓ）は、回路２０２の外縁から回路２０２の中心かけて変化するだろう。一例では、それぞれの垂直なパワーレール２１０ａ〜２１０ｎの幅は均一だろう。一例では、それぞれの垂直なパワーレール２１０ａ〜２１０ｎとの間の間隔は、回路２０２の中心に向かって増加するだろう。例えば、垂直なパワーレール２１０ａと垂直なパワーレール２１０ｂとの間の間隔は、垂直なパワーレール２１０ｂと垂直なパワーレール２１０ｃとの間の間隔、垂直なパワーレール２１０ｎ−１と垂直なパワーレール２１０ｎとの間の最大の間隔より小さいだろう。一般に、垂直なパワーレール２１０ａ〜２１０ｎとの間の最大の間隔は、回路２０２の中心に最も近いだろう。しかしながら、それぞれの垂直なパワーレール２１０ａ〜２１０ｎとの間の特定の幅は、特定のＩＣ設計のその設計基準を満たすように変更されるだろう。水平なパワーレール２２０ａ〜２２０ｎの間隔は、ＩＣの外縁からＩＣ２０２の中心かけて変化するだろう。一例では、それぞれの水平なパワーレール２２０ａ〜２２０ｎの幅は均一だろう。一例では、それぞれの水平なパワーレール２２０ａ〜２２０ｎとの間の間隔は、回路２０２の中心に向かって大きくなるだろう。例えば、水平なパワーレール２２０ａと水平なパワーレール２２０ｂとの間の間隔は、水平なパワーレール２２０ｂと水平なパワーレール２２０ｃとの間の間隔、水平なパワーレール２２０ｎ−１と水平なパワーレール２２０ｎとの間の最も大きな間隔よりも小さいだろう。一般に、水平なパワーレール２２０ａ〜２２０ｎとの間の最大の間隔は、回路２０２の中心に最も近いだろう。しかしながら、それぞれの水平なパワーレール２２０ａ〜２２０ｎとの間の実際の間隔は、特定のＩＣ設計の基準によって決定されるだろう。垂直なパワーレール２１０ａ〜２１０ｎとの間の間隔は、水平なパワーレール２２０ａ〜２２０ｎとの間の間隔と同様か、又は異なるだろう。

図５を参照すると、本発明の実施の形態によるパワーグリッド３００の図が示される。示された一例では、パワーグリッド３００が、より複雑なグローバルパワー配電網を形成するために本発明の実施の形態を利用する、２つ以上のグローバルパワー配電網（例えば、２００、２００’）の重ね合わせを備える。パワーグリッド３００を形成する２つ以上のグローバルパワー配電網は、異なる幅のパワーレール、異なる間隔のパワーレール、及び／又は異なる幅と異なる間隔の両方の組み合わせを有するパワーレールを備えるだろう。多くのソースがワイヤボンドパッケージ等の集積回路の縁の近くで使用可能なとき、２つ以上のグローバルパワー配電網の重ね合わせは設計過程を単純化するだろう。一般に、ここに説明される重ね合わせプロセスを用いて、グローバル電源グリッドを実現することは、不規則なグリッドの全体構造の単純化という利点を提供するだろう。その結果、パワーグリッドが変更されることなしに、パワー又はグランドのパッドは配置プロセスの後で移動されるだろう。

図６を参照すると、本発明の実施の形態によるパワーグリッド５００の図が示される。グリッド５００は、一般に、グローバルパワー配電網を備える。グリッド５００は、複数のトレース（例えば、ワイヤ、レール等）５１０ａ〜５１０ｎ、複数のトレース（例えば、ワイヤ、レール等）５２０ａ〜５２０ｎを備えるだろう。一例では、トレース５１０ａ〜５１０ｎは、トレース５２０ａ〜５２０ｎに直交するだろう。トレース５１０ａ〜５１０ｎは、ダイの第１の軸（例えば、垂直軸）に対して位置合わせされ、トレース５２０ａ〜５２０ｎは、ダイの第２の軸（例えば、水平軸）に対して位置合わせされるだろう。トレース５１０ａ〜５１０ｎは、グリッド５００の垂直なパワーレールとして構成された導電材料を備えるだろう。トレース５２０ａ〜５２０ｎは、グリッド５００の水平なパワーレールとして構成された導電材料を備えるだろう。垂直なパワーレール５１０ａ〜５１０ｎと水平なパワーレール５２０ａ〜５２０ｎは、１つ以上の電源に連結されるだろう。

一例では、垂直なパワーレール５１０ａ〜５１０ｎと水平なパワーレール５２０ａ〜５２０ｎは、非均一幅及び／又は非均一間隔を有して実現されるだろう。垂直なパワーレール５１０ａ〜５１０ｎの間隔及び／又は幅は、水平なパワーレール５２０ａ〜５２０ｎの間の間隔及び／又は幅と同様か、又は異なるだろう。垂直なパワーレール５１０ａ〜５１０ｎは、ＩＣのダイの全ての表面に亘って延びるか、又は延びないだろう。垂直なパワーレール５１０ａ〜５１０ｎは、ＩＣのダイの全ての表面に亘って延びるか、又は延びないだろう。水平なパワーレール５２０ａ〜５２０ｎは、ＩＣのダイの全ての表面に亘って延びるか、又は延びないだろう。例えば、グリッド５００は、異なる長さのパワーレールを備えるだろう。パワーレール５１０ａ〜５１０ｎ及び／又は５２０ａ〜５２０ｎは、必ずしも全てが全てのダイ面に亘ってルート割当されないだろう。いくつかの垂直なパワーレール５１０ａ〜５１０ｎは、ダイ面に亘ってずっと延びるだろう（例えば、５１０ｂ）。他の垂直なパワーレール（例えば、５１０ａ、５１０ｎ等）は、ダイに亘って指定された距離のみに延び、ダイに亘ってずっと延びないだろう。いくつかの水平なパワーレール５２０ａ〜５２０ｎは、ダイ面に亘ってずっと延びるだろう（例えば、５２０ｂ）。他の水平なパワーレール（例えば、５２０ａ、５２０ｎ等）は、ダイに亘って指定された距離のみに延び、ダイに亘ってずっと延びないだろう。ダイの表面に亘ってずっと延びない垂直なパワーレール５１０ａ〜５１０ｎと水平なパワーレール５２０ａ〜５２０ｎは、スタブと呼ばれるだろう。また、スタブは、パワーグリッドの密度を変更するための有用な道具であろう。

グリッド５００は、信号ルート割当と特定のアプリケーションのための電源配電とカスタマイズすることによって、一定のＩＣ設計の提供を促進する。特定のセル配置は、１つ以上のスタブ及び／又はパワーレールを備えるカスタマイズされた電源配電回路網に基づいて提供されるだろう。

図７を参照すると、本発明によるプロセス（又は方法）６００の一例を説明するフローチャートが示される。プロセス６００は、一般に、ステップ（又は状態）６１０、ステップ（又は状態）６２０、ステップ（又は状態）６３０、ステップ（又は状態）６４０、ステップ（又は状態）６５０、ステップ（又は状態）６６０、ステップ（又は状態）６７０、ステップ（又は状態）６８０、ステップ（又は状態）６９０、ステップ（又は状態）７００、ステップ（又は状態）７１０、ステップ（又は状態）７２０、ステップ（又は状態）７３０、ステップ（又は状態）７４０を備える。

ステップ６１０は、プロセス６００の開始位置を備えるだろう。ステップ６２０は、ＩＣのための電流密度マップを作成することを備えるだろう。ステップ６３０は、ＩＣのパワーグリッドのために従来のパワーグリッド（又はシード点）を作成することを備えるだろう。ステップ６４０は、ステップ６２０で作成された電流密度マップを選択することを備えるだろう。ステップ６５０は、ステップ６３０で作成されたパワーグリッドを選択することを備えるだろう。ステップ６６０は、本発明による不規則なパワーグリッドを作成及び／又は更新することを備えるだろう。ステップ６７０は、ＩＲドロップの作成及び／又はステップ６５０からのパワーグリッドのルート解析を備えるだろう。ステップ６８０は、ＩＲドロップの作成及び／又はステップ６６０からの不規則なパワーグリッドのルート解析を備えるだろう。ステップ６９０は、どのパワーグリッドがより効率的かを判断するために、パワーグリッドとステップ６２０〜６８０からの解析との対比のための判断ステップを備えるだろう。より効率的なパワーグリッドが作成されるであろうとステップ６９０が判断するならば、プロセス６００はステップ７００を継続する。そうでなければ、プロセス６００はステップ７４０で終了する。

ステップ７００は、更に電源スタブ（例えば、ダイの全ての表面に亘って延びない垂直な及び／又は水平なパワーレール）を備えるパワーグリッドを作成することを備えるだろう。ステップ７１０は、ＩＲドロップの作成及び／又はステップ７００において作成されたパワーグリッドのルート解析を備えるだろう。ステップ７２０は、どのパワーグリッドがより効率的かを判断するために、パワーグリッドとステップ６２０〜６８０及びステップ７００〜７１０からの解析との対比のための判断ステップを備えるだろう。より効率的なパワーグリッドが作成されるであろうとステップ７２０が判断するならば、プロセス６００はステップ７３０を継続する。そうでなければ、プロセス６００はステップ７４０で終了する。ステップ７３０は、全パワーグリッド又はサブパワーグリッドを繰り返すべきかどうか判断するための判断ステップを備えるだろう。ステップ７３０が全パワーグリッドを繰り返すことを決定するならば、プロセス６００はステップ６２０とステップ６５０を継続する。そうでなければ、プロセス６００はステップ７４０で終了する。ステップ７４０は、プロセス６００の終了のための終了位置を備えるだろう。

本発明は、有効パワールート割当密度を増加させること、パワールート割当抵抗を低減することを含む利点を提供するだろう。信号ルート割当がより密であり、より多くのルート割当リソースが必要とされる領域で（例えば、ＩＣの縁の近くよりもむしろＩＣの中央で）信号ルート割当の基準を考慮に入れるだろう。また、本発明は、パワーレールの幅及び／又は間隔のカスタマイズによって、ＩＣのそれぞれの領域における最大電流サージ要求を考慮に入れるだろう。電源が最小の不連続性を有する滑らかな勾配を示すようにローカル電源電圧降下を供給することを考慮に入れるだろう。また、本発明は、電流が大きくなる部分のパワールート割当をより大きく又は密に配置することによってパワーレールにおける電気移動問題を緩和するだろう。

また、本発明のパワーグリッド最適化方法論は、ＩＣの中心においてより多くの信号ルート割当を提供するだろう。一般に、縁の近くに配置されるであろう全てのセルは、他の方向よりもむしろＩＣの中央の方の別のセルに対して連絡する大きな可能性を有する。その結果、より多くの信号ルート割当リソースが縁の近くよりもむしろＩＣの中央において利用されるだろう。また、タップポイント間の変動の低減は、ロジックの連絡するブロック間のパワーの供給の変動を低減するという長所を有するだろう。

共通の配置配線ＣＡＤツールを用いて、本発明による可変密度パワーグリッドを実現することは、ツールがどのようにパワーグリッドを作成するかについてのいくつかの知識を用いるだろう。ほとんどのツールは、設計者が共通のレギュラーグリッドを繰り返すために幅と間隔を指定することを可能にする。ほとんどの場合、間隔及び／又は幅は、図２及び４において示されるような可変幅又は可変間隔のパワーレール（又は、可変幅と可変間隔のパワーレールの両方の組み合わせ）の配置を可能にするために操作されるだろう。また、本発明は、犠牲の大きい第２の解析を最小限に抑える一方でコアロジックのＩＲドロップを最小限に抑えるための最適化された電源密度の系統的な記述を開発するための方法論を提供するだろう。

図７の図によって説明された機能は、従来のメインプロセッサ、デジタルコンピュータ、マイクロプロセッサ、マイクロコントローラ、ＲＩＳＣ（縮小命令型コンピュータ）プロセッサ、ＣＩＳＣ（複雑命令セットコンピュータ）プロセッサ、ＳＩＭＤ（単一命令多重データ）プロセッサ、プロセッサ信号、中央演算処理装置（ＣＰＵ）、算術論理演算ユニット（ＡＬＵ）、ビデオ・デジタル信号プロセッサ（ＶＤＳＰ）、及び／又は関連する技術分野における当業者に明らかだろうように本明細書の教示に従ってプログラムされた同様の計算機の１つ以上を用いて実現されるだろう。適切なソフトウェア、ファームウェア、符号化、ルーチン、命令、オペコード、マイクロコード、及び／又はプログラムモジュールは、また関連する技術分野における当業者に明らかだろうように、本明細書の情報の教示に基づいて熟練したプログラマによって容易に用意されるだろう。ソフトウェアは、マシンインプリメンテーションのプロセッサの１つ以上によって１つのメディア又はいくつかのメディアから一般に実行される。

また、本発明は、ＡＳＩＣ（特定用途向けＩＣ）、プラットホームＡＳＩＣ、ＦＰＧＡ（フィールドプログラマブルゲートアレイ）、ＰＬＤ（プログラマブルロジックデバイス）、ＣＰＬＤ（結合プログラム可能論理回路）、シーオブゲート、ＲＦＩＣ（高周波集積回路）、ＡＳＳＰ（特定用途専用標準品）の用意、又はここで説明されるように、従来の構成回路の適切なネットワークを相互に連結させることによって実現され、それらの修正は、技術分野における当業者に容易に明らかだろう。

また、本発明は、本発明による１つ以上のプロセス又は方法を実行するようにマシンをプログラムするために用いられるだろう命令を含む、記憶メディア又はメディア、及び／又は送信メディア又はメディアのようなコンピュータ製品を含むだろう。マシンによるコンピュータ製品に含まれる指示の実行は、回路類を取り巻くオペレーションに加えて、入力データを記憶メディアで１つ以上のファイル、及び／又はオーディオ及び／又は視覚的な描写等の物理オブジェクト又は実体の典型である１つ以上の出力信号に変形するだろう。記憶メディアは、限定されるものではないが、フロッピー（登録商標）ディスク、ハードドライブ、磁気ディスク、光ディスク、ＣＤ−ＲＯＭ、ＤＶＤ、光磁気ディスクを含む任意のタイプのディスク、ＲＯＭ（読取り専用メモリ）、ＲＡＭ（ランダムアクセスメモリ）、ＥＰＲＯＭ（電子的プログラム可能ＲＯＭ）、ＥＥＰＲＯＭ（電子的消去可能ＲＯＭ）、ＵＶＰＲＯＭ（紫外線消去可能ＲＯＭ）、フラッシュメモリ、磁気カード、光カード等の回路、及び／又は電子命令の格納のために適切な如何なるタイプのメディアを含むだろう。

発明の要素は、１つ以上のデバイス、ユニット、コンポーネント、システム、マシン、及び／又は装置の一部又は全てを形成するだろう。デバイスは、限定されるものではないが、サーバー、ワークステーション、記憶アレイコントローラ、記憶システム、パーソナルコンピュータ、ラップトップコンピュータ、ノート型コンピュータ、パームコンピュータ、携帯情報端末、携帯電子デバイス、バッテリ駆動デバイス、セットトップボックス、エンコーダ、デコーダ、トランスコーダ、コンプレッサ、デコンプレッサ、プリプロセッサ、ポストプロセッサ、トランスミッタ、レシーバ、トランシーバ、サイファ回路、携帯電話、デジタルカメラ、ポジショニング及び／又はナビゲーションシステム、医療機器、ヘッドアップ表示装置、無線デバイス、オーディオ録音、記憶及び／又は再生装置、ビデオ録画、記憶及び／又は再生装置、ゲームプラットホーム、周辺装置及び／又はマルチチップモジュールを含むだろう。関連する技術分野における当業者は、特定用途の基準を満たすように他のタイプのデバイスにおいて本発明の要素が実現されるだろうことを理解するだろう。

本発明は、特にその好適な実施の形態に関して示され説明されたが、本発明の範囲から逸脱することなく、形式と細部の様々な変更がなされるだろうことが当業者によって理解されるだろう。

Claims

集積回路におけるグローバル電源配電網において、
（ｉ）１つ以上の電源に連結され、（ｉｉ）メッシュの複数の第１のレールを形成するように構成された導電材料の第１の層であって、前記第１のレールは、（ａ）前記集積回路のコアロジックの１つ以上のコンポーネントに電源を供給し、（ｂ）前記集積回路の第１の軸に対して位置合わせされ、（ｃ）前記メッシュが前記第１の軸に沿って前記集積回路の境界から前記集積回路の中心に一様な電圧傾度を有するように構成された１つ以上のパラメータを有することを特徴とする第１の層と、
（ｉ）前記１つ以上の電源に連結され、（ｉｉ）前記メッシュの複数の第２のレールを形成するように構成された導電材料の第２の層であって、前記第２のレールは、（ａ）前記コアロジックの１つ以上のコンポーネントに電源を供給し、（ｂ）前記集積回路の第２の軸に対して位置合わせされ、（ｃ）前記メッシュが前記第２の軸に沿って前記集積回路の境界から前記集積回路の中心に一様な電圧傾度を有するように構成された１つ以上のパラメータを有することを特徴とする第２の層と、
を備えるグローバル電源配電網。
（ｉ）前記複数の第１のレールの前記１つ以上のパラメータは、前記複数の第１のレールのそれぞれの幅を備え、（ｉｉ）前記複数の第１のレールのそれぞれの前記幅は、前記集積回路の中心に最も近く配置された前記第１のレールが最も細い幅を有し、前記集積回路の境界に最も近い前記第１のレールが最も太い幅を有するように、前記第１のレールが前記集積回路の中心に接近して位置されるにつれて細くなることを特徴とする請求項１に記載のグローバル電源配電網。
（ｉ）前記複数の第２のレールの前記１つ以上のパラメータは、前記複数の第２のレールのそれぞれの幅を備え、（ｉｉ）前記複数の第２のレールのそれぞれの前記幅は、前記集積回路の中心に最も近く配置された前記第２のレールが最も細い幅を有し、前記集積回路の境界に最も近い前記第２のレールが最も太い幅を有するように、前記第２のレールが前記集積回路の中心に接近して位置されるにつれて細くなることを特徴とする請求項１に記載のグローバル電源配電網。
（ｉ）前記複数の第１のレールの前記１つ以上のパラメータは、前記複数の第１のレールのそれぞれの間の間隔を備え、（ｉｉ）前記複数の第１のレールのそれぞれの間の前記間隔は、前記集積回路の中心に最も近く配置された前記第１のレールが前記第１のレールとの間の最も大きい間隔を有し、前記集積回路の境界に最も近い前記第１のレールが最も小さい間隔を有するように、前記集積回路の中心に向かって大きくなることを特徴とする請求項１に記載のグローバル電源配電網。
（ｉ）前記複数の第２のレールの前記１つ以上のパラメータは、前記複数の第２のレールのそれぞれの間の間隔を備え、（ｉｉ）前記複数の第２のレールのそれぞれの間の前記間隔は、前記集積回路の中心に最も近く配置された前記第２のレールが前記第２のレールとの間の最も大きい間隔を有し、前記集積回路の境界に最も近い前記第２のレールが最も小さい間隔を有するように、前記集積回路の中心に向かって大きくなることを特徴とする請求項１に記載のグローバル電源配電網。
前記１つ以上のパラメータは、前記複数の第１のレール、前記複数の第２のレール、又は前記複数の第１のレールと前記複数の第２のレールの組み合わせの金属化率密度を備えることを特徴とする請求項１に記載のグローバル電源配電網。
前記グローバル電源配電網は、前記集積回路の行列ローレベル電源送電網に連結されることを特徴とする請求項１に記載のグローバル電源配電網。
（ｉ）前記複数の第１のレールは、非均一間隔、非均一幅、又は非均一間隔と非均一幅の両方を有し、（ｉｉ）前記複数の第２のレールは、非均一間隔、非均一幅、又は非均一間隔と非均一幅の両方を有し、（ｉｉｉ）１つ以上の前記第１のレールは、前記集積回路の全ての表面に亘って延びず、（ｉｖ）１つ以上の前記第２のレールは、前記集積回路の全ての表面に亘って延びないことを特徴とする請求項１に記載のグローバル電源配電網。
集積回路におけるグローバル電源配電網を最適化する方法において、
（Ａ）（ｉ）１つ以上の電源に連結され、（ｉｉ）メッシュの複数の第１のレールを形成するように構成された導電材料の第１の層を設計するステップであって、前記第１のレールは、（ａ）前記集積回路のコアロジックの１つ以上のコンポーネントに電源を供給し、（ｂ）前記集積回路の第１の軸に対して位置合わせされることを特徴とするステップと、
（Ｂ）（ｉ）前記１つ以上の電源に連結され、（ｉｉ）前記メッシュの複数の第２のレールを形成するように構成された導電材料の第２の層を設計するステップであって、前記第２のレールは、（ａ）前記コアロジックの１つ以上のコンポーネントに電源を供給し、（ｂ）前記集積回路の第２の軸に対して位置合わせされることを特徴とするステップと、
（Ｃ）前記メッシュが、前記第１の軸、前記第２の軸、又は前記第１の軸と前記第２の軸の両方に沿って前記集積回路の境界から前記集積回路の中心に一様な電圧傾度を有するように、（ｉ）前記第１のレール、（ｉｉ）前記第２のレール、又は（ｉｉｉ）前記第１のレールと前記第２のレールの組み合わせの１つ以上のパラメータを修正するステップと、
を備える方法。
（ｉ）前記複数の第１のレールの前記１つ以上のパラメータは、前記複数の第１のレールのそれぞれの幅を備え、（ｉｉ）前記複数の第１のレールのそれぞれの前記幅は、前記集積回路の中心に最も近い前記第１のレールが最も細い幅を有し、前記集積回路の境界に最も近い前記第１のレールが最も太い幅を有するように、前記第１のレールが前記集積回路の中心に接近して位置されるにつれて細くなることを特徴とする請求項９に記載の方法。
（ｉ）前記複数の第２のレールの前記１つ以上のパラメータは、前記複数の第２のレールのそれぞれの幅を備え、（ｉｉ）前記複数の第２のレールのそれぞれの前記幅は、前記集積回路の中心に最も近く配置された前記第２のレールが最も細い幅を有し、前記集積回路の境界に最も近い前記第２のレールが最も太い幅を有するように、前記第２のレールが前記集積回路の中心に接近して位置されるにつれて細くなることを特徴とする請求項９に記載の方法。
（ｉ）前記複数の第１のレールの前記１つ以上のパラメータは、前記複数の第１のレールのそれぞれの間の間隔を備え、（ｉｉ）前記複数の第１のレールのそれぞれの間の前記間隔は、前記集積回路の中心に最も近く配置された前記第１のレールが前記第１のレールとの間の最も大きい間隔を有し、前記集積回路の境界に最も近い前記第１のレールが最も小さい間隔を有するように、前記集積回路の中心に向かって大きくなることを特徴とする請求項９に記載の方法。
（ｉ）前記複数の第２のレールの前記１つ以上のパラメータは、前記複数の第２のレールのそれぞれの間の間隔を備え、（ｉｉ）前記複数の第２のレールのそれぞれの間の前記間隔は、前記集積回路の中心に最も近い前記第２のレールが前記第２のレールとの間の最も大きい間隔を有し、前記集積回路の境界に最も近い前記第２のレールが最も小さい間隔を有するように、前記集積回路の中心に向かって大きくなることを特徴とする請求項９に記載の方法。
前記１つ以上のパラメータは、前記複数の第１のレール、前記複数の第２のレール、又は前記複数の第１のレールと前記複数の第２のレールの組み合わせの金属化率密度を備えることを特徴とする請求項９に記載の方法。
前記複数の第１のレールの前記１つ以上のパラメータ、前記複数の第２のレール、又は前記複数の第１のレールと前記複数の第２のレールの組み合わせは、最悪のケースのローカル電源の電圧降下を最小化するために修正されることを特徴とする請求項９に記載の方法。
（Ｄ）結合されたメッシュを作成するために、２つ以上の前記メッシュを相互に重ねるステップであって、前記メッシュのそれぞれの前記１つ以上のパラメータのそれぞれは、前記結合されたメッシュを最適化するために修正されることを特徴とするステップを更に備える請求項９に記載の方法。
（ｉ）前記複数の第１のレールは、非均一間隔、非均一幅、又は非均一間隔と非均一幅の両方を有し、（ｉｉ）前記複数の第２のレールは、非均一間隔、非均一幅、又は非均一間隔と非均一幅の両方を有し、（ｉｉｉ）１つ以上の前記第１のレールは、前記集積回路の全ての表面に亘って延びず、（ｉｖ）１つ以上の前記第２のレールは、前記集積回路の全ての表面に亘って延びないことを特徴とする請求項９に記載の方法。
コンピュータに以下のステップを実行させるように構成されたコンピュータ可読媒体に格納されたコンピュータ実行可能命令を備える設計ツールにおいて、
（Ａ）導電材料の第１の層の１つ以上のパラメータを定義するためのユーザ入力を受信するステップであって、前記導電材料の第１の層は、（ｉ）１つ以上の電源に連結され、（ｉｉ）メッシュの複数の第１のレールを形成するように構成され、前記第１のレールは、（ａ）集積回路のコアロジックの１つ以上のコンポーネントに電源を供給し、（ｂ）前記集積回路の第１の軸に対して位置合わせされることを特徴とするステップと、
（Ｂ）導電材料の第２の層の１つ以上のパラメータを定義するためのユーザ入力を受信するステップであって、前記導電材料の第２の層は、（ｉ）前記１つ以上の電源に連結され、（ｉｉ）前記メッシュの複数の第２のレールを形成するように構成され、前記第２のレールは、（ａ）前記コアロジックの１つ以上のコンポーネントに電源を供給し、（ｂ）前記集積回路の第２の軸に対して位置合わせされることを特徴とするステップと、
（Ｃ）前記メッシュが、前記第１の軸、前記第２の軸、又は前記第１の軸と前記第２の軸の両方に沿って前記集積回路の境界から前記集積回路の中心に一様な電圧傾度を有するように、（ｉ）前記第１のレール、（ｉｉ）前記第２のレール、又は（ｉｉｉ）前記第１のレールと前記第２のレールの組み合わせの前記１つ以上のパラメータを修正するステップと、
を備える設計ツール。
（ｉ）前記複数の第１のレールの前記１つ以上のパラメータは、前記複数の第１のレールのそれぞれの幅を備え、（ｉｉ）前記複数の第１のレールのそれぞれの前記幅は、前記集積回路の中心に最も近く配置された前記第１のレールが最も細い幅を有し、前記集積回路の境界に最も近い前記第１のレールが最も太い幅を有するように、前記第１のレールが前記集積回路の中心に接近して位置されるにつれて細くなることを特徴とする請求項１８に記載の設計ツール。
（ｉ）前記複数の第２のレールの前記１つ以上のパラメータは、前記複数の第２のレールのそれぞれの幅を備え、（ｉｉ）前記複数の第２のレールのそれぞれの前記幅は、前記集積回路の中心に最も近く配置された前記第２のレールが最も細い幅を有し、前記集積回路の境界に最も近い前記第２のレールが最も太い幅を有するように、前記第２のレールが前記集積回路の中心に接近して位置されるにつれて細くなることを特徴とする請求項１８に記載の設計ツール。