JP2007088151A - 半導体集積回路の電源配線方法 - Google Patents

半導体集積回路の電源配線方法 Download PDF

Info

Publication number
JP2007088151A
JP2007088151A JP2005273964A JP2005273964A JP2007088151A JP 2007088151 A JP2007088151 A JP 2007088151A JP 2005273964 A JP2005273964 A JP 2005273964A JP 2005273964 A JP2005273964 A JP 2005273964A JP 2007088151 A JP2007088151 A JP 2007088151A
Authority
JP
Japan
Prior art keywords
wiring
power supply
semiconductor integrated
integrated circuit
mesh
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005273964A
Other languages
English (en)
Inventor
Takashi Jo
崇 城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005273964A priority Critical patent/JP2007088151A/ja
Publication of JP2007088151A publication Critical patent/JP2007088151A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】 配線が混雑している領域の大きさに依存せずに、半導体集積回路のチップ全体として配線効率を上げ、回路全体に十分な電流を供給するための半導体集積回路の電源配線方法を提供する。
【解決手段】 回路全体の配線混雑度の見積りを行い、配線混雑度が高く一般信号配線が困難である領域が検出された場合は、メッシュ状電源配線の配線ピッチの拡大、または配線幅の縮小、あるいはその両方の処理を行う。次に、回路の電圧降下の見積りを行い、回路全体における最も大きな電圧降下量が、あらかじめ設定された許容量を超えていると判定された場合、見積られた配線混雑度より、一般配線の混雑度が低く、配線容量に十分余裕のある領域の検出を行う。検出された領域に対して、メッシュ状電源配線の配線ピッチの縮小、または配線幅の拡大、あるいはその両方の処理を行う。
【選択図】 図1

Description

本発明は、半導体集積回路の物理レイアウトにおいて、回路により消費される電流を効率良く分配するための半導体集積回路の電源配線方法に関するものである。
近年、半導体集積回路の微細化が進み、回路の集積度が向上するに従い、電源以外の一般信号配線の混雑度も増すため、一般信号配線の配線領域を十分に保ちながら、電源配線を必要最小限に抑え、且つ、回路への供給電流の不足が起こらないようにすることが必要とされる。
従って、半導体集積回路において、回路全体に安定した電流を供給するために効率の良い電源配線を行うことは非常に重要な問題である。
従来の電源配線としては、図9に示すように回路全体に一様に安定した電流を供給するために、電源信号を等間隔のメッシュ状に配線するようにしているのが一般的である。
図9では、半導体集積回路901のロジック回路部分の外周を囲むように電源リング902が配線されており、その内部にメッシュ状の電源配線903が行われている。このとき電源配線903の配線幅はすべて等しく、配線ピッチはすべて等間隔となっている。
しかしながら、回路の微細化、高集積化、さらに高速化が進むにつれて、必要とされる電源配線の回路全体の面積に占める割合が増大するとともに、同時に一般信号配線の配線混雑度も増大するため、電源配線をそのままに放置しておくと、信号の配線容量が不足してしまうという問題が起きてしまう。
このような問題に対応するために、所定領域内の配線使用量が配線容量よりも大きいと判定された場合に、電源配線を所定の範囲内で移動させる、電源配線の配線幅を所定の範囲内で狭くする、または、電源配線を分割する等の電源配線方法が開示されている(特許文献1参照)。
特開2000−11011号公報
しかしながら、上記特許文献1に開示されている方法では、対象となる電源配線の近傍領域のみにおける配線容量に対して電源配線の配線幅の縮小や配線の移動、分割などを行っているため、広範囲で配線が混雑している場合に対応するのが困難であり、大規模な回路に対応しにくい。従って、近年の半導体集積回路における配線層の多層化を考えた場合に、必ずしも一般信号配線の混雑が解消されるとは限らない。
また、基本的に電源配線をチップ全体で見て縮小する方向となっているので、配線幅の縮小により供給できる電流量が減少してしまうため、配線幅の縮小にも限界が生じてしまい、配線容量が十分に確保できるまで配線幅の縮小が行えない可能性が生じる。
本発明は、上記従来の問題を解決するためになされたもので、半導体集積回路に電源配線以外の一般信号配線の十分な容量を確保しつつ、回路全体に十分な電流を供給するための半導体集積回路の電源配線方法を提供することを目的とする。
上記目的を達成するために、本発明の半導体集積回路の電源配線方法は、半導体集積回路の電源配線を配線する半導体集積回路の電源配線方法であって、あらかじめ等間隔のメッシュ状に配線された電源配線を有する回路においてセルの配置処理およびグローバル配線処理を行った後に、回路の一般信号配線の配線混雑度を見積もる配線混雑度見積もりステップと、前記配線混雑度見積もりステップにより、見積もられた混雑度より配線が困難である領域を判定する混雑度領域判定ステップと、を備え、前記混雑度領域判定ステップにより、配線が困難である領域と判定された領域に対し、あらかじめ等間隔に配線されたメッシュ状電源配線の配線幅の縮小及び/又は配線ピッチの拡大を行うことを特徴とする。
また、好ましくは、本発明の半導体集積回路の電源配線方法は、回路の電源電圧降下の見積りを行い、回路全体における最も大きな電圧降下量が、あらかじめ設定された許容量を超えているか否かの判定を行う電圧降下量判定ステップと、見積もられた一般信号配線の配線混雑度より配線に余裕がある領域を判定する配線余裕判定ステップを備え、配線が困難である領域と判定された領域に対し、あらかじめ等間隔に配線されたメッシュ状電源配線の配線幅の縮小及び/又は配線ピッチの拡大を行った場合に、前記電圧降下量判定ステップにより、回路全体における最も大きな電圧降下量が、前記許容量を越えていると判定されると、前記配線余裕判定ステップにより、配線に余裕があると判定された領域に対し、あらかじめ等間隔に配線されたメッシュ状電源配線の配線線幅の拡大及び/又は配線ピッチの縮小を行うことを特徴とする。
さらに、好ましくは、本発明の半導体集積回路の電源配線方法は、等間隔に配線されたメッシュ状電源配線、配線幅が縮小または拡大された電源配線、および配線ピッチが縮小または拡大された電源配線と、一般信号配線が行われるトラックとの重なりが最小限になるように電源配線が行われることを特徴とする。
以上説明したように、本発明によれば、回路(チップ)全体の配線混雑度を下げることが可能となるため、一般信号の総配線長が短くなる効果があり、それにより回路のタイミング収束も容易になる。また、タイミング収束が容易になることにより、設計時間の短縮にもつながる。
また、本発明によれば、配線効率の高い半導体集積回路を実現することが可能となるため、より小さなチップ面積を実現でき、コストの削減にもつながる。
以下に、本発明に係る半導体集積回路の電源配線方法の実施形態について図面を参照しながら説明する。
本発明における半導体集積回路の電源配線方法に係る一実施形態の処理の流れを、図1のフローチャートを用いて説明する。
ここで、本実施形態の処理が開始した時点では、既に論理合成などの処理が行われた後であって、ゲートレベルの回路が用意されているものとする。
図1に示す処理が開始されると、まず、既に用意されているゲートレベルの回路により、回路が消費する電力の見積りを行う。その見積り結果をもとに回路全体に安定した電流を供給できるように、例えば、回路上で最も大きく電圧が降下する部分の電圧降下が外部から回路に供給される電源電圧の10パーセント以内に収まる程度に、十分な電源配線を行う(ステップS101)。
ここで、上記従来技術で説明したように、ステップS101の段階では、図9に示すような電源配線処理が行われる。
すなわち、半導体集積回路901のロジック回路部分の外周を囲むように電源リング902が配線されており、その内部にメッシュ状の電源配線903が行われる。このとき、電源配線903の配線幅はすべて等しく、配線ピッチはすべて等間隔となっている。
次に、タイミングおよび配線混雑度の最適化を含めた、セルの自動配置処理(ステップS102)、及びグローバル配線処理(ステップS103)を行い、その結果より回路全体の配線混雑度の見積りを行う(ステップS104)。
次に、ステップS104で見積られた配線混雑度より、配線混雑度が高く一般信号配線が困難である領域の検出を行う(ステップS105)。
ステップS105において、配線混雑度が高く一般信号配線が困難である領域がないと判定された場合は(ステップS105;NO)、処理は、終了し、クロックツリー合成や配線処理など、以降のレイアウト処理へと進む。
ステップS105において、配線混雑度が高く一般信号配線が困難である領域が検出された場合は(ステップS105;YES)、メッシュ状電源配線の配線ピッチの拡大、または配線幅の縮小、あるいはその両方の処理を行う(ステップS106)。
ここで、ステップS106において電源配線ピッチの拡大処理を行った場合の一例を図2に示す。
図2において、201は、電源配線ピッチの拡大処理を行う前の半導体集積回路、202は電源配線ピッチの拡大処理を行った後の半導体集積回路、203は、ロジック回路の外周を囲むように配線された電源リング、204は、回路全体に電流を供給するためにメッシュ状に配線された電源配線である。
この半導体集積回路201では、ステップS105において領域205内で配線混雑度が高く、縦方向の一般信号配線を行うための配線容量が不足しているものと判定されている。
この領域205内部において、電源配線ピッチの拡大を行った結果、他の領域よりも電源配線ピッチの広い電源配線206が得られ、一般信号の配線容量が大きくなり、領域205内における配線性が改善している。
図3には、ステップS106において電源配線の配線幅の縮小処理を行った場合の一例を示している。
ここで、図2と同様にステップS105において半導体集積回路201の一般信号配線を行うための配線容量が不足していると判定された領域205に対して、電源配線幅の縮小処理を行った結果が半導体集積回路301であり、領域205内部において、電源配線幅が細い電源配線302が得られており、一般信号の配線容量が大きくなり、配線性が改善している。
図4には、ステップS106において電源配線の配線ピッチの拡大および配線幅の縮小処理の両方を行った場合の一例を示している。
ここで、図2と同様にステップS105において、半導体集積回路201の一般信号配線を行うための配線容量が不足していると判定された領域205に対して、電源配線幅の縮小処理を行った結果が半導体集積回路401であり、領域205内部において、電源配線のピッチが広く電源配線幅が細い電源配線402が得られており、一般信号の配線容量が大きくなり、配線性が改善している。
次に、ステップS106の処理において、電源配線ピッチの拡大処理や、電源配線幅の縮小処理を行うことにより、回路全体に供給できる電流量が減少し、例えば、回路に供給する電源電圧の10パーセント等と言った許容量を超える電圧降下を起こす可能性があるため、回路の電圧降下の見積りを行う(ステップS107)。
ステップS107で見積られた電圧降下より、ステップS108では回路全体における最も大きな電圧降下量が、あらかじめ設定された許容量を超えているかどうかの判定を行い、許容範囲内であると判定された場合は(ステップS108;YES)、ステップS104へ戻り、再び一般配線を行うための配線容量が不足している領域があるかどうかの判定を行う。
また、ステップS108において、回路全体における最も大きな電圧降下量が、あらかじめ設定された許容量を超えていると判定された場合(ステップS108;NO)、ステップS104により見積られた配線混雑度より、一般配線の混雑度が低く、配線容量に十分余裕のある領域の検出を行い(ステップS109)、ステップS109により検出された領域に対して、メッシュ状電源配線の配線ピッチの縮小、または配線幅の拡大、あるいはその両方の処理を行う(ステップS110)。
ここで、ステップS110において、電源配線ピッチの拡大処理を行った場合の一例を図5に示す。
図5においては、図4で示したようにステップS106により得られた半導体集積回路401において電圧降下の見積りを行った結果、電圧降下が許容範囲を超えていた場合、さらにステップS104の配線混雑度の見積り結果より縦方向の一般信号の配線容量に十分余裕があると判定されたのが、領域502であるとする。この領域502に対して、メッシュ状電源配線の配線ピッチの縮小を行われたものが、半導体集積回路501であり、領域502内部において、配線ピッチの狭い電源配線503が得られており、電圧降下の改善が可能となる。
図6には、ステップS110において電源配線の配線幅の縮小処理を行った場合の一例を示している。
ここで、図5と同様にステップS109において半導体集積回路401の一般信号配線を行うための配線容量に余裕があると判定された領域502に対して、電源配線幅の拡大処理を行った結果が半導体集積回路601であり、領域502内部において、電源配線幅が太い電源配線602が得られており、電圧降下の改善が可能となる。
図7には、ステップS110においてメッシュ状の電源配線の配線ピッチの縮小および電源配線の配線幅の拡大処理を行った場合の一例を示している。
ここで、図5と同様にステップS109において半導体集積回路401の一般信号配線を行うための配線容量に余裕があると判定された領域502に対して、メッシュ状電源配線の配線ピッチの縮小および電源配線幅の拡大処理を行った結果が半導体集積回路701であり、領域502内部において、メッシュ状電源配線の配線ピッチの狭く、電源配線幅が太い電源配線702が得られており、電圧降下の改善が可能となる。
最後に、ステップS110における電源配線のピッチの縮小や電源配線幅の拡大処理が行われた後、再びステップS107における回路の電圧降下の見積り処理に戻り、以降の処理が継続される。
次に、図8は、本発明におけるメッシュ状電源配線の配線位置の一例を示している。
図8において、縦方向の一般信号配線は、トラック801上を、また横方向の一般信号配線は、トラック802上を通るように配線され、803、804、805、806はメッシュ状電源配線の一部を示したものである。メッシュ状電源配線803、804、805、806はすべて同じ配線幅であるが、電源配線803、804では、電源配線一本に対して、それと平行なトラック5本と重なっているのに対して、電源配線805、806では、電源配線一本に対して、それと重なる平行なトラックは4本となっている。これより、電源配線805、806のようにメッシュ状電源配線を配置する方が、電源配線803、804のように配置するよりも、より多くの一般配線のための配線トラックを使用することが可能となり、回路全体の配線混雑度を軽減することが可能となる。
本発明において用いられるメッシュ状電源配線は、すべて電源配線805、806の要領で配置されているものとし、配線混雑度の軽減を可能としている。
以上説明したように、配線が混雑している領域の大きさに依存しない方法であるので、半導体集積回路のチップ全体として配線効率を上げることができる。
また、電源メッシュの配線幅の縮小やピッチの拡大による本数の減少によるチップ全体の電源配線の減少に伴い、電圧降下が悪化しないように、配線に余裕がある領域を検出し、電圧降下の大きい箇所の電源メッシュの配線幅の拡大やピッチの縮小を行うことができる。
なお、本発明に係る半導体集積回路の電源配線方法は、上記した実施形態に限定するものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
本発明における半導体集積回路の電源配線方法の処理の流れを示すフローチャートである。 本発明における半導体集積回路の電源配線方法の電源配線ピッチを拡大する方法を示す図である。 本発明における半導体集積回路の電源配線方法の電源配線幅を縮小する方法を示す図である。 本発明における半導体集積回路の電源配線方法の電源配線ピッチを拡大し、さらに電源配線幅を縮小する方法を示す図である。 本発明における半導体集積回路の電源配線方法の電源配線ピッチを縮小する方法を示す図である。 本発明における半導体集積回路の電源配線方法の電源配線幅を拡大する方法を示す図である。 本発明における半導体集積回路の電源配線方法の電源配線ピッチを縮小し、さらに電源配線幅を拡大する方法を示す図である。 本発明における電源配線の配置方法を示す図である。 回路全体に電流を安定して供給するために等幅、等間隔のメッシュ状電源配線を構成した場合の従来技術を示す図である。
符号の説明
201、202、301、401、501、601、701、901 半導体集積回路
203、902 電源リング配線
204、206、302、402、503、602、702、803、804、805、806、901 メッシュ状電源配線
205 配線容量が不足していると判定された領域
502 配線容量に余裕があると判定された領域
801、802 一般信号配線の配線トラック

Claims (3)

  1. 半導体集積回路の電源配線を配線する半導体集積回路の電源配線方法であって、
    あらかじめ等間隔のメッシュ状に配線された電源配線を有する回路においてセルの配置処理およびグローバル配線処理を行った後に、回路の一般信号配線の配線混雑度を見積もる配線混雑度見積もりステップと、
    前記配線混雑度見積もりステップにより、見積もられた混雑度より配線が困難である領域を判定する混雑度領域判定ステップと、
    を備え、
    前記混雑度領域判定ステップにより、配線が困難である領域と判定された領域に対し、あらかじめ等間隔に配線されたメッシュ状電源配線の配線幅の縮小及び/又は配線ピッチの拡大を行うことを特徴とする半導体集積回路の電源配線方法。
  2. 回路の電源電圧降下の見積りを行い、回路全体における最も大きな電圧降下量が、あらかじめ設定された許容量を超えているか否かの判定を行う電圧降下量判定ステップと、
    見積もられた一般信号配線の配線混雑度より配線に余裕がある領域を判定する配線余裕判定ステップを備え、
    配線が困難である領域と判定された領域に対し、あらかじめ等間隔に配線されたメッシュ状電源配線の配線幅の縮小及び/又は配線ピッチの拡大を行った場合に、前記電圧降下量判定ステップにより、回路全体における最も大きな電圧降下量が、前記許容量を越えていると判定されると、前記配線余裕判定ステップにより、配線に余裕があると判定された領域に対し、あらかじめ等間隔に配線されたメッシュ状電源配線の配線線幅の拡大及び/又は配線ピッチの縮小を行うことを特徴とする請求項1に記載の半導体集積回路の電源配線方法。
  3. 等間隔に配線されたメッシュ状電源配線、配線幅が縮小または拡大された電源配線、及び/又は、配線ピッチが縮小または拡大された電源配線と、一般信号配線が行われるトラックとの重なりが最小限になるように電源配線が行われることを特徴とする請求項1又は請求項2に記載の半導体集積回路の電源配線方法。
JP2005273964A 2005-09-21 2005-09-21 半導体集積回路の電源配線方法 Pending JP2007088151A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005273964A JP2007088151A (ja) 2005-09-21 2005-09-21 半導体集積回路の電源配線方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005273964A JP2007088151A (ja) 2005-09-21 2005-09-21 半導体集積回路の電源配線方法

Publications (1)

Publication Number Publication Date
JP2007088151A true JP2007088151A (ja) 2007-04-05

Family

ID=37974851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005273964A Pending JP2007088151A (ja) 2005-09-21 2005-09-21 半導体集積回路の電源配線方法

Country Status (1)

Country Link
JP (1) JP2007088151A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258952A (ja) * 2010-06-09 2011-12-22 Lsi Corp パワーグリッド最適化
JP2016051875A (ja) * 2014-09-02 2016-04-11 株式会社ソシオネクスト 半導体装置
JP2016086058A (ja) * 2014-10-24 2016-05-19 株式会社ソシオネクスト 半導体装置および半導体装置の給電方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258952A (ja) * 2010-06-09 2011-12-22 Lsi Corp パワーグリッド最適化
JP2016051875A (ja) * 2014-09-02 2016-04-11 株式会社ソシオネクスト 半導体装置
JP2016086058A (ja) * 2014-10-24 2016-05-19 株式会社ソシオネクスト 半導体装置および半導体装置の給電方法

Similar Documents

Publication Publication Date Title
US7919819B2 (en) Interconnect components of a semiconductor device
JP2009065056A (ja) 半導体集積回路のレイアウト方法、レイアウトプログラム、及びレイアウト装置
US20070034596A1 (en) Printed wiring board fabrication method, printed wiring board photomask, and program for creating a photomask
JP2009177139A (ja) 半導体集積回路
KR20150058062A (ko) Feol/mol/beol의 상이한 스케일링 비
CN102124555B (zh) 半导体装置
US20140183602A1 (en) Alternating tap-cell strategy in a standard cell logic block for area reduction
JP2002334933A (ja) タップ・セルを有する集積回路及び集積回路にタップ・セルを配置するための方法
JP2007088151A (ja) 半導体集積回路の電源配線方法
EP1791179A2 (en) Semiconductor Integrated Circuit and Design Method Thereof
CN101154648A (zh) 半导体器件的金属层结构
JP2001306641A (ja) 半導体集積回路の自動配置配線方法
US10936784B2 (en) Planning method for power metal lines
JP2005100239A (ja) 自動レイアウト装置、レイアウトモデル生成装置、レイアウトモデル検証装置及びレイアウトモデル
JP2006041016A (ja) 電源配線構造、該電源配線構造を備えた半導体集積回路、電源配線方法ならびに該電源配線方法を用いる半導体集積回路設計方法
JP2010040537A (ja) 半導体集積回路及びその設計方法
JP4786989B2 (ja) 半導体集積回路装置
JP2006237123A (ja) 半導体集積回路
JP2008205399A (ja) 半導体集積回路の設計方法
JP4219150B2 (ja) 半導体集積回路設計方法および半導体集積回路
JP2006179816A (ja) 半導体集積回路の自動設計方法
JP2001203272A (ja) 半導体集積回路のレイアウト設計方法
JP2005276970A (ja) オンチップデカップリングキャパシタ挿入方法及び集積回路装置
US7607112B2 (en) Method and apparatus for performing metalization in an integrated circuit process
JP2006294707A (ja) 半導体集積回路の配線方法および半導体集積回路