CN102124555B - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN102124555B CN102124555B CN201080002292.2A CN201080002292A CN102124555B CN 102124555 B CN102124555 B CN 102124555B CN 201080002292 A CN201080002292 A CN 201080002292A CN 102124555 B CN102124555 B CN 102124555B
- Authority
- CN
- China
- Prior art keywords
- terminal part
- gate pattern
- transistor
- module
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 230000015572 biosynthetic process Effects 0.000 claims description 25
- 239000003990 capacitor Substances 0.000 claims description 14
- 230000000694 effects Effects 0.000 abstract description 30
- 230000003287 optical effect Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 9
- 238000013461 design Methods 0.000 description 8
- 238000012937 correction Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种半导体装置，其布局能够可靠地抑制因光接近效应引起的栅极长度的偏差，并且可以实现自由的布局设计。单元(C1)的栅极图案(G1、G2、G3)以相同间距配置，其终端部(e1、e2、e3)的Y方向的位置以及X方向的宽度相同。单元(C2)的栅极图案(G4)具有沿Y方向朝向单元(C1)延伸的突出部(4b)，该突出部(4b)构成了对置终端部(eo1、eo2、eo3)。对置终端部(eo1、eo2、eo3)与栅极图案(G1、G2、G3)以相同间距配置，并且对置终端部的Y方向的位置以及X方向的宽度相同。
Description
技术领域
本发明涉及半导体装置的布局，尤其涉及一种对光接近效应的抑制有效的技术。
背景技术
在半导体集成电路的制造工艺中，一般通过反复进行包括抗蚀剂涂敷、曝光、显影的光刻工序；用于使用抗蚀掩模来进行要素的图案形成的蚀刻工序；和抗蚀剂除去工序，在半导体基板上形成集成电路。在进行光刻工序的曝光时，如果图案尺寸为曝光波长以下，则由于衍射光的影响所引起的光接近效应，使得设计时的布局尺寸与半导体基板上的图案尺寸的误差变大。
而且，在半导体集成电路中，晶体管的栅极长度是决定其性能的重要因素。因此，如果在制造工艺中发生栅极尺寸的偏差，则会对半导体集成电路的动作性能造成很大影响。
因此，伴随着微细化的进展，当在半导体集成电路的制造工艺中对布线等的图案进行描绘、曝光时，对因为光接近效应而产生的图案的尺寸偏差进行修正是必不可少的。作为修正光接近效应的技术，有OPC(OpticalProximity effect Correction)。OPC是一种根据栅极和与其接近的其他栅极图案之间的距离来预测因光接近效应引起的栅极长度变动量，通过预先修正用于形成栅极的光致抗蚀剂的掩模(mask)值，来抵消预测出的变动量，由此将曝光后的栅极长度的完成值保持为一定值的技术。
但是，以往由于栅极图案未被标准化，栅极长度、栅极间隔在芯片整体中不统一，所以通过OPC进行的栅极掩模的修正会招致TAT(TurnAround Time)增加、处理量增大这一问题。
为了避免该问题，例如在专利文献1中将栅极长度、栅极间隔限定为一种或几种值而进行了布局。由此，即使不进行通过OPC对栅极掩模的修正，也能够将栅极长度的完成值保持为一定值，可抑制因光接近效应引起的栅极长度的偏差。
专利文献1：特开2007-12855号公报
不过，在如专利文献1那样将栅极尺寸限定为一种或几种值的情况下，会损害布局设计的自由度。因此，例如在配置栅极长度比通常的晶体管大的电容晶体管的情况下，如专利文献1那样限定栅极尺寸是不现实的。其中，电容晶体管是指将源极和漏极固定为电源电位或接地电位，作为电源-接地间的电容发挥作用的晶体管。
图11是配置有电容晶体管的半导体装置的布局图案的一个例子。在图11中，标准单元C1中配置有栅极图案G1、G2、G3，标准单元C2中配置有构成栅极长度比晶体管T1大的电容晶体管T2的栅极图案G4。
这里，在区域R1中，栅极图案G1、G2、G3的终端部与栅极图案G4的端部对置。而且，栅极图案G1、G2、G3以宽度L1、间隔S1配置，与之相对，栅极图案G4以远比L1大的宽度L2配置为宽幅状态。因此，在栅极图案G1、G2、G3的终端部与栅极图案G4的端部，形状没有规则性，从而导致因光接近效应引起的栅极长度的偏差。
另外，为了抑制因光接近效应引起的栅极长度的偏差，例如在图11中，只要将栅极图案的间隔S2充分增大即可。不过，该情况下会导致电路面积的增大。
发明内容
本发明的目的在于，提供一种能够可靠地抑制因光接近效应引起的栅极长度的偏差，并且可实现自由的布局设计的半导体装置的布局。
在本发明的第一方式中，半导体装置具备：第一单元，其具有沿第一方向延伸，并且在与所述第一方向正交的第二方向以相同间距配置的三个以上的栅极图案；和第二单元，其与所述第一单元在所述第一方向上相邻；所述第一单元所具有的所述各栅极图案在与所述第二单元之间的单元交界附近终结，各终端部在所述第一方向相互位于相同的位置，并且所述第二方向上的宽度相同，所述第二单元具有被配置成在所述单元交界附近与所述第一单元所具有的所述各栅极图案的终端部对置的、由栅极图案构成的多个对置终端部，所述各对置终端部与所述第一单元所具有的所述各栅极图案在所述第二方向以相同间距配置，所述各对置终端部在所述第一方向相互位于相同的位置，并且所述第二方向上的宽度相同，所述多个对置终端部中的至少一部分，由从所述第二单元所具有的单一的第一栅极图案沿所述第一方向朝向所述第一单元突出的两个以上的突出部构成。
根据该第一方式，第一单元的三个以上的栅极图案以相同间距配置，其终端部的第一方向的位置以及第二方向的宽度相同。与第一单元在第一方向上相邻的第二单元具有第一栅极图案，该第一栅极图案具有在第一方向朝向第一单元延伸的两个以上的突出部，该突出部构成了被配置成与第一单元的栅极图案的终端部对置的对置终端部。对置终端部与第一单元的栅极图案以相同间距配置，且对置终端部的第一方向的位置以及第二方向的宽度相同。即，由于第一单元的栅极图案的终端部与第二单元的栅极图案的对置终端部具有相同的形状规则性，所以能够可靠地抑制因光接近效应引起的栅极长度的偏差。并且，能够将第二单元中的第一栅极图案例如作为栅极长度大的晶体管而有效利用。
在本发明的第二方式中，半导体装置具备：第一单元，其具有沿第一方向延伸，并且在与所述第一方向正交的第二方向以相同间距配置的三个以上的栅极图案；和第二单元，其与所述第一单元在所述第一方向上相邻；所述第一单元所具有的所述各栅极图案在与所述第二单元之间的单元交界附近终结，各终端部在所述第一方向相互位于相同的位置，并且所述第二方向上的宽度相同，所述第二单元具有被配置成在所述单元交界附近与所述第一单元所具有的所述各栅极图案的终端部对置的、由栅极图案构成的多个对置终端部，所述各对置终端部在所述第二方向与所述第一单元所具有的所述各栅极图案以相同间距配置，在所述第一方向相互位于相同的位置，并且所述第二方向上的宽度相同，所述第二单元具有：构成所述多个对置终端部中的至少一部分的虚设图案、和与所述虚设图案在所述第一方向上相邻的第一晶体管。
根据该第二方式，第一单元的三个以上的栅极图案以相同间距配置，其终端部的第一方向的位置以及第二方向的宽度相同。与第一单元在第一方向上相邻的第二单元具有：虚设图案、和与该虚设图案在第一方向上相邻的第一晶体管。而且，该虚设图案构成了被配置成与第一单元的栅极图案的终端部对置的对置终端部的至少一部分。对置终端部与第一单元的栅极图案以相同间距配置，对置终端部的第一方向的位置以及第二方向的宽度相同。即，由于第一单元的栅极图案的终端部与第二单元的栅极图案的对置终端部具有相同的形状规则性，所以能够可靠地抑制因光接近效应引起的栅极长度的偏差。并且，可以将第二单元中的第一晶体管例如作为栅极长度大的晶体管而有效利用。
在本发明的第三方式中，半导体装置具备：被配置在单元配置区域的端部的第一单元，其具有沿第一方向延伸，并且在与所述第一方向正交的第二方向以相同间距配置的三个以上的栅极图案；和虚设图案，其被配置在单元配置区域的外部，与所述第一单元在所述第一方向上相邻；所述第一单元所具有的所述各栅极图案在与所述虚设图案之间的单元交界附近终结，各终端部在所述第一方向相互位于相同的位置，并且所述第二方向上的宽度相同，所述虚设图案具有：沿所述第二方向延伸的图案主体、和从所述图案主体沿所述第一方向朝向所述第一单元突出的两个以上的突出部，所述各突出部构成了被配置成在所述单元交界附近与所述第一单元所具有的所述各栅极图案的终端部对置的多个对置终端部，所述各对置终端部在所述第二方向与所述第一单元所具有的所述各栅极图案以相同间距配置，在所述第一方向相互位于相同的位置，并且所述第二方向上的宽度相同。
根据该第三方式，配置在单元配置区域的端部的第一单元具有以相同间距配置的三个以上的栅极图案。对栅极图案的终端部而言，第一方向的位置以及第二方向的宽度相同。而且，在单元配置区域的外部配置有与第一单元在第一方向上相邻的虚设图案。该虚设图案具备：沿第二方向延伸的图案主体、和从图案主体沿第一方向朝向第一单元突出的两个以上的突出部。该突出部构成了被配置成与第一单元的栅极图案的终端部对置的对置终端部。对置终端部与第一单元的栅极图案以相同间距配置，对置终端部的第一方向的位置以及第二方向的宽度相同。即，由于第一单元的栅极图案的终端部、与由虚设图案的突出部构成的对置终端部具有相同的形状规则性，所以能够可靠地抑制因光接近效应引起的栅极长度的偏差。
(发明效果)
根据本发明的半导体装置，不仅可以抑制因光接近效应引起的栅极长度的偏差，而且能够实现自由的布局设计。
附图说明
图1是实施方式1涉及的半导体装置的布局图案的简略图。
图2是对图1加上了金属布线和接点后的简略图。
图3是实施方式1的变形例涉及的半导体装置的布局图案的简略图。
图4是实施方式1的另一变形例涉及的半导体装置的布局图案的简略图。
图5是实施方式2涉及的半导体装置的布局图案的简略图。
图6是实施方式2的变形例涉及的半导体装置的布局图案的简略图。
图7是实施方式3涉及的半导体装置的布局图案的简略图。
图8是实施方式3的变形例涉及的半导体装置的布局图案的简略图。
图9是实施方式4涉及的半导体装置的布局图案的简略图。
图10是实施方式4的变形例涉及的半导体装置的布局图案的简略图。
图11是配置有电容晶体管的半导体装置的布局图案的一个例子。
图中：C1-标准单元(第一单元)；C2-标准单元(第二单元)；C11-标准单元(第一单元)；G1、G2、G3-栅极图案；G4-栅极图案(第一栅极图案)；G5-栅极图案(第一栅极图案)；G6-栅极图案(第二栅极图案)；G8-虚设图案；G9、G10、G11-虚设图案；G12、G13-虚设图案；T1-晶体管(第二晶体管)；T2-晶体管(第一晶体管)；T3-晶体管(第一晶体管)；T4-晶体管；T5-晶体管(第一晶体管)；e1、e2、e3-终端部；eo1、eo2、eo3-对置终端部；4b-突出部；8a-图案主体；8b-突出部；12a、13a-图案主体；12b、13b-突出部。
具体实施方式
下面，参照附图对本发明的实施方式进行详细说明。
(实施方式1)
图1是实施方式1涉及的半导体装置的布局图案的简略图。在图1中，表示了栅极图案与扩散区域的布局，并用实线表示了单元交界(其他的图也同样)。其中，栅极图案是指在被晶体管的栅电极使用的层中形成的图案，利用多晶硅等材料制造。晶体管由栅极图案和扩散区域构成，栅极图案的被扩散区域夹持的部分作为晶体管的栅极发挥功能。如图1所示，作为第一单元的标准单元C1具有在作为第一方向的Y方向(图的上下方向)延伸，并且在作为第二方向的X方向(图的左右方向)以相同间距配置的栅极图案G1、G2、G3。栅极图案G1、G2、G3的宽度为L1，间隔为S1，栅极图案G2形成了晶体管T1。为了面积高效地配置晶体管，栅极图案G1、G2、G3的宽度L1和间隔S1通常被以最小尺寸设定。
而且，作为第二单元的标准单元C2在Y方向与标准单元C1相邻。标准单元C2具有用于形成作为电容晶体管而发挥功能的晶体管T2的、作为第一栅极图案的大且单一的栅极图案G4。栅极图案G4的宽度、即晶体管T2的栅极长度L2被设定得比作为第二晶体管的晶体管T1的栅极长度L1大。
另外，图2是对图1的布局图案加上了金属布线和接点后的简略图。
这里，关注标准单元C1所具有的栅极图案G1、G2、G3、与标准单元C2所具有的栅极图案G4对置的区域、即终端部区域R1。栅极图案G1、G2、G3在单元交界附近终结，其各终端部e1、e2、e3在Y方向相互位于相同的位置，并且，X方向上的宽度相同(即宽度L1)。另一方面，栅极图案G4具备在Y方向朝向标准单元C1突出的多个突出部4b，该突出部4b构成了被配置成与栅极图案G1、G2、G3的各终端部e1、e2、e3对置的对置终端部eo1、eo2、eo3。即，栅极图案G4的标准单元C1侧的端部成为梳齿形状。而且，对置终端部eo1、eo2、eo3在X方向上与栅极图案G1、G2、G3以相同间距配置，在Y方向相互位于相同的位置，并且，X方向上的宽度相同。即，在终端部区域R1中，终端部e1、e2、e3和对置终端部eo1、eo2、eo3具有相同的形状规则性。
这样，根据图1的构成，在标准单元C1、C2的单元交界处的终端部区域R1中，关于对置的栅极图案，能够保持形状规则性，并且可以在标准单元C2内配置栅极长度大的晶体管T2。由此，在将晶体管T2作为电容晶体管使用的情况下可以确保足够大的电容性能，并且能够可靠地抑制因光接近效应引起的栅极长度的偏差。另外，也可以将晶体管T2作为有助于电路功能的晶体管来使用。
图3是本实施方式的变形例涉及的半导体装置的布局图案的简略图。图3的构成与图1几乎相同，但标准单元C2所具有的栅极图案G4的形状稍微不同。即，栅极图案G4的侧边部一部分被切除，形成了比宽度L2小的宽度L3的部分。即，电容晶体管T2具有多个种类的栅极长度L2、L3。这是为了在电容晶体管T2中可靠地配置接点V1。即，由于晶体管T2的栅极长度L2大，所以使栅极图案G4的形状具有凹陷，以便能够将接点V1比工艺最小加工尺寸具有富裕地进行配置。通过这样的构成，不仅能够可靠地抑制因光接近效应引起的栅极长度的偏差，而且能够在电容晶体管T2中可靠地配置接点V1。
图4是本实施方式的另一变形例涉及的半导体装置的布局图案的简略图。图4的构成与图1几乎相同，但不同之处在于，在终端部区域R1中，终端部e1、e2、e3与对置终端部eo1、eo2、eo3沿X方向错开了间距的一半进行配置(错移量SF)。即，在图1的构成中，终端部e1、e2、e3与对置终端部eo1、eo2、eo3在X方向上的位置一致，成为所谓的完全一致对置。相对于此，即使是如图4的构成所示那样，终端部e1、e2、e3与对置终端部eo1、eo2、eo3维持相同的形状规则性，并且错移半个间距进行配置的构成，也能够与图1的构成同样，可靠地抑制因光接近效应引起的栅极长度的偏差。
并且，在图4的构成的情况下，由于能够进一步缩小栅极图案G1、G2、G3与栅极图案G4的间隔、即标准单元C1、C2的间隔，所以可提高半导体装置的面积效率。另外，在图4的例子中，将错移量SF设为间距的一半，但并不限定于此。
(实施方式2)
图5是实施方式2涉及的半导体装置的布局图案的简略图。图5的构成与图1几乎相同，在终端部区域R1中，关于终端部e1、e2、e3和对置终端部eo1、eo2、eo3，保持了相同的形状规则性。但是，标准单元C2的内部构成与图1不同。
在图5中，标准单元C2具有作为第一栅极图案的大且单一的栅极图案G5。栅极图案G5的宽度、即晶体管T3的栅极长度L3被设定得比晶体管T1的栅极长度L1大。而且，栅极图案G5具备在Y方向朝向标准单元C1突出的多个突出部5b，该突出部5b构成了对置终端部eo2、eo3。即，栅极图案G5的标准单元C1侧的端部成为梳齿形状。
并且，在栅极图案G5的X方向的两侧设置有栅极图案G6、G7。栅极图案G6、G7的宽度为L1，与栅极图案G5的间隔为S1。作为第二栅极图案的栅极图案G6构成了与晶体管T3相邻的另一晶体管T4，而且，构成了对置终端部eo1。并且，栅极图案G5与栅极图案G6、G7电连接。
根据图5的构成，能够与图1的构成同样，在标准单元C1、C2的单元交界处的终端部区域R1中，关于对置的栅极图案，保持相同的形状规则性，并且在标准单元C2内配置栅极长度大的晶体管T3。由此，在将晶体管T3作为电容晶体管使用的情况下，不仅可以作为电容晶体管而确保足够大的电容性能，而且能够可靠地抑制因光接近效应引起的栅极长度的偏差。
并且，通过与栅极长度大的晶体管T3接近地配置晶体管T4，例如能够缓解光接近效应对相邻的标准单元C3内的晶体管的影响。由此，能够更可靠地抑制因光接近效应引起的栅极长度的偏差。
另外，标准单元C2内的栅极长度大的晶体管T3也可以作为电容晶体管而使用，还可以作为有助于电路功能的晶体管而使用。
图6是本实施方式的变形例涉及的半导体装置的布局图案的简略图。在图6的构成中，晶体管T3与在Y方向相邻的晶体管T6栅极彼此连接，作为有助于电路功能并降低了电流能力的晶体管而被有效利用。这样，根据本实施方式，不仅能可靠地抑制因光接近效应引起的栅极长度的偏差，而且可以自由地进行单元内的晶体管设计。
另外，在本实施方式中也与实施方式1中说明的情况同样，可以在终端部区域R1中，将终端部e1、e2、e3与对置终端部eo1、eo2、eo3沿X方向错移配置。
(实施方式3)
图7是实施方式3涉及的半导体装置的布局图案的简略图。图7的构成与图1几乎相同，在终端部区域R1中，关于终端部e1、e2、e3与对置终端部eo1、eo2、eo3，保持了相同的形状规则性。但是，标准单元C2的内部构成与图1不同。
在图7中，标准单元C2具有作为第一栅极图案的单一的栅极图案G8。栅极图案G8是虚设图案，具有：在X方向延伸的图案主体8a、和从图案主体8a在Y方向上朝向标准单元C1突出的多个突出部8b。而且，该突出部8b构成了对置终端部eo1、eo2、eo3。即，栅极图案G8具有所谓的冠型形状。并且，在晶体管配置区域R2中，配置有与栅极图案G8在Y方向相邻的作为第一晶体管的晶体管T5。晶体管T5的栅极长度L5比晶体管T1的栅极长度L1大。
根据图7的构成，通过配置作为虚设图案的栅极图案G8，在标准单元C1、C2的单元交界处的终端部区域R1中，关于对置的栅极图案，保证了相同的形状规则性。并且，能够在晶体管配置区域R2中自由地配置晶体管。由此，不仅可以在标准单元C2内进行自由的晶体管设计，而且能够可靠地抑制因光接近效应引起的栅极长度的偏差。
图8是本实施方式的变形例涉及的半导体装置的布局图案的简略图。在图8的构成中，由旗标(flag)状的虚设图案、即栅极图案G9、G10、G11分别构成了终端部区域R1中的对置终端部eo1、eo2、eo3。在图8的构成中也与图7的构成同样，在标准单元C1、C2的单元交界处的终端部区域R1中，关于对置的栅极图案，保持了相同的形状规则性，并且，在晶体管配置区域R2中能够自由配置晶体管。由此，不仅可以在标准单元C2内进行自由的晶体管设计，而且能够可靠地抑制因光接近效应引起的栅极长度的偏差。
另外，在本实施方式中也和实施方式1中说明的情况同样，可以在终端部区域R1中将终端部e1、e2、e3与对置终端部eo1、eo2、eo3沿X方向错移配置。
(实施方式4)
图9是实施方式4涉及的半导体装置的布局图案的简略图。图9的构成中，在单元配置区域的端部配置了作为第一单元的标准单元C11。标准单元C11具有沿Y方向延伸、并在X方向以相同间距配置的栅极图案G1、G2、G3。而且，在单元配置区域的外部，按照在Y方向与标准单元C11相邻的方式，设置有作为虚设图案的栅极图案G12。栅极图案G12与图7所示的栅极图案G8同样具有冠状的形状，并具备：沿X方向延伸的图案主体12a、和从图案主体12a沿Y方向朝向标准单元C11突出的多个突出部12b。
标准单元C11的栅极图案G1、G2、G3在单元交界附近终结，其各终端部e1、e2、e3在Y方向相互位于相同的位置，并且X方向上的宽度相同。并且，栅极图案G12的突出部12b构成了被配置成与栅极图案G1、G2、G3的各终端部e1、e2、e3对置的对置终端部eo1、eo2、eo3。而且，对置终端部eo1、eo2、eo3在X方向上与栅极图案G1、G2、G3以相同间距配置，在Y方向相互位于相同的位置，并且，X方向上的宽度相同。即，在终端部区域R11中，关于终端部e1、e2、e3和对置终端部eo1、eo2、eo3，保持了相同的形状规则性。
根据图9的构成，通过在单元配置区域的外部设置冠状的作为虚设图案的栅极图案G12，能够在单元配置区域端的单元交界处的终端部区域R11中，关于对置的栅极图案确保相同的形状规则性。由此，即使在被配置于单元配置区域端部的标准单元C11中，也能够可靠地抑制因光接近效应引起的栅极长度的偏差。
图10是本实施方式的变形例涉及的半导体装置的布局图案的简略图。图10的构成中，在单元配置区域的外部设置了形状与图9所示的栅极图案G12不同的作为虚设图案的栅极图案G13。栅极图案G13具有H字状的形状，从沿X方向延伸的图案主体13a在Y方向朝向标准单元C11突出的多个突出部13b构成了对置终端部eo1、eo2、eo3。通过图10的构成，除了可获得与图9的构成相同的效果之外，还能够得到栅极图案G13可稳定形成这一效果。
另外，在本实施方式中也与实施方式1中说明的情况同样，可以在终端部区域R11中，将终端部e1、e2、e3与对置终端部eo1、eo2、eo3沿X方向错移配置。
此外，配置于外部的栅极图案不限定于这里所示的冠状、H字状，例如如果是其他实施方式所示那样的具有对置终端部的形状，则能够获得相同的效果。
(产业上的可利用性)
根据本发明涉及的半导体装置，由于不会产生因光接近效应引起的栅极长度的偏差，能够进行自由的布局设计，所以例如可以在被安装于各种电子设备的半导体集成电路等中利用。
Claims (13)
1.一种半导体装置，其特征在于，具备：
第一单元，其具有沿第一方向延伸，并且在与所述第一方向正交的第二方向以相同间距配置的三个以上的栅极图案；和
第二单元，其与所述第一单元在所述第一方向上相邻；
所述第一单元所具有的所述各栅极图案在与所述第二单元之间的单元交界附近终结，各终端部在所述第一方向相互位于相同的位置，并且所述第二方向上的宽度相同，
所述第二单元具有被配置成在所述单元交界附近与所述第一单元所具有的所述各栅极图案的终端部对置的、由栅极图案构成的多个对置终端部，
所述各对置终端部与所述第一单元所具有的所述各栅极图案在所述第二方向以相同间距配置，所述各对置终端部在所述第一方向相互位于相同的位置，并且所述第二方向上的宽度相同，
所述多个对置终端部中的至少一部分，由从所述第二单元所具有的单一的第一栅极图案沿所述第一方向朝向所述第一单元突出的两个以上的突出部构成，所述第一栅极图案构成第一晶体管，
所述第一晶体管的栅极长度比所述第一单元所具有的所述各栅极图案构成的各晶体管的栅极长度大，
所述两个以上的突出部各自在所述第二方向上的宽度与所述第一单元所具有的所述各栅极图案的宽度相同。
2.根据权利要求1所述的半导体装置，其特征在于，
所述各终端部与所述各对置终端部在所述第二方向上的位置一致。
3.根据权利要求1所述的半导体装置，其特征在于，
所述第一单元所具有的所述各栅极图案中的至少一个构成了第二晶体管，
所述第一晶体管的栅极长度比所述第二晶体管的栅极长度大。
4.根据权利要求3所述的半导体装置，其特征在于，
所述第一晶体管是电容晶体管。
5.根据权利要求3所述的半导体装置，其特征在于，
所述第一晶体管是有助于电路功能的晶体管。
6.根据权利要求3所述的半导体装置，其特征在于，
所述第一晶体管具有多个种类的栅极长度。
7.根据权利要求3所述的半导体装置，其特征在于，
所述第二单元具有构成与所述第一晶体管相邻的其他晶体管的第二栅极图案，所述第二栅极图案构成了所述对置终端部的一个。
8.根据权利要求7所述的半导体装置，其特征在于，
所述第一栅极图案与所述第二栅极图案电连接。
9.一种半导体装置，其特征在于，具备：
第一单元，其具有沿第一方向延伸，并且在与所述第一方向正交的第二方向以相同间距配置的三个以上的栅极图案；和
第二单元，其与所述第一单元在所述第一方向上相邻；
所述第一单元所具有的所述各栅极图案在与所述第二单元之间的单元交界附近终结，各终端部在所述第一方向相互位于相同的位置，并且所述第二方向上的宽度相同，
所述第二单元具有被配置成在所述单元交界附近与所述第一单元所具有的所述各栅极图案的终端部对置的、由栅极图案构成的多个对置终端部，
所述各对置终端部在所述第二方向与所述第一单元所具有的所述各栅极图案以相同间距配置，在所述第一方向相互位于相同的位置，并且所述第二方向上的宽度相同，
所述第二单元具有：构成所述多个对置终端部中的至少一部分的虚设图案、和与所述虚设图案在所述第一方向上相邻的第一晶体管。
10.根据权利要求9所述的半导体装置，其特征在于，
所述虚设图案具有：沿所述第二方向延伸的图案主体、和从所述图案主体沿所述第一方向朝向所述第一单元突出的两个以上的突出部，
所述各突出部构成了所述对置终端部。
11.根据权利要求9所述的半导体装置，其特征在于，
所述第一单元所具有的所述各栅极图案中的至少一个构成了第二晶体管，
所述第一晶体管的栅极长度比所述第二晶体管的栅极长度大。
12.根据权利要求9所述的半导体装置，其特征在于，
所述各终端部与所述各对置终端部在所述第二方向上的位置一致。
13.根据权利要求9所述的半导体装置，其特征在于，
所述各终端部与所述各对置终端部在所述第二方向上的位置错移间距的一半。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009240501 | 2009-10-19 | ||
| JP2009-240501 | 2009-10-19 | ||
| PCT/JP2010/005210 WO2011048737A1 (ja) | 2009-10-19 | 2010-08-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102124555A CN102124555A (zh) | 2011-07-13 |
| CN102124555B true CN102124555B (zh) | 2014-05-14 |
Family
ID=43899982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201080002292.2A Expired - Fee Related CN102124555B (zh) | 2009-10-19 | 2010-08-24 | 半导体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US8431967B2 (zh) |
| JP (1) | JP5331195B2 (zh) |
| CN (1) | CN102124555B (zh) |
| WO (1) | WO2011048737A1 (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012222065A (ja) * | 2011-04-06 | 2012-11-12 | Panasonic Corp | 半導体集積回路装置 |
| US9336348B2 (en) | 2014-09-12 | 2016-05-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming layout design |
| WO2016110905A1 (ja) | 2015-01-08 | 2016-07-14 | パナソニックＩｐマネジメント株式会社 | 半導体装置及びその設計方法 |
| KR102421730B1 (ko) | 2016-04-05 | 2022-07-18 | 삼성전자주식회사 | 레이아웃 방법 및 반도체 소자 |
| US10489548B2 (en) | 2017-05-26 | 2019-11-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit and method for manufacturing the same |
| EP3591427B1 (de) | 2018-07-05 | 2023-06-14 | HENSOLDT Sensors GmbH | Flugkörperwarner und ein verfahren zum warnen vor einem flugkörper |
| KR102540962B1 (ko) | 2018-08-23 | 2023-06-07 | 삼성전자주식회사 | 집적회로 소자 |
| US11505195B2 (en) | 2020-09-28 | 2022-11-22 | Ford Global Technologies, Llc | One-pedal drive filters and rate limits of powertrain torque |
| CN115881717A (zh) * | 2021-09-28 | 2023-03-31 | 联华电子股份有限公司 | 集成电路布局 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1710711A (zh) * | 2004-06-16 | 2005-12-21 | 松下电器产业株式会社 | 标准单元、标准单元库和半导体集成电路 |
Family Cites Families (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0828480B2 (ja) * | 1983-09-30 | 1996-03-21 | 富士通株式会社 | 半導体集積回路装置 |
| JPS61100947A (ja) * | 1984-10-22 | 1986-05-19 | Toshiba Corp | 半導体集積回路装置 |
| JPH02177457A (ja) * | 1988-12-28 | 1990-07-10 | Hitachi Ltd | 半導体装置 |
| US5281835A (en) * | 1989-06-14 | 1994-01-25 | Fujitsu Limited | Semi-custom integrated circuit device |
| JP3242228B2 (ja) * | 1993-02-12 | 2001-12-25 | 富士通株式会社 | 静電保護回路付半導体集積回路及びそのレイアウト設計方法 |
| JP3311244B2 (ja) * | 1996-07-15 | 2002-08-05 | 株式会社東芝 | 基本セルライブラリ及びその形成方法 |
| US6453452B1 (en) * | 1997-12-12 | 2002-09-17 | Numerical Technologies, Inc. | Method and apparatus for data hierarchy maintenance in a system for mask description |
| JPH11121722A (ja) * | 1997-10-17 | 1999-04-30 | Mitsubishi Electric Corp | ゲートアレーおよびゲートアレーを用いる半導体集積回路の製造方法 |
| JP4501164B2 (ja) * | 1998-05-01 | 2010-07-14 | ソニー株式会社 | 半導体記憶装置 |
| US6285088B1 (en) * | 1998-05-13 | 2001-09-04 | Texas Instruments Incorporated | Compact memory circuit |
| JP2000112114A (ja) * | 1998-10-08 | 2000-04-21 | Hitachi Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2000138292A (ja) * | 1998-10-30 | 2000-05-16 | Fujitsu Ltd | エンベディッドアレイを備えた半導体装置及びその製造方法並びに記録媒体 |
| US6351304B1 (en) * | 1999-06-04 | 2002-02-26 | Canon Kabushiki Kaisha | Multiple exposure method |
| US6525350B1 (en) * | 1999-07-16 | 2003-02-25 | Kawasaki Steel Corporation | Semiconductor integrated circuit basic cell semiconductor integrated circuit using the same |
| US6376130B1 (en) * | 2000-02-22 | 2002-04-23 | Micron Technology, Inc. | Chromeless alternating reticle for producing semiconductor device features |
| US6399972B1 (en) * | 2000-03-13 | 2002-06-04 | Oki Electric Industry Co., Ltd. | Cell based integrated circuit and unit cell architecture therefor |
| JP3415602B2 (ja) * | 2000-06-26 | 2003-06-09 | 鹿児島日本電気株式会社 | パターン形成方法 |
| US7083879B2 (en) * | 2001-06-08 | 2006-08-01 | Synopsys, Inc. | Phase conflict resolution for photolithographic masks |
| US6698007B2 (en) * | 2001-10-09 | 2004-02-24 | Numerical Technologies, Inc. | Method and apparatus for resolving coloring conflicts between phase shifters |
| US6981240B2 (en) * | 2001-11-15 | 2005-12-27 | Synopsys, Inc. | Cutting patterns for full phase shifting masks |
| JP2003203993A (ja) * | 2002-01-10 | 2003-07-18 | Mitsubishi Electric Corp | 半導体記憶装置及びその製造方法 |
| JP4416384B2 (ja) * | 2002-07-19 | 2010-02-17 | 株式会社ルネサステクノロジ | 半導体集積回路 |
| JP2004342757A (ja) * | 2003-05-14 | 2004-12-02 | Toshiba Corp | 半導体集積回路及びその設計方法 |
| JP4620942B2 (ja) * | 2003-08-21 | 2011-01-26 | 川崎マイクロエレクトロニクス株式会社 | 半導体集積回路のレイアウト方法、そのレイアウト構造、およびフォトマスク |
| JP4599048B2 (ja) * | 2003-10-02 | 2010-12-15 | 川崎マイクロエレクトロニクス株式会社 | 半導体集積回路のレイアウト構造、半導体集積回路のレイアウト方法、およびフォトマスク |
| US7155689B2 (en) * | 2003-10-07 | 2006-12-26 | Magma Design Automation, Inc. | Design-manufacturing interface via a unified model |
| JP2005259905A (ja) * | 2004-03-10 | 2005-09-22 | Oki Electric Ind Co Ltd | 半導体集積回路及びその修正方法 |
| JP4248451B2 (ja) * | 2004-06-11 | 2009-04-02 | パナソニック株式会社 | 半導体装置およびそのレイアウト設計方法 |
| JP4175649B2 (ja) * | 2004-07-22 | 2008-11-05 | 松下電器産業株式会社 | 半導体装置 |
| JP4598483B2 (ja) * | 2004-11-10 | 2010-12-15 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| JP2006196872A (ja) * | 2004-12-17 | 2006-07-27 | Matsushita Electric Ind Co Ltd | 標準セル、標準セルライブラリ、半導体装置、及びその配置方法 |
| JP2006332348A (ja) * | 2005-05-26 | 2006-12-07 | Matsushita Electric Ind Co Ltd | 半導体集積回路の設計方法およびライブラリの設計方法 |
| JP2007012855A (ja) * | 2005-06-30 | 2007-01-18 | Matsushita Electric Ind Co Ltd | 半導体集積回路、標準セル、標準セルライブラリ、半導体集積回路の設計方法および半導体集積回路の設計装置 |
| US7190050B2 (en) * | 2005-07-01 | 2007-03-13 | Synopsys, Inc. | Integrated circuit on corrugated substrate |
| JP2007086586A (ja) * | 2005-09-26 | 2007-04-05 | Renesas Technology Corp | マスクパターン設計方法および半導体装置の製造方法 |
| KR100769128B1 (ko) * | 2005-12-29 | 2007-10-22 | 동부일렉트로닉스 주식회사 | Ｅｃｏ셀 그리고, ｅｃｏ셀의 배치 및 루팅방법 |
| JP2008235350A (ja) * | 2007-03-16 | 2008-10-02 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
| JP2008258425A (ja) * | 2007-04-05 | 2008-10-23 | Matsushita Electric Ind Co Ltd | 標準セルおよびこれを有する半導体装置 |
| JP2009152437A (ja) * | 2007-12-21 | 2009-07-09 | Nec Electronics Corp | 半導体装置 |
| US7927782B2 (en) * | 2007-12-28 | 2011-04-19 | Texas Instruments Incorporated | Simplified double mask patterning system |
| WO2009095996A1 (ja) * | 2008-01-29 | 2009-08-06 | Unisantis Electronics (Japan) Ltd. | 半導体記憶装置 |
| US8176443B2 (en) * | 2008-06-02 | 2012-05-08 | Texas Instruments Incorporated | Layout of printable assist features to aid transistor control |
| JP2010016258A (ja) * | 2008-07-04 | 2010-01-21 | Panasonic Corp | 半導体集積回路装置 |
| JP5292005B2 (ja) * | 2008-07-14 | 2013-09-18 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
| JP5638760B2 (ja) * | 2008-08-19 | 2014-12-10 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8587036B2 (en) * | 2008-12-12 | 2013-11-19 | Ememory Technology Inc. | Non-volatile memory and fabricating method thereof |
| JP5552775B2 (ja) * | 2009-08-28 | 2014-07-16 | ソニー株式会社 | 半導体集積回路 |
| JP5530804B2 (ja) * | 2010-05-17 | 2014-06-25 | パナソニック株式会社 | 半導体装置、半導体装置製造用マスク及び光近接効果補正方法 |
-
2010
- 2010-08-24 JP JP2011500780A patent/JP5331195B2/ja not_active Expired - Fee Related
- 2010-08-24 WO PCT/JP2010/005210 patent/WO2011048737A1/ja active Application Filing
- 2010-08-24 CN CN201080002292.2A patent/CN102124555B/zh not_active Expired - Fee Related
-
2011
- 2011-02-03 US US13/020,566 patent/US8431967B2/en not_active Expired - Fee Related
-
2013
- 2013-03-18 US US13/846,514 patent/US8791507B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1710711A (zh) * | 2004-06-16 | 2005-12-21 | 松下电器产业株式会社 | 标准单元、标准单元库和半导体集成电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8431967B2 (en) | 2013-04-30 |
| JP5331195B2 (ja) | 2013-10-30 |
| CN102124555A (zh) | 2011-07-13 |
| US20110133253A1 (en) | 2011-06-09 |
| US8791507B2 (en) | 2014-07-29 |
| US20130234211A1 (en) | 2013-09-12 |
| JPWO2011048737A1 (ja) | 2013-03-07 |
| WO2011048737A1 (ja) | 2011-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102124555B (zh) | 半导体装置 | |
| CN102782857B (zh) | 半导体装置 | |
| JP5235936B2 (ja) | 半導体装置及びそのレイアウト作成方法 | |
| CN104134667B (zh) | 包含sram的集成电路及其形成方法 | |
| TWI552267B (zh) | 積體電路中採用之自對準局部互連線用之方法、結構與設計 | |
| US7932566B2 (en) | Structure and system of mixing poly pitch cell design under default poly pitch design rules | |
| US9142539B2 (en) | Semiconductor device | |
| JP2008235350A (ja) | 半導体集積回路 | |
| US8383300B2 (en) | Exposure mask with double patterning technology and method for fabricating semiconductor device using the same | |
| CN102334183B (zh) | 半导体装置 | |
| JP2008130897A (ja) | 集積回路のパターンレイアウト | |
| CN111403343A (zh) | 半导体图案的形成方法 | |
| KR100477540B1 (ko) | 임베디드 플래시 셀 제조 방법 | |
| CN105070718A (zh) | 一种降低sonos存储器串联电阻的方法 | |
| KR100344822B1 (ko) | 반도체 소자의 커패시터 전극 형성방법 | |
| KR20090071733A (ko) | 반도체 소자 형성 방법 | |
| KR20090077195A (ko) | 반도체 소자 및 그 제조방법 | |
| US20150243735A1 (en) | Semiconductor device | |
| JP2007287899A (ja) | 半導体装置 | |
| JP2004039688A (ja) | 半導体記憶素子の製造方法 | |
| KR20130042928A (ko) | 반도체 소자의 제조 방법 | |
| JP2014211554A (ja) | 露光用マスク、それを用いて製造された半導体デバイス、およびマスクデータ作成方法 | |
| KR20080010128A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20151104 Address after: Kanagawa Patentee after: Co., Ltd. Suo Si future Address before: Osaka Japan Patentee before: Matsushita Electric Industrial Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140514 Termination date: 20200824 |