JPWO2011048737A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2011048737A1
JPWO2011048737A1 JP2011500780A JP2011500780A JPWO2011048737A1 JP WO2011048737 A1 JPWO2011048737 A1 JP WO2011048737A1 JP 2011500780 A JP2011500780 A JP 2011500780A JP 2011500780 A JP2011500780 A JP 2011500780A JP WO2011048737 A1 JPWO2011048737 A1 JP WO2011048737A1
Authority
JP
Japan
Prior art keywords
cell
gate
pattern
transistor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011500780A
Other languages
English (en)
Other versions
JP5331195B2 (ja
Inventor
中西　和幸
和幸 中西
田丸　雅規
雅規 田丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2011500780A priority Critical patent/JP5331195B2/ja
Publication of JPWO2011048737A1 publication Critical patent/JPWO2011048737A1/ja
Application granted granted Critical
Publication of JP5331195B2 publication Critical patent/JP5331195B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

光近接効果によるゲート長のばらつきを確実に抑制でき、かつ、自由なレイアウト設計を可能にする、半導体装置のレイアウトを提供する。セル（Ｃ１）のゲートパターン（Ｇ１，Ｇ２，Ｇ３）は同一ピッチで配置されており、その終端部（ｅ１，ｅ２，ｅ３）はＹ方向の位置およびＸ方向の幅が互いに同一である。セル（Ｃ２）のゲートパターン（Ｇ４）はＹ方向にセル（Ｃ１）に向かって延びる突出部（４ｂ）を有し、この突出部（４ｂ）が対向終端部（ｅｏ１，ｅｏ２，ｅｏ３）を構成している。対向終端部（ｅｏ１，ｅｏ２，ｅｏ３）は、ゲートパターン（Ｇ１，Ｇ２，Ｇ３）と同一ピッチで配置され、Ｙ方向の位置およびＸ方向の幅が互いに同一である。

Description

本発明は、半導体装置のレイアウトに関するものであり、特に、光近接効果の抑制に対して有効な技術に関するものである。
半導体集積回路の製造プロセスでは、一般に、レジスト塗布、露光、現像を含むフォトリソグラフィ工程と、レジストマスクを用いて要素のパターニングを行うためのエッチング工程と、レジスト除去工程とを繰り返すことにより、半導体基板上に集積回路を形成する。フォトリソグラフィ工程の露光の際に、パターン寸法が露光波長以下になると、回折光の影響による光近接効果によって、設計時のレイアウト寸法と半導体基板上のパターン寸法との誤差が大きくなる。
また、半導体集積回路において、トランジスタのゲート長は、その性能を決める重要な要素である。このため、製造プロセスでゲート寸法のずれが生じると、半導体集積回路の動作性能に大きな影響を与える。
このため、微細化の進展とともに、半導体集積回路の製造プロセスにおいて、配線などのパターンを描画・露光する際に、光近接効果によって生じるパターンの寸法ずれを補正することが不可欠になっている。光近接効果を補正する技術として、ＯＰＣ（Optical Proximity effect Correction)がある。ＯＰＣとは、ゲートとそれに近接する他のゲートパターンまでの距離から光近接効果によるゲート長変動量を予測し、ゲートを形成するためのフォトレジストのマスク値を、予測した変動量を打ち消すように予め補正することによって、露光後のゲート長の仕上がり値を一定値に保つ技術である。
ところが従来は、ゲートパターンは規格化されておらず、ゲート長やゲート間隔はチップ全体でまちまちであったため、ＯＰＣによるゲートマスクの補正は、ＴＡＴ(Turn Around Time)の増加や処理量の増大といった問題を招いていた。
この問題を回避するために、例えば特許文献１では、ゲート長やゲート間隔を一種類または数種類の値に限定してレイアウトを行っている。これにより、ＯＰＣによるゲートマスクの修正を行わずとも、ゲート長の仕上がり値を一定値に保つことができ、光近接効果によるゲート長のばらつきを抑制することができる。
特開２００７−１２８５５号公報
ところが、特許文献１のようにゲート寸法を一種類または数種類の値に限定した場合には、レイアウト設計の自由度が損なわれる。このため、例えば、通常のトランジスタよりもゲート長が大きい容量トランジスタを配置するような場合には、特許文献１のようにゲート寸法を限定することは現実的ではない。なお、容量トランジスタとは、ソースおよびドレインを電源電位または接地電位に固定し、電源−接地間の容量として作用するトランジスタを指す。
図１１は容量トランジスタが配置された半導体装置のレイアウトパターンの一例である。図１１において、標準セルＣ１にはゲートパターンＧ１，Ｇ２，Ｇ３が配置されており、標準セルＣ２には、トランジスタＴ１よりもゲート長が大きい容量トランジスタＴ２を構成する、ゲートパターンＧ４が配置されている。
ここで、領域Ｒ１では、ゲートパターンＧ１，Ｇ２，Ｇ３の終端部と、ゲートパターンＧ４の端部とが対向している。そしてゲートパターンＧ１，Ｇ２，Ｇ３は幅Ｌ１、間隔Ｓ１で配置されているのに対して、ゲートパターンＧ４は、Ｌ１よりも格段に大きい幅Ｌ２で幅広状態で配置されている。このため、ゲートパターンＧ１，Ｇ２，Ｇ３の終端部とゲートパターンＧ４の端部とに、形状規則性がなく、したがって、光近接効果によるゲート長のばらつきを招いてしまう。
また、光近接効果によるゲート長のばらつきを抑制するためには、例えば図１１において、ゲートパターンの間隔Ｓ２を十分大きくすればよい。ところがこの場合は、回路面積の増大につながってしまう。
本発明は、光近接効果によるゲート長のばらつきを確実に抑制でき、かつ、自由なレイアウト設計を可能にする、半導体装置のレイアウトを提供することを目的とする。
本発明の第１態様では、半導体装置は、
第１の方向に延びており、かつ、前記第１の方向に直交する第２の方向において同一ピッチで配置された３個以上のゲートパターンを有する、第１のセルと、
前記第１のセルに、前記第１の方向において隣り合う第２のセルとを備え、
前記第１のセルが有する前記各ゲートパターンは、前記第２のセルとの間のセル境界近傍で終端しており、各終端部が、前記第１の方向において互いに同じ位置にあり、かつ、前記第２の方向における幅が互いに同一であり、
前記第２のセルは、
前記セル境界近傍において、前記第１のセルが有する前記各ゲートパターンの終端部に対向するように配置された、ゲートパターンからなる複数の対向終端部を備えており、
前記各対向終端部は、前記第１のセルが有する前記各ゲートパターンと前記第２の方向において同一ピッチで配置されており、前記第１の方向において互いに同じ位置にあり、かつ、前記第２の方向における幅が互いに同一であり、
前記複数の対向終端部のうち少なくとも一部は、前記第２のセルが有する単一の第１のゲートパターンから、前記第１の方向において前記第１のセルに向けて突出した２個以上の突出部によって、構成されている。
この第１態様によると、第１のセルの３個以上のゲートパターンは、同一ピッチで配置されており、その終端部は、第１の方向の位置および第２の方向の幅が互いに同一である。第１のセルに第１の方向において隣り合う第２のセルは、第１の方向に第１のセルに向かって延びる２個以上の突出部を有する第１のゲートパターンを有し、この突出部が、第１のセルのゲートパターンの終端部に対向するように配置された対向終端部を構成している。対向終端部は、第１のセルのゲートパターンと同一ピッチで配置され、第１の方向の位置および第２の方向の幅が互いに同一である。すなわち、第１のセルのゲートパターンの終端部と、第２のセルのゲートパターンの対向終端部とが、同じ形状規則性を持っているので、光近接効果によるゲート長のばらつきを確実に抑制することができる。しかも、第２のセルにおける第１のゲートパターンを、例えば、ゲート長の大きいトランジスタとして活用することが可能になる。
本発明の第２態様では、半導体装置は、
第１の方向に延びており、かつ、前記第１の方向に直交する第２の方向において同一ピッチで配置された３個以上のゲートパターンを有する、第１のセルと、
前記第１のセルに、前記第１の方向において隣り合う第２のセルとを備え、
前記第１のセルが有する前記各ゲートパターンは、前記第２のセルとの間のセル境界近傍で終端しており、各終端部が、前記第１の方向において互いに同じ位置にあり、かつ、前記第２の方向における幅が互いに同一であり、
前記第２のセルは、
前記セル境界近傍において、前記第１のセルが有する前記各ゲートパターンの終端部に対向するように配置された、ゲートパターンからなる複数の対向終端部を備えており、
前記各対向終端部は、前記第２の方向において前記第１のセルが有する前記各ゲートパターンと同一ピッチで配置されており、前記第１の方向において互いに同じ位置にあり、かつ、前記第２の方向における幅が互いに同一であり、
前記第２のセルは、
前記複数の対向終端部のうち少なくとも一部を構成するダミーパターンと、
前記ダミーパターンと前記第１の方向において隣り合う第１のトランジスタとを備えている。
この第２態様によると、第１のセルの３個以上のゲートパターンは、同一ピッチで配置されており、その終端部は、第１の方向の位置および第２の方向の幅が互いに同一である。第１のセルに第１の方向において隣り合う第２のセルは、ダミーパターンと、このダミーパターンと第１の方向において隣り合う第１のトランジスタとを備えている。そして、このダミーパターンが、第１のセルのゲートパターンの終端部に対向するように配置された対向終端部の少なくとも一部を構成している。対向終端部は、第１のセルのゲートパターンと同一ピッチで配置され、第１の方向の位置および第２の方向の幅が互いに同一である。すなわち、第１のセルのゲートパターンの終端部と、第２のセルのゲートパターンの対向終端部とが、同じ形状規則性を持っているので、光近接効果によるゲート長のばらつきを確実に抑制することができる。しかも、第２のセルにおける第１のトランジスタを、例えば、ゲート長の大きいトランジスタとして活用することが可能になる。
本発明の第３態様では、半導体装置は、
第１の方向に延びており、かつ、前記第１の方向に直交する第２の方向において同一ピッチで配置された３個以上のゲートパターンを有する、セル配置領域の端部に配置された第１のセルと、
セル配置領域の外部に配置され、前記第１のセルに、前記第１の方向において隣り合うダミーパターンとを備え、
前記第１のセルが有する前記各ゲートパターンは、前記ダミーパターンとの間のセル境界近傍で終端しており、各終端部が、前記第１の方向において互いに同じ位置にあり、かつ、前記第２の方向における幅が互いに同一であり、
前記ダミーパターンは、前記第２の方向に延びるパターン本体と、前記パターン本体から前記第１の方向において前記第１のセルに向けて突出した２個以上の突出部とを備え、
前記各突出部が、前記セル境界近傍において、前記第１のセルが有する前記各ゲートパターンの終端部に対向するように配置された、複数の対向終端部を構成しており、
前記各対向終端部は、前記第２の方向において前記第１のセルが有する前記各ゲートパターンと同一ピッチで配置されており、前記第１の方向において互いに同じ位置にあり、かつ、前記第２の方向における幅が互いに同一である。
この第３態様によると、セル配置領域の端部に配置された第１のセルは、同一ピッチで配置された３個以上のゲートパターンを有している。ゲートパターンの終端部は、第１の方向の位置および第２の方向の幅が互いに同一である。また、セル配置領域の外部に、第１のセルに第１の方向において隣り合うダミーパターンが配置されている。このダミーパターンは、第２の方向に延びるパターン本体と、パターン本体から第１の方向において第１のセルに向けて突出した２個以上の突出部とを備えている。この突出部が、第１のセルのゲートパターンの終端部に対向するように配置された対向終端部を構成している。対向終端部は、第１のセルのゲートパターンと同一ピッチで配置され、第１の方向の位置および第２の方向の幅が互いに同一である。すなわち、第１のセルのゲートパターンの終端部と、ダミーパターンの突出部によって構成された対向終端部とが、同じ形状規則性を持っているので、光近接効果によるゲート長のばらつきを確実に抑制することができる。
本発明の半導体装置によると、光近接効果によるゲート長のばらつきを確実に抑制しつつ、自由なレイアウト設計を可能にすることができる。
実施形態１に係る半導体装置のレイアウトパターンの簡略図である。 図１にメタル配線とコンタクトを加えた簡略図である。 実施形態１の変形例に係る半導体装置のレイアウトパターンの簡略図である。 実施形態１の他の変形例に係る半導体装置のレイアウトパターンの簡略図である。 実施形態２に係る半導体装置のレイアウトパターンの簡略図である。 実施形態２の変形例に係る半導体装置のレイアウトパターンの簡略図である。 実施形態３に係る半導体装置のレイアウトパターンの簡略図である。 実施形態３の変形例に係る半導体装置のレイアウトパターンの簡略図である。 実施形態４に係る半導体装置のレイアウトパターンの簡略図である。 実施形態４の変形例に係る半導体装置のレイアウトパターンの簡略図である。 容量トランジスタが配置された半導体装置のレイアウトパターンの一例である。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
（実施形態１）
図１は実施形態１に係る半導体装置のレイアウトパターンの簡略図である。図１では、ゲートパターンと拡散領域のレイアウトを示しており、セル境界を実線で示している（他の図も同様）。なお、ゲートパターンとは、トランジスタのゲート電極に使われる層に形成されたパターンを指し、ポリシリコンなどの材料を用いて製造される。トランジスタはゲートパターンと拡散領域によって構成され、ゲートパターンの拡散領域に挟まれた部分がトランジスタのゲートとして機能する。図１に示すように、第１のセルとしての標準セルＣ１は、第１の方向としてのＹ方向（図の上下方向）に延びており、かつ、第２の方向としてのＸ方向（図の左右方向）において同一ピッチで配置されたゲートパターンＧ１，Ｇ２，Ｇ３を有している。ゲートパターンＧ１，Ｇ２，Ｇ３の幅はＬ１，間隔はＳ１であり、ゲートパターンＧ２はトランジスタＴ１を形成している。トランジスタを面積効率良く配置するため、ゲートパターンＧ１，Ｇ２，Ｇ３の幅Ｌ１と間隔Ｓ１は、通常、最小寸法で設定される。
そして、第２のセルとしての標準セルＣ２は、標準セルＣ１にＹ方向において隣り合っている。標準セルＣ２は、容量トランジスタとして機能させるトランジスタＴ２を形成するための、第１のゲートパターンとしての大きな単一のゲートパターンＧ４を有している。ゲートパターンＧ４の幅、すなわちトランジスタＴ２のゲート長Ｌ２は、第２のトランジスタとしてのトランジスタＴ１のゲート長Ｌ１よりも大きく設定されている。
また図２は、図１のレイアウトパターンにメタル配線とコンタクトを加えた簡略図である。
ここで、標準セルＣ１が有するゲートパターンＧ１，Ｇ２，Ｇ３と標準セルＣ２が有するゲートパターンＧ４とが対向している領域である終端部領域Ｒ１に注目する。ゲートパターンＧ１，Ｇ２，Ｇ３は、セル境界近傍で終端しており、その各終端部ｅ１，ｅ２，ｅ３は、Ｙ方向において互いに同じ位置にあり、かつ、Ｘ方向における幅が互いに同一（すなわち幅Ｌ１）である。一方、ゲートパターンＧ４は、Ｙ方向において標準セルＣ１に向けて突出した複数の突出部４ｂを備えており、この突出部４ｂが、ゲートパターンＧ１，Ｇ２，Ｇ３の各終端部ｅ１，ｅ２，ｅ３に対向するように配置された対向終端部ｅｏ１，ｅｏ２，ｅｏ３を構成している。すなわち、ゲートパターンＧ４の標準セルＣ１側の端部はくし形形状になっている。そして対向終端部ｅｏ１，ｅｏ２，ｅｏ３は、Ｘ方向においてゲートパターンＧ１，Ｇ２，Ｇ３と同一ピッチで配置されており、Ｙ方向において互いに同じ位置にあり、かつ、Ｘ方向における幅が互いに同一である。すなわち、終端部領域Ｒ１において、終端部ｅ１，ｅ２，ｅ３と対向終端部ｅｏ１，ｅｏ２，ｅｏ３とが、同じ形状規則性を持っている。
このように図１の構成によると、標準セルＣ１，Ｃ２のセル境界における終端部領域Ｒ１において、対向するゲートパターンに関して形状規則性を保ちつつ、標準セルＣ２内にゲート長の大きいトランジスタＴ２を配置することが可能になる。これにより、トランジスタＴ２を容量トランジスタとして用いる場合に十分大きな容量性能を確保しつつ、光近接効果によるゲート長のばらつきを確実に抑制することができる。なお、トランジスタＴ２を、回路機能に寄与するトランジスタとして用いてもかまわない。
図３は本実施形態の変形例に係る半導体装置のレイアウトパターンの簡略図である。図３の構成は図１とほぼ同様であるが、標準セルＣ２が有するゲートパターンＧ４の形状が少し異なっている。すなわち、ゲートパターンＧ４の側辺部が一部、切り欠かれており、幅Ｌ２よりも小さい幅Ｌ３の部分が形成されている。すなわち、容量トランジスタＴ２は、複数種類のゲート長Ｌ２，Ｌ３を有している。これは、容量トランジスタＴ２にコンタクトＶ１を確実に配置するためである。すなわち、トランジスタＴ２のゲート長Ｌ２が大きいので、コンタクトＶ１をプロセス最小加工寸法から余裕を持って配置できるように、ゲートパターンＧ４の形状に凹みを持たせている。このような構成によって、光近接効果によるゲート長のばらつきを確実に抑制しつつ、容量トランジスタＴ２にコンタクトＶ１を確実に配置することが可能になる。
図４は本実施形態の他の変形例に係る半導体装置のレイアウトパターンの簡略図である。図４の構成は図１とほぼ同様であるが、終端部領域Ｒ１において、終端部ｅ１，ｅ２，ｅ３と対向終端部ｅｏ１，ｅｏ２，ｅｏ３とが、Ｘ方向において、ピッチの半分だけずらして配置されている（ずらし量ＳＦ）点が異なっている。すなわち、図１の構成では、終端部ｅ１，ｅ２，ｅ３と対向終端部ｅｏ１，ｅｏ２，ｅｏ３とは、Ｘ方向における位置が一致しており、いわば完全にそろって対向していた。これに対して図４の構成のように、終端部ｅ１，ｅ２，ｅ３と対向終端部ｅｏ１，ｅｏ２，ｅｏ３とが、同じ形状規則性を維持しつつ、半ピッチだけずらして配置されている構成であっても、図１の構成と同様に、光近接効果によるゲート長のばらつきを確実に抑制することができる。
しかも、図４の構成の場合、ゲートパターンＧ１，Ｇ２，Ｇ３とゲートパターンＧ４との間隔、つまり標準セルＣ１，Ｃ２の間隔をさらに狭めることができるので、半導体装置の面積効率を高めることができる。なお、図４の例では、ずらし量ＳＦはピッチの半分としたが、これに限られるものではない。
（実施形態２）
図５は実施形態２に係る半導体装置のレイアウトパターンの簡略図である。図５の構成は、図１とほぼ同様であり、終端部領域Ｒ１において、終端部ｅ１，ｅ２，ｅ３と対向終端部ｅｏ１，ｅｏ２，ｅｏ３に関して同じ形状規則性が保たれている。ただし、標準セルＣ２の内部構成が、図１とは異なっている。
図５において、標準セルＣ２は、第１のゲートパターンとしての大きな単一のゲートパターンＧ５を有している。ゲートパターンＧ５の幅、すなわちトランジスタＴ３のゲート長Ｌ３は、トランジスタＴ１のゲート長Ｌ１よりも大きく設定されている。そして、ゲートパターンＧ５は、Ｙ方向において標準セルＣ１に向けて突出した複数の突出部５ｂを備えており、この突出部５ｂが対向終端部ｅｏ２，ｅｏ３を構成している。すなわち、ゲートパターンＧ５の標準セルＣ１側の端部はくし形形状になっている。
また、ゲートパターンＧ５のＸ方向における両側に、ゲートパターンＧ６，Ｇ７が設けられている。ゲートパターンＧ６，Ｇ７の幅はＬ１、ゲートパターンＧ５との間隔はＳ１である。第２のゲートパターンとしてのゲートパターンＧ６は、トランジスタＴ３に隣り合う他のトランジスタＴ４を構成しており、かつ、対向終端部ｅｏ１を構成している。さらには、ゲートパターンＧ５とゲートパターンＧ６，Ｇ７とは、電気的に接続されている。
図５の構成によると、図１の構成と同様に、標準セルＣ１，Ｃ２のセル境界における終端部領域Ｒ１において、対向するゲートパターンに関して同じ形状規則性を保ちつつ、標準セルＣ２内にゲート長の大きいトランジスタＴ３を配置することが可能になる。これにより、トランジスタＴ３を容量トランジスタとして用いる場合に、容量トランジスタとして十分大きな容量性能を確保しつつ、光近接効果によるゲート長のばらつきを確実に抑制することができる。
さらに、ゲート長が大きいトランジスタＴ３に近接してトランジスタＴ４を配置したことによって、例えば隣の標準セルＣ３内のトランジスタへの光近接効果の影響を緩和することができる。したがって、より確実に、光近接効果によるゲート長のばらつきを抑制することができる。
また、標準セルＣ２内のゲート長が大きいトランジスタＴ３は、容量トランジスタとして用いてもよいし、回路機能に寄与するトランジスタとして用いてもよい。
図６は本実施形態の変形例に係る半導体装置のレイアウトパターンの簡略図である。図６の構成では、トランジスタＴ３は、Ｙ方向に隣り合うトランジスタＴ６とゲート同士が接続されており、回路機能に寄与する、電流能力を落としたトランジスタとして活用されている。このように本実施形態によると、光近接効果によるゲート長のばらつきを確実に抑制しつつ、セル内のトランジスタ設計を自由に行うことが可能になる。
なお、本実施形態においても実施形態１で説明したのと同様に、終端部領域Ｒ１において、終端部ｅ１，ｅ２，ｅ３と対向終端部ｅｏ１，ｅｏ２，ｅｏ３とが、Ｘ方向においてずらして配置されていてもかまわない。
（実施形態３）
図７は実施形態３に係る半導体装置のレイアウトパターンの簡略図である。図７の構成は、図１とほぼ同様であり、終端部領域Ｒ１において、終端部ｅ１，ｅ２，ｅ３と対向終端部ｅｏ１，ｅｏ２，ｅｏ３とに関して同じ形状規則性が保たれている。ただし、標準セルＣ２の内部構成が、図１とは異なっている。
図７において、標準セルＣ２は、第１のゲートパターンとしての単一のゲートパターンＧ８を有している。ゲートパターンＧ８はダミーパターンであり、Ｘ方向に延びるパターン本体８ａと、パターン本体８ａからＹ方向において標準セルＣ１に向けて突出した複数の突出部８ｂとを備えている。そして、この突出部８ｂが対向終端部ｅｏ１，ｅｏ２，ｅｏ３を構成している。すなわち、ゲートパターンＧ８はいわゆる冠型の形状を有している。そして、トランジスタ配置領域Ｒ２には、ゲートパターンＧ８とＹ方向において隣り合う第１のトランジスタとしてのトランジスタＴ５が配置されている。トランジスタＴ５のゲート長Ｌ５は、トランジスタＴ１のゲート長Ｌ１よりも大きい。
図７の構成によると、ダミーパターンであるゲートパターンＧ８を配置することによって、標準セルＣ１，Ｃ２のセル境界における終端部領域Ｒ１において、対向するゲートパターンに関して同じ形状規則性が保たれている。しかも、トランジスタ配置領域Ｒ２では、トランジスタを自由に配置することができる。したがって、標準セルＣ２内において自由なトランジスタ設計を可能にしつつ、光近接効果によるゲート長のばらつきを確実に抑制することができる。
図８は本実施形態の変形例に係る半導体装置のレイアウトパターンの簡略図である。図８の構成では、フラグ状のダミーパターンであるゲートパターンＧ９，Ｇ１０，Ｇ１１によって、終端部領域Ｒ１における対向終端部ｅｏ１，ｅｏ２，ｅｏ３がそれぞれ構成されている。図８の構成でも図７の構成と同様に、標準セルＣ１，Ｃ２のセル境界における終端部領域Ｒ１において、対向するゲートパターンに関して同じ形状規則性が保たれており、かつ、トランジスタ配置領域Ｒ２では、トランジスタを自由に配置することができる。したがって、標準セルＣ２内において自由なトランジスタ設計を可能にしつつ、光近接効果によるゲート長のばらつきを確実に抑制することができる。
なお、本実施形態においても実施形態１で説明したのと同様に、終端部領域Ｒ１において、終端部ｅ１，ｅ２，ｅ３と対向終端部ｅｏ１，ｅｏ２，ｅｏ３とが、Ｘ方向においてずらして配置されていてもかまわない。
（実施形態４）
図９は実施形態４に係る半導体装置のレイアウトパターンの簡略図である。図９の構成では、セル配置領域の端部に、第１のセルとしての標準セルＣ１１が配置されている。標準セルＣ１１は、Ｙ方向に延びており、Ｘ方向において同一ピッチで配置されたゲートパターンＧ１，Ｇ２，Ｇ３を有している。そしてセル配置領域の外部に、標準セルＣ１１にＹ方向において隣り合うように、ダミーパターンであるゲートパターンＧ１２が設けられている。ゲートパターンＧ１２は、図７に示すゲートパターンＧ８と同様に冠状の形状を有しており、Ｘ方向に延びるパターン本体１２ａと、パターン本体１２ａからＹ方向において標準セルＣ１１に向けて突出した複数の突出部１２ｂとを備えている。
標準セルＣ１１のゲートパターンＧ１，Ｇ２，Ｇ３は、セル境界近傍で終端しており、その各終端部ｅ１，ｅ２，ｅ３は、Ｙ方向において互いに同じ位置にあり、かつ、Ｘ方向における幅が互いに同一である。また、ゲートパターンＧ１２の突出部１２ｂが、ゲートパターンＧ１，Ｇ２，Ｇ３の各終端部ｅ１，ｅ２，ｅ３に対向するように配置された対向終端部ｅｏ１，ｅｏ２，ｅｏ３を構成している。そして対向終端部ｅｏ１，ｅｏ２，ｅｏ３は、Ｘ方向においてゲートパターンＧ１，Ｇ２，Ｇ３と同一ピッチで配置されており、Ｙ方向において互いに同じ位置にあり、かつ、Ｘ方向における幅が互いに同一である。すなわち、終端部領域Ｒ１１において、終端部ｅ１，ｅ２，ｅ３と対向終端部ｅｏ１，ｅｏ２，ｅｏ３とに関して、同じ形状規則性が保たれている。
図９の構成によると、セル配置領域の外部に冠状のダミーパターンであるゲートパターンＧ１２を設けることによって、セル配置領域端のセル境界における終端部領域Ｒ１１において、対向するゲートパターンに関して同じ形状規則性を保つことができる。これにより、セル配置領域端部に配置された標準セルＣ１１においても、光近接効果によるゲート長のばらつきを確実に抑制することができる。
図１０は本実施形態の変形例に係る半導体装置のレイアウトパターンの簡略図である。図１０の構成では、セル配置領域の外部に、図９に示すゲートパターンＧ１２とは形状が異なっている、ダミーパターンであるゲートパターンＧ１３が設けられている。ゲートパターンＧ１３はＨ字状の形状を有しており、Ｘ方向に延びるパターン本体１３ａからＹ方向において標準セルＣ１１に向けて突出した複数の突出部１３ｂが、対向終端部ｅｏ１，ｅｏ２，ｅｏ３を構成している。図１０の構成では、図９の構成と同様の効果が得られるのに加えて、ゲートパターンＧ１３が安定して形成されるという効果が得られる。
なお、本実施形態においても実施形態１で説明したのと同様に、終端部領域Ｒ１１において、終端部ｅ１，ｅ２，ｅ３と対向終端部ｅｏ１，ｅｏ２，ｅｏ３とが、Ｘ方向においてずらして配置されていてもかまわない。
なお、外部に配置するゲートパターンは、ここで示した冠状やＨ字状のものに限られるものではなく、例えば、他の実施形態で示したような対向終端部を有する形状であれば、同様の効果が得られる。
本発明に係る半導体装置では、光近接効果によるゲート長のばらつきが生じることなく、自由なレイアウト設計が可能になるので、例えば、各種電子機器に搭載される半導体集積回路等に利用することができる。
Ｃ１ 標準セル（第１のセル）
Ｃ２ 標準セル（第２のセル）
Ｃ１１ 標準セル（第１のセル）
Ｇ１，Ｇ２，Ｇ３ ゲートパターン
Ｇ４ ゲートパターン（第１のゲートパターン）
Ｇ５ ゲートパターン（第１のゲートパターン）
Ｇ６ ゲートパターン（第２のゲートパタ−ン）
Ｇ８ ダミーパターン
Ｇ９，Ｇ１０，Ｇ１１ ダミーパターン
Ｇ１２，Ｇ１３ ダミーパターン
Ｔ１ トランジスタ（第２のトランジスタ）
Ｔ２ トランジスタ（第１のトランジスタ）
Ｔ３ トランジスタ（第１のトランジスタ）
Ｔ４ トランジスタ
Ｔ５ トランジスタ（第１のトランジスタ）
ｅ１，ｅ２，ｅ３ 終端部
ｅｏ１，ｅｏ２，ｅｏ３ 対向終端部
４ｂ 突出部
８ａ パターン本体
８ｂ 突出部
１２ａ，１３ａ パターン本体
１２ｂ，１３ｂ 突出部
本発明は、半導体装置のレイアウトに関するものであり、特に、光近接効果の抑制に対して有効な技術に関するものである。
半導体集積回路の製造プロセスでは、一般に、レジスト塗布、露光、現像を含むフォトリソグラフィ工程と、レジストマスクを用いて要素のパターニングを行うためのエッチング工程と、レジスト除去工程とを繰り返すことにより、半導体基板上に集積回路を形成する。フォトリソグラフィ工程の露光の際に、パターン寸法が露光波長以下になると、回折光の影響による光近接効果によって、設計時のレイアウト寸法と半導体基板上のパターン寸法との誤差が大きくなる。
また、半導体集積回路において、トランジスタのゲート長は、その性能を決める重要な要素である。このため、製造プロセスでゲート寸法のずれが生じると、半導体集積回路の動作性能に大きな影響を与える。
このため、微細化の進展とともに、半導体集積回路の製造プロセスにおいて、配線などのパターンを描画・露光する際に、光近接効果によって生じるパターンの寸法ずれを補正することが不可欠になっている。光近接効果を補正する技術として、ＯＰＣ（Optical Proximity effect Correction)がある。ＯＰＣとは、ゲートとそれに近接する他のゲートパターンまでの距離から光近接効果によるゲート長変動量を予測し、ゲートを形成するためのフォトレジストのマスク値を、予測した変動量を打ち消すように予め補正することによって、露光後のゲート長の仕上がり値を一定値に保つ技術である。
ところが従来は、ゲートパターンは規格化されておらず、ゲート長やゲート間隔はチップ全体でまちまちであったため、ＯＰＣによるゲートマスクの補正は、ＴＡＴ(Turn Around Time)の増加や処理量の増大といった問題を招いていた。
この問題を回避するために、例えば特許文献１では、ゲート長やゲート間隔を一種類または数種類の値に限定してレイアウトを行っている。これにより、ＯＰＣによるゲートマスクの修正を行わずとも、ゲート長の仕上がり値を一定値に保つことができ、光近接効果によるゲート長のばらつきを抑制することができる。
特開２００７−１２８５５号公報
ところが、特許文献１のようにゲート寸法を一種類または数種類の値に限定した場合には、レイアウト設計の自由度が損なわれる。このため、例えば、通常のトランジスタよりもゲート長が大きい容量トランジスタを配置するような場合には、特許文献１のようにゲート寸法を限定することは現実的ではない。なお、容量トランジスタとは、ソースおよびドレインを電源電位または接地電位に固定し、電源−接地間の容量として作用するトランジスタを指す。
図１１は容量トランジスタが配置された半導体装置のレイアウトパターンの一例である。図１１において、標準セルＣ１にはゲートパターンＧ１，Ｇ２，Ｇ３が配置されており、標準セルＣ２には、トランジスタＴ１よりもゲート長が大きい容量トランジスタＴ２を構成する、ゲートパターンＧ４が配置されている。
ここで、領域Ｒ１では、ゲートパターンＧ１，Ｇ２，Ｇ３の終端部と、ゲートパターンＧ４の端部とが対向している。そしてゲートパターンＧ１，Ｇ２，Ｇ３は幅Ｌ１、間隔Ｓ１で配置されているのに対して、ゲートパターンＧ４は、Ｌ１よりも格段に大きい幅Ｌ２で幅広状態で配置されている。このため、ゲートパターンＧ１，Ｇ２，Ｇ３の終端部とゲートパターンＧ４の端部とに、形状規則性がなく、したがって、光近接効果によるゲート長のばらつきを招いてしまう。
また、光近接効果によるゲート長のばらつきを抑制するためには、例えば図１１において、ゲートパターンの間隔Ｓ２を十分大きくすればよい。ところがこの場合は、回路面積の増大につながってしまう。
本発明は、光近接効果によるゲート長のばらつきを確実に抑制でき、かつ、自由なレイアウト設計を可能にする、半導体装置のレイアウトを提供することを目的とする。
本発明の第１態様では、半導体装置は、
第１の方向に延びており、かつ、前記第１の方向に直交する第２の方向において同一ピッチで配置された３個以上のゲートパターンを有する、第１のセルと、
前記第１のセルに、前記第１の方向において隣り合う第２のセルとを備え、
前記第１のセルが有する前記各ゲートパターンは、前記第２のセルとの間のセル境界近傍で終端しており、各終端部が、前記第１の方向において互いに同じ位置にあり、かつ、前記第２の方向における幅が互いに同一であり、
前記第２のセルは、
前記セル境界近傍において、前記第１のセルが有する前記各ゲートパターンの終端部に対向するように配置された、ゲートパターンからなる複数の対向終端部を備えており、
前記各対向終端部は、前記第１のセルが有する前記各ゲートパターンと前記第２の方向において同一ピッチで配置されており、前記第１の方向において互いに同じ位置にあり、かつ、前記第２の方向における幅が互いに同一であり、
前記複数の対向終端部のうち少なくとも一部は、前記第２のセルが有する単一の第１のゲートパターンから、前記第１の方向において前記第１のセルに向けて突出した２個以上の突出部によって、構成されている。
この第１態様によると、第１のセルの３個以上のゲートパターンは、同一ピッチで配置されており、その終端部は、第１の方向の位置および第２の方向の幅が互いに同一である。第１のセルに第１の方向において隣り合う第２のセルは、第１の方向に第１のセルに向かって延びる２個以上の突出部を有する第１のゲートパターンを有し、この突出部が、第１のセルのゲートパターンの終端部に対向するように配置された対向終端部を構成している。対向終端部は、第１のセルのゲートパターンと同一ピッチで配置され、第１の方向の位置および第２の方向の幅が互いに同一である。すなわち、第１のセルのゲートパターンの終端部と、第２のセルのゲートパターンの対向終端部とが、同じ形状規則性を持っているので、光近接効果によるゲート長のばらつきを確実に抑制することができる。しかも、第２のセルにおける第１のゲートパターンを、例えば、ゲート長の大きいトランジスタとして活用することが可能になる。
本発明の第２態様では、半導体装置は、
第１の方向に延びており、かつ、前記第１の方向に直交する第２の方向において同一ピッチで配置された３個以上のゲートパターンを有する、第１のセルと、
前記第１のセルに、前記第１の方向において隣り合う第２のセルとを備え、
前記第１のセルが有する前記各ゲートパターンは、前記第２のセルとの間のセル境界近傍で終端しており、各終端部が、前記第１の方向において互いに同じ位置にあり、かつ、前記第２の方向における幅が互いに同一であり、
前記第２のセルは、
前記セル境界近傍において、前記第１のセルが有する前記各ゲートパターンの終端部に対向するように配置された、ゲートパターンからなる複数の対向終端部を備えており、
前記各対向終端部は、前記第２の方向において前記第１のセルが有する前記各ゲートパターンと同一ピッチで配置されており、前記第１の方向において互いに同じ位置にあり、かつ、前記第２の方向における幅が互いに同一であり、
前記第２のセルは、
前記複数の対向終端部のうち少なくとも一部を構成するダミーパターンと、
前記ダミーパターンと前記第１の方向において隣り合う第１のトランジスタとを備えている。
この第２態様によると、第１のセルの３個以上のゲートパターンは、同一ピッチで配置されており、その終端部は、第１の方向の位置および第２の方向の幅が互いに同一である。第１のセルに第１の方向において隣り合う第２のセルは、ダミーパターンと、このダミーパターンと第１の方向において隣り合う第１のトランジスタとを備えている。そして、このダミーパターンが、第１のセルのゲートパターンの終端部に対向するように配置された対向終端部の少なくとも一部を構成している。対向終端部は、第１のセルのゲートパターンと同一ピッチで配置され、第１の方向の位置および第２の方向の幅が互いに同一である。すなわち、第１のセルのゲートパターンの終端部と、第２のセルのゲートパターンの対向終端部とが、同じ形状規則性を持っているので、光近接効果によるゲート長のばらつきを確実に抑制することができる。しかも、第２のセルにおける第１のトランジスタを、例えば、ゲート長の大きいトランジスタとして活用することが可能になる。
本発明の第３態様では、半導体装置は、
第１の方向に延びており、かつ、前記第１の方向に直交する第２の方向において同一ピッチで配置された３個以上のゲートパターンを有する、セル配置領域の端部に配置された第１のセルと、
セル配置領域の外部に配置され、前記第１のセルに、前記第１の方向において隣り合うダミーパターンとを備え、
前記第１のセルが有する前記各ゲートパターンは、前記ダミーパターンとの間のセル境界近傍で終端しており、各終端部が、前記第１の方向において互いに同じ位置にあり、かつ、前記第２の方向における幅が互いに同一であり、
前記ダミーパターンは、前記第２の方向に延びるパターン本体と、前記パターン本体から前記第１の方向において前記第１のセルに向けて突出した２個以上の突出部とを備え、
前記各突出部が、前記セル境界近傍において、前記第１のセルが有する前記各ゲートパターンの終端部に対向するように配置された、複数の対向終端部を構成しており、
前記各対向終端部は、前記第２の方向において前記第１のセルが有する前記各ゲートパターンと同一ピッチで配置されており、前記第１の方向において互いに同じ位置にあり、かつ、前記第２の方向における幅が互いに同一である。
この第３態様によると、セル配置領域の端部に配置された第１のセルは、同一ピッチで配置された３個以上のゲートパターンを有している。ゲートパターンの終端部は、第１の方向の位置および第２の方向の幅が互いに同一である。また、セル配置領域の外部に、第１のセルに第１の方向において隣り合うダミーパターンが配置されている。このダミーパターンは、第２の方向に延びるパターン本体と、パターン本体から第１の方向において第１のセルに向けて突出した２個以上の突出部とを備えている。この突出部が、第１のセルのゲートパターンの終端部に対向するように配置された対向終端部を構成している。対向終端部は、第１のセルのゲートパターンと同一ピッチで配置され、第１の方向の位置および第２の方向の幅が互いに同一である。すなわち、第１のセルのゲートパターンの終端部と、ダミーパターンの突出部によって構成された対向終端部とが、同じ形状規則性を持っているので、光近接効果によるゲート長のばらつきを確実に抑制することができる。
本発明の半導体装置によると、光近接効果によるゲート長のばらつきを確実に抑制しつつ、自由なレイアウト設計を可能にすることができる。
実施形態１に係る半導体装置のレイアウトパターンの簡略図である。 図１にメタル配線とコンタクトを加えた簡略図である。 実施形態１の変形例に係る半導体装置のレイアウトパターンの簡略図である。 実施形態１の他の変形例に係る半導体装置のレイアウトパターンの簡略図である。 実施形態２に係る半導体装置のレイアウトパターンの簡略図である。 実施形態２の変形例に係る半導体装置のレイアウトパターンの簡略図である。 実施形態３に係る半導体装置のレイアウトパターンの簡略図である。 実施形態３の変形例に係る半導体装置のレイアウトパターンの簡略図である。 実施形態４に係る半導体装置のレイアウトパターンの簡略図である。 実施形態４の変形例に係る半導体装置のレイアウトパターンの簡略図である。 容量トランジスタが配置された半導体装置のレイアウトパターンの一例である。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
（実施形態１）
図１は実施形態１に係る半導体装置のレイアウトパターンの簡略図である。図１では、ゲートパターンと拡散領域のレイアウトを示しており、セル境界を実線で示している（他の図も同様）。なお、ゲートパターンとは、トランジスタのゲート電極に使われる層に形成されたパターンを指し、ポリシリコンなどの材料を用いて製造される。トランジスタはゲートパターンと拡散領域によって構成され、ゲートパターンの拡散領域に挟まれた部分がトランジスタのゲートとして機能する。図１に示すように、第１のセルとしての標準セルＣ１は、第１の方向としてのＹ方向（図の上下方向）に延びており、かつ、第２の方向としてのＸ方向（図の左右方向）において同一ピッチで配置されたゲートパターンＧ１，Ｇ２，Ｇ３を有している。ゲートパターンＧ１，Ｇ２，Ｇ３の幅はＬ１，間隔はＳ１であり、ゲートパターンＧ２はトランジスタＴ１を形成している。トランジスタを面積効率良く配置するため、ゲートパターンＧ１，Ｇ２，Ｇ３の幅Ｌ１と間隔Ｓ１は、通常、最小寸法で設定される。
そして、第２のセルとしての標準セルＣ２は、標準セルＣ１にＹ方向において隣り合っている。標準セルＣ２は、容量トランジスタとして機能させるトランジスタＴ２を形成するための、第１のゲートパターンとしての大きな単一のゲートパターンＧ４を有している。ゲートパターンＧ４の幅、すなわちトランジスタＴ２のゲート長Ｌ２は、第２のトランジスタとしてのトランジスタＴ１のゲート長Ｌ１よりも大きく設定されている。
また図２は、図１のレイアウトパターンにメタル配線とコンタクトを加えた簡略図である。
ここで、標準セルＣ１が有するゲートパターンＧ１，Ｇ２，Ｇ３と標準セルＣ２が有するゲートパターンＧ４とが対向している領域である終端部領域Ｒ１に注目する。ゲートパターンＧ１，Ｇ２，Ｇ３は、セル境界近傍で終端しており、その各終端部ｅ１，ｅ２，ｅ３は、Ｙ方向において互いに同じ位置にあり、かつ、Ｘ方向における幅が互いに同一（すなわち幅Ｌ１）である。一方、ゲートパターンＧ４は、Ｙ方向において標準セルＣ１に向けて突出した複数の突出部４ｂを備えており、この突出部４ｂが、ゲートパターンＧ１，Ｇ２，Ｇ３の各終端部ｅ１，ｅ２，ｅ３に対向するように配置された対向終端部ｅｏ１，ｅｏ２，ｅｏ３を構成している。すなわち、ゲートパターンＧ４の標準セルＣ１側の端部はくし形形状になっている。そして対向終端部ｅｏ１，ｅｏ２，ｅｏ３は、Ｘ方向においてゲートパターンＧ１，Ｇ２，Ｇ３と同一ピッチで配置されており、Ｙ方向において互いに同じ位置にあり、かつ、Ｘ方向における幅が互いに同一である。すなわち、終端部領域Ｒ１において、終端部ｅ１，ｅ２，ｅ３と対向終端部ｅｏ１，ｅｏ２，ｅｏ３とが、同じ形状規則性を持っている。
このように図１の構成によると、標準セルＣ１，Ｃ２のセル境界における終端部領域Ｒ１において、対向するゲートパターンに関して形状規則性を保ちつつ、標準セルＣ２内にゲート長の大きいトランジスタＴ２を配置することが可能になる。これにより、トランジスタＴ２を容量トランジスタとして用いる場合に十分大きな容量性能を確保しつつ、光近接効果によるゲート長のばらつきを確実に抑制することができる。なお、トランジスタＴ２を、回路機能に寄与するトランジスタとして用いてもかまわない。
図３は本実施形態の変形例に係る半導体装置のレイアウトパターンの簡略図である。図３の構成は図１とほぼ同様であるが、標準セルＣ２が有するゲートパターンＧ４の形状が少し異なっている。すなわち、ゲートパターンＧ４の側辺部が一部、切り欠かれており、幅Ｌ２よりも小さい幅Ｌ３の部分が形成されている。すなわち、容量トランジスタＴ２は、複数種類のゲート長Ｌ２，Ｌ３を有している。これは、容量トランジスタＴ２にコンタクトＶ１を確実に配置するためである。すなわち、トランジスタＴ２のゲート長Ｌ２が大きいので、コンタクトＶ１をプロセス最小加工寸法から余裕を持って配置できるように、ゲートパターンＧ４の形状に凹みを持たせている。このような構成によって、光近接効果によるゲート長のばらつきを確実に抑制しつつ、容量トランジスタＴ２にコンタクトＶ１を確実に配置することが可能になる。
図４は本実施形態の他の変形例に係る半導体装置のレイアウトパターンの簡略図である。図４の構成は図１とほぼ同様であるが、終端部領域Ｒ１において、終端部ｅ１，ｅ２，ｅ３と対向終端部ｅｏ１，ｅｏ２，ｅｏ３とが、Ｘ方向において、ピッチの半分だけずらして配置されている（ずらし量ＳＦ）点が異なっている。すなわち、図１の構成では、終端部ｅ１，ｅ２，ｅ３と対向終端部ｅｏ１，ｅｏ２，ｅｏ３とは、Ｘ方向における位置が一致しており、いわば完全にそろって対向していた。これに対して図４の構成のように、終端部ｅ１，ｅ２，ｅ３と対向終端部ｅｏ１，ｅｏ２，ｅｏ３とが、同じ形状規則性を維持しつつ、半ピッチだけずらして配置されている構成であっても、図１の構成と同様に、光近接効果によるゲート長のばらつきを確実に抑制することができる。
しかも、図４の構成の場合、ゲートパターンＧ１，Ｇ２，Ｇ３とゲートパターンＧ４との間隔、つまり標準セルＣ１，Ｃ２の間隔をさらに狭めることができるので、半導体装置の面積効率を高めることができる。なお、図４の例では、ずらし量ＳＦはピッチの半分としたが、これに限られるものではない。
（実施形態２）
図５は実施形態２に係る半導体装置のレイアウトパターンの簡略図である。図５の構成は、図１とほぼ同様であり、終端部領域Ｒ１において、終端部ｅ１，ｅ２，ｅ３と対向終端部ｅｏ１，ｅｏ２，ｅｏ３に関して同じ形状規則性が保たれている。ただし、標準セルＣ２の内部構成が、図１とは異なっている。
図５において、標準セルＣ２は、第１のゲートパターンとしての大きな単一のゲートパターンＧ５を有している。ゲートパターンＧ５の幅、すなわちトランジスタＴ３のゲート長Ｌ３は、トランジスタＴ１のゲート長Ｌ１よりも大きく設定されている。そして、ゲートパターンＧ５は、Ｙ方向において標準セルＣ１に向けて突出した複数の突出部５ｂを備えており、この突出部５ｂが対向終端部ｅｏ２，ｅｏ３を構成している。すなわち、ゲートパターンＧ５の標準セルＣ１側の端部はくし形形状になっている。
また、ゲートパターンＧ５のＸ方向における両側に、ゲートパターンＧ６，Ｇ７が設けられている。ゲートパターンＧ６，Ｇ７の幅はＬ１、ゲートパターンＧ５との間隔はＳ１である。第２のゲートパターンとしてのゲートパターンＧ６は、トランジスタＴ３に隣り合う他のトランジスタＴ４を構成しており、かつ、対向終端部ｅｏ１を構成している。さらには、ゲートパターンＧ５とゲートパターンＧ６，Ｇ７とは、電気的に接続されている。
図５の構成によると、図１の構成と同様に、標準セルＣ１，Ｃ２のセル境界における終端部領域Ｒ１において、対向するゲートパターンに関して同じ形状規則性を保ちつつ、標準セルＣ２内にゲート長の大きいトランジスタＴ３を配置することが可能になる。これにより、トランジスタＴ３を容量トランジスタとして用いる場合に、容量トランジスタとして十分大きな容量性能を確保しつつ、光近接効果によるゲート長のばらつきを確実に抑制することができる。
さらに、ゲート長が大きいトランジスタＴ３に近接してトランジスタＴ４を配置したことによって、例えば隣の標準セルＣ３内のトランジスタへの光近接効果の影響を緩和することができる。したがって、より確実に、光近接効果によるゲート長のばらつきを抑制することができる。
また、標準セルＣ２内のゲート長が大きいトランジスタＴ３は、容量トランジスタとして用いてもよいし、回路機能に寄与するトランジスタとして用いてもよい。
図６は本実施形態の変形例に係る半導体装置のレイアウトパターンの簡略図である。図６の構成では、トランジスタＴ３は、Ｙ方向に隣り合うトランジスタＴ６とゲート同士が接続されており、回路機能に寄与する、電流能力を落としたトランジスタとして活用されている。このように本実施形態によると、光近接効果によるゲート長のばらつきを確実に抑制しつつ、セル内のトランジスタ設計を自由に行うことが可能になる。
なお、本実施形態においても実施形態１で説明したのと同様に、終端部領域Ｒ１において、終端部ｅ１，ｅ２，ｅ３と対向終端部ｅｏ１，ｅｏ２，ｅｏ３とが、Ｘ方向においてずらして配置されていてもかまわない。
（実施形態３）
図７は実施形態３に係る半導体装置のレイアウトパターンの簡略図である。図７の構成は、図１とほぼ同様であり、終端部領域Ｒ１において、終端部ｅ１，ｅ２，ｅ３と対向終端部ｅｏ１，ｅｏ２，ｅｏ３とに関して同じ形状規則性が保たれている。ただし、標準セルＣ２の内部構成が、図１とは異なっている。
図７において、標準セルＣ２は、第１のゲートパターンとしての単一のゲートパターンＧ８を有している。ゲートパターンＧ８はダミーパターンであり、Ｘ方向に延びるパターン本体８ａと、パターン本体８ａからＹ方向において標準セルＣ１に向けて突出した複数の突出部８ｂとを備えている。そして、この突出部８ｂが対向終端部ｅｏ１，ｅｏ２，ｅｏ３を構成している。すなわち、ゲートパターンＧ８はいわゆる冠型の形状を有している。そして、トランジスタ配置領域Ｒ２には、ゲートパターンＧ８とＹ方向において隣り合う第１のトランジスタとしてのトランジスタＴ５が配置されている。トランジスタＴ５のゲート長Ｌ５は、トランジスタＴ１のゲート長Ｌ１よりも大きい。
図７の構成によると、ダミーパターンであるゲートパターンＧ８を配置することによって、標準セルＣ１，Ｃ２のセル境界における終端部領域Ｒ１において、対向するゲートパターンに関して同じ形状規則性が保たれている。しかも、トランジスタ配置領域Ｒ２では、トランジスタを自由に配置することができる。したがって、標準セルＣ２内において自由なトランジスタ設計を可能にしつつ、光近接効果によるゲート長のばらつきを確実に抑制することができる。
図８は本実施形態の変形例に係る半導体装置のレイアウトパターンの簡略図である。図８の構成では、フラグ状のダミーパターンであるゲートパターンＧ９，Ｇ１０，Ｇ１１によって、終端部領域Ｒ１における対向終端部ｅｏ１，ｅｏ２，ｅｏ３がそれぞれ構成されている。図８の構成でも図７の構成と同様に、標準セルＣ１，Ｃ２のセル境界における終端部領域Ｒ１において、対向するゲートパターンに関して同じ形状規則性が保たれており、かつ、トランジスタ配置領域Ｒ２では、トランジスタを自由に配置することができる。したがって、標準セルＣ２内において自由なトランジスタ設計を可能にしつつ、光近接効果によるゲート長のばらつきを確実に抑制することができる。
なお、本実施形態においても実施形態１で説明したのと同様に、終端部領域Ｒ１において、終端部ｅ１，ｅ２，ｅ３と対向終端部ｅｏ１，ｅｏ２，ｅｏ３とが、Ｘ方向においてずらして配置されていてもかまわない。
（実施形態４）
図９は実施形態４に係る半導体装置のレイアウトパターンの簡略図である。図９の構成では、セル配置領域の端部に、第１のセルとしての標準セルＣ１１が配置されている。標準セルＣ１１は、Ｙ方向に延びており、Ｘ方向において同一ピッチで配置されたゲートパターンＧ１，Ｇ２，Ｇ３を有している。そしてセル配置領域の外部に、標準セルＣ１１にＹ方向において隣り合うように、ダミーパターンであるゲートパターンＧ１２が設けられている。ゲートパターンＧ１２は、図７に示すゲートパターンＧ８と同様に冠状の形状を有しており、Ｘ方向に延びるパターン本体１２ａと、パターン本体１２ａからＹ方向において標準セルＣ１１に向けて突出した複数の突出部１２ｂとを備えている。
標準セルＣ１１のゲートパターンＧ１，Ｇ２，Ｇ３は、セル境界近傍で終端しており、その各終端部ｅ１，ｅ２，ｅ３は、Ｙ方向において互いに同じ位置にあり、かつ、Ｘ方向における幅が互いに同一である。また、ゲートパターンＧ１２の突出部１２ｂが、ゲートパターンＧ１，Ｇ２，Ｇ３の各終端部ｅ１，ｅ２，ｅ３に対向するように配置された対向終端部ｅｏ１，ｅｏ２，ｅｏ３を構成している。そして対向終端部ｅｏ１，ｅｏ２，ｅｏ３は、Ｘ方向においてゲートパターンＧ１，Ｇ２，Ｇ３と同一ピッチで配置されており、Ｙ方向において互いに同じ位置にあり、かつ、Ｘ方向における幅が互いに同一である。すなわち、終端部領域Ｒ１１において、終端部ｅ１，ｅ２，ｅ３と対向終端部ｅｏ１，ｅｏ２，ｅｏ３とに関して、同じ形状規則性が保たれている。
図９の構成によると、セル配置領域の外部に冠状のダミーパターンであるゲートパターンＧ１２を設けることによって、セル配置領域端のセル境界における終端部領域Ｒ１１において、対向するゲートパターンに関して同じ形状規則性を保つことができる。これにより、セル配置領域端部に配置された標準セルＣ１１においても、光近接効果によるゲート長のばらつきを確実に抑制することができる。
図１０は本実施形態の変形例に係る半導体装置のレイアウトパターンの簡略図である。図１０の構成では、セル配置領域の外部に、図９に示すゲートパターンＧ１２とは形状が異なっている、ダミーパターンであるゲートパターンＧ１３が設けられている。ゲートパターンＧ１３はＨ字状の形状を有しており、Ｘ方向に延びるパターン本体１３ａからＹ方向において標準セルＣ１１に向けて突出した複数の突出部１３ｂが、対向終端部ｅｏ１，ｅｏ２，ｅｏ３を構成している。図１０の構成では、図９の構成と同様の効果が得られるのに加えて、ゲートパターンＧ１３が安定して形成されるという効果が得られる。
なお、本実施形態においても実施形態１で説明したのと同様に、終端部領域Ｒ１１において、終端部ｅ１，ｅ２，ｅ３と対向終端部ｅｏ１，ｅｏ２，ｅｏ３とが、Ｘ方向においてずらして配置されていてもかまわない。
なお、外部に配置するゲートパターンは、ここで示した冠状やＨ字状のものに限られるものではなく、例えば、他の実施形態で示したような対向終端部を有する形状であれば、同様の効果が得られる。
本発明に係る半導体装置では、光近接効果によるゲート長のばらつきが生じることなく、自由なレイアウト設計が可能になるので、例えば、各種電子機器に搭載される半導体集積回路等に利用することができる。
Ｃ１ 標準セル（第１のセル）
Ｃ２ 標準セル（第２のセル）
Ｃ１１ 標準セル（第１のセル）
Ｇ１，Ｇ２，Ｇ３ ゲートパターン
Ｇ４ ゲートパターン（第１のゲートパターン）
Ｇ５ ゲートパターン（第１のゲートパターン）
Ｇ６ ゲートパターン（第２のゲートパタ−ン）
Ｇ８ ダミーパターン
Ｇ９，Ｇ１０，Ｇ１１ ダミーパターン
Ｇ１２，Ｇ１３ ダミーパターン
Ｔ１ トランジスタ（第２のトランジスタ）
Ｔ２ トランジスタ（第１のトランジスタ）
Ｔ３ トランジスタ（第１のトランジスタ）
Ｔ４ トランジスタ
Ｔ５ トランジスタ（第１のトランジスタ）
ｅ１，ｅ２，ｅ３ 終端部
ｅｏ１，ｅｏ２，ｅｏ３ 対向終端部
４ｂ 突出部
８ａ パターン本体
８ｂ 突出部
１２ａ，１３ａ パターン本体
１２ｂ，１３ｂ 突出部

Claims (18)

  1. 第１の方向に延びており、かつ、前記第１の方向に直交する第２の方向において同一ピッチで配置された３個以上のゲートパターンを有する、第１のセルと、
    前記第１のセルに、前記第１の方向において隣り合う第２のセルとを備え、
    前記第１のセルが有する前記各ゲートパターンは、前記第２のセルとの間のセル境界近傍で終端しており、各終端部が、前記第１の方向において互いに同じ位置にあり、かつ、前記第２の方向における幅が互いに同一であり、
    前記第２のセルは、
    前記セル境界近傍において、前記第１のセルが有する前記各ゲートパターンの終端部に対向するように配置された、ゲートパターンからなる複数の対向終端部を備えており、
    前記各対向終端部は、前記第１のセルが有する前記各ゲートパターンと前記第２の方向において同一ピッチで配置されており、前記第１の方向において互いに同じ位置にあり、かつ、前記第２の方向における幅が互いに同一であり、
    前記複数の対向終端部のうち少なくとも一部は、前記第２のセルが有する単一の第１のゲートパターンから、前記第１の方向において前記第１のセルに向けて突出した２個以上の突出部によって、構成されている
    ことを特徴とする半導体装置。
  2. 請求項１において、
    前記各終端部と、前記各対向終端部とは、前記第２の方向における位置が、一致している
    ことを特徴とする半導体装置。
  3. 請求項１において、
    前記各終端部と、前記各対向終端部とは、前記第２の方向における位置が、ピッチの半分、ずれている
    ことを特徴とする半導体装置。
  4. 請求項１において、
    前記第１のゲートパターンは、第１のトランジスタを構成するものであり、
    前記第１のセルが有する前記各ゲートパターンのうちの少なくとも１つは、第２のトランジスタを構成しており、
    前記１のトランジスタのゲート長は、前記第２のトランジスタのゲート長よりも大きい
    ことを特徴とする半導体装置。
  5. 請求項４において、
    前記第１のトランジスタは、容量トランジスタである
    ことを特徴とする半導体装置。
  6. 請求項４において、
    前記第１のトランジスタは、回路機能に寄与するトランジスタである
    ことを特徴とする半導体装置。
  7. 請求項４において、
    前記第１のトランジスタは、複数種類のゲート長を有している
    ことを特徴とする半導体装置。
  8. 請求項４において、
    前記第２のセルは、前記第１のトランジスタに隣り合う他のトランジスタを構成する第２のゲートパターンを備え、
    前記第２のゲートパターンは、前記対向終端部の１つを構成している
    ことを特徴とする半導体装置。
  9. 請求項８において、
    前記第１のゲートパターンと、前記第２のゲートパターンとは、電気的に接続されている
    ことを特徴とする半導体装置。
  10. 請求項１において、
    前記第１のゲートパターンは、ダミーパターンである
    ことを特徴とする半導体装置。
  11. 第１の方向に延びており、かつ、前記第１の方向に直交する第２の方向において同一ピッチで配置された３個以上のゲートパターンを有する、第１のセルと、
    前記第１のセルに、前記第１の方向において隣り合う第２のセルとを備え、
    前記第１のセルが有する前記各ゲートパターンは、前記第２のセルとの間のセル境界近傍で終端しており、各終端部が、前記第１の方向において互いに同じ位置にあり、かつ、前記第２の方向における幅が互いに同一であり、
    前記第２のセルは、
    前記セル境界近傍において、前記第１のセルが有する前記各ゲートパターンの終端部に対向するように配置された、ゲートパターンからなる複数の対向終端部を備えており、
    前記各対向終端部は、前記第２の方向において前記第１のセルが有する前記各ゲートパターンと同一ピッチで配置されており、前記第１の方向において互いに同じ位置にあり、かつ、前記第２の方向における幅が互いに同一であり、
    前記第２のセルは、
    前記複数の対向終端部のうち少なくとも一部を構成するダミーパターンと、
    前記ダミーパターンと前記第１の方向において隣り合う第１のトランジスタとを備えている
    ことを特徴とする半導体装置。
  12. 請求項１１において、
    前記ダミーパターンは、前記第２の方向に延びるパターン本体と、前記パターン本体から前記第１の方向において前記第１のセルに向けて突出した２個以上の突出部とを備えたものであり、
    前記各突出部が、前記対向終端部を構成している
    ことを特徴とする半導体装置。
  13. 請求項１１において、
    前記第１のセルが有する前記各ゲートパターンのうちの少なくとも１つは、第２のトランジスタを構成しており、
    前記１のトランジスタのゲート長は、前記第２のトランジスタのゲート長よりも大きい
    ことを特徴とする半導体装置。
  14. 請求項１１において、
    前記各終端部と、前記各対向終端部とは、前記第２の方向における位置が、一致している
    ことを特徴とする半導体装置。
  15. 請求項１１において、
    前記各終端部と、前記各対向終端部とは、前記第２の方向における位置が、ピッチの半分、ずれている
    ことを特徴とする半導体装置。
  16. 第１の方向に延びており、かつ、前記第１の方向に直交する第２の方向において同一ピッチで配置された３個以上のゲートパターンを有する、セル配置領域の端部に配置された第１のセルと、
    セル配置領域の外部に配置され、前記第１のセルに、前記第１の方向において隣り合うダミーパターンとを備え、
    前記第１のセルが有する前記各ゲートパターンは、前記ダミーパターンとの間のセル境界近傍で終端しており、各終端部が、前記第１の方向において互いに同じ位置にあり、かつ、前記第２の方向における幅が互いに同一であり、
    前記ダミーパターンは、前記第２の方向に延びるパターン本体と、前記パターン本体から前記第１の方向において前記第１のセルに向けて突出した２個以上の突出部とを備え、
    前記各突出部が、前記セル境界近傍において、前記第１のセルが有する前記各ゲートパターンの終端部に対向するように配置された、複数の対向終端部を構成しており、
    前記各対向終端部は、前記第２の方向において前記第１のセルが有する前記各ゲートパターンと同一ピッチで配置されており、前記第１の方向において互いに同じ位置にあり、かつ、前記第２の方向における幅が互いに同一である
    ことを特徴とする半導体装置。
  17. 請求項１６において、
    前記各終端部と、前記各対向終端部とは、前記第２の方向における位置が、一致している
    ことを特徴とする半導体装置。
  18. 請求項１６において、
    前記各終端部と、前記各対向終端部とは、前記第２の方向における位置が、ピッチの半分、ずれている
    ことを特徴とする半導体装置。
JP2011500780A 2009-10-19 2010-08-24 半導体装置 Expired - Fee Related JP5331195B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011500780A JP5331195B2 (ja) 2009-10-19 2010-08-24 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009240501 2009-10-19
JP2009240501 2009-10-19
PCT/JP2010/005210 WO2011048737A1 (ja) 2009-10-19 2010-08-24 半導体装置
JP2011500780A JP5331195B2 (ja) 2009-10-19 2010-08-24 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2011048737A1 true JPWO2011048737A1 (ja) 2013-03-07
JP5331195B2 JP5331195B2 (ja) 2013-10-30

Family

ID=43899982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011500780A Expired - Fee Related JP5331195B2 (ja) 2009-10-19 2010-08-24 半導体装置

Country Status (4)

Country Link
US (2) US8431967B2 (ja)
JP (1) JP5331195B2 (ja)
CN (1) CN102124555B (ja)
WO (1) WO2011048737A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012222065A (ja) * 2011-04-06 2012-11-12 Panasonic Corp 半導体集積回路装置
US9336348B2 (en) 2014-09-12 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming layout design
JP6512520B2 (ja) 2015-01-08 2019-05-15 パナソニックＩｐマネジメント株式会社 半導体装置及びその設計方法
KR102421730B1 (ko) * 2016-04-05 2022-07-18 삼성전자주식회사 레이아웃 방법 및 반도체 소자
US10489548B2 (en) 2017-05-26 2019-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method for manufacturing the same
EP3591427B1 (de) 2018-07-05 2023-06-14 HENSOLDT Sensors GmbH Flugkörperwarner und ein verfahren zum warnen vor einem flugkörper
KR102540962B1 (ko) * 2018-08-23 2023-06-07 삼성전자주식회사 집적회로 소자
US11505195B2 (en) 2020-09-28 2022-11-22 Ford Global Technologies, Llc One-pedal drive filters and rate limits of powertrain torque
TW202314575A (zh) * 2021-09-28 2023-04-01 聯華電子股份有限公司 積體電路布局

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0828480B2 (ja) * 1983-09-30 1996-03-21 富士通株式会社 半導体集積回路装置
JPS61100947A (ja) * 1984-10-22 1986-05-19 Toshiba Corp 半導体集積回路装置
JPH02177457A (ja) * 1988-12-28 1990-07-10 Hitachi Ltd 半導体装置
US5281835A (en) * 1989-06-14 1994-01-25 Fujitsu Limited Semi-custom integrated circuit device
JP3242228B2 (ja) * 1993-02-12 2001-12-25 富士通株式会社 静電保護回路付半導体集積回路及びそのレイアウト設計方法
JP3311244B2 (ja) 1996-07-15 2002-08-05 株式会社東芝 基本セルライブラリ及びその形成方法
US6453452B1 (en) * 1997-12-12 2002-09-17 Numerical Technologies, Inc. Method and apparatus for data hierarchy maintenance in a system for mask description
JPH11121722A (ja) * 1997-10-17 1999-04-30 Mitsubishi Electric Corp ゲートアレーおよびゲートアレーを用いる半導体集積回路の製造方法
JP4501164B2 (ja) * 1998-05-01 2010-07-14 ソニー株式会社 半導体記憶装置
US6285088B1 (en) * 1998-05-13 2001-09-04 Texas Instruments Incorporated Compact memory circuit
JP2000112114A (ja) * 1998-10-08 2000-04-21 Hitachi Ltd 半導体装置及び半導体装置の製造方法
JP2000138292A (ja) * 1998-10-30 2000-05-16 Fujitsu Ltd エンベディッドアレイを備えた半導体装置及びその製造方法並びに記録媒体
US6351304B1 (en) * 1999-06-04 2002-02-26 Canon Kabushiki Kaisha Multiple exposure method
US6525350B1 (en) * 1999-07-16 2003-02-25 Kawasaki Steel Corporation Semiconductor integrated circuit basic cell semiconductor integrated circuit using the same
US6376130B1 (en) * 2000-02-22 2002-04-23 Micron Technology, Inc. Chromeless alternating reticle for producing semiconductor device features
US6399972B1 (en) * 2000-03-13 2002-06-04 Oki Electric Industry Co., Ltd. Cell based integrated circuit and unit cell architecture therefor
JP3415602B2 (ja) * 2000-06-26 2003-06-09 鹿児島日本電気株式会社 パターン形成方法
US7083879B2 (en) * 2001-06-08 2006-08-01 Synopsys, Inc. Phase conflict resolution for photolithographic masks
US6698007B2 (en) * 2001-10-09 2004-02-24 Numerical Technologies, Inc. Method and apparatus for resolving coloring conflicts between phase shifters
US6981240B2 (en) * 2001-11-15 2005-12-27 Synopsys, Inc. Cutting patterns for full phase shifting masks
JP2003203993A (ja) * 2002-01-10 2003-07-18 Mitsubishi Electric Corp 半導体記憶装置及びその製造方法
JP4416384B2 (ja) * 2002-07-19 2010-02-17 株式会社ルネサステクノロジ 半導体集積回路
JP2004342757A (ja) * 2003-05-14 2004-12-02 Toshiba Corp 半導体集積回路及びその設計方法
JP4620942B2 (ja) * 2003-08-21 2011-01-26 川崎マイクロエレクトロニクス株式会社 半導体集積回路のレイアウト方法、そのレイアウト構造、およびフォトマスク
JP4599048B2 (ja) 2003-10-02 2010-12-15 川崎マイクロエレクトロニクス株式会社 半導体集積回路のレイアウト構造、半導体集積回路のレイアウト方法、およびフォトマスク
US7155689B2 (en) * 2003-10-07 2006-12-26 Magma Design Automation, Inc. Design-manufacturing interface via a unified model
JP2005259905A (ja) * 2004-03-10 2005-09-22 Oki Electric Ind Co Ltd 半導体集積回路及びその修正方法
JP4248451B2 (ja) * 2004-06-11 2009-04-02 パナソニック株式会社 半導体装置およびそのレイアウト設計方法
JP4778689B2 (ja) * 2004-06-16 2011-09-21 パナソニック株式会社 標準セル、標準セルライブラリおよび半導体集積回路
JP4175649B2 (ja) * 2004-07-22 2008-11-05 松下電器産業株式会社 半導体装置
JP4598483B2 (ja) * 2004-11-10 2010-12-15 パナソニック株式会社 半導体装置およびその製造方法
JP2006196872A (ja) * 2004-12-17 2006-07-27 Matsushita Electric Ind Co Ltd 標準セル、標準セルライブラリ、半導体装置、及びその配置方法
JP2006332348A (ja) * 2005-05-26 2006-12-07 Matsushita Electric Ind Co Ltd 半導体集積回路の設計方法およびライブラリの設計方法
JP2007012855A (ja) * 2005-06-30 2007-01-18 Matsushita Electric Ind Co Ltd 半導体集積回路、標準セル、標準セルライブラリ、半導体集積回路の設計方法および半導体集積回路の設計装置
US7190050B2 (en) * 2005-07-01 2007-03-13 Synopsys, Inc. Integrated circuit on corrugated substrate
JP2007086586A (ja) * 2005-09-26 2007-04-05 Renesas Technology Corp マスクパターン設計方法および半導体装置の製造方法
KR100769128B1 (ko) * 2005-12-29 2007-10-22 동부일렉트로닉스 주식회사 Ｅｃｏ셀 그리고, ｅｃｏ셀의 배치 및 루팅방법
JP2008235350A (ja) * 2007-03-16 2008-10-02 Matsushita Electric Ind Co Ltd 半導体集積回路
JP2008258425A (ja) * 2007-04-05 2008-10-23 Matsushita Electric Ind Co Ltd 標準セルおよびこれを有する半導体装置
JP2009152437A (ja) * 2007-12-21 2009-07-09 Nec Electronics Corp 半導体装置
US7927782B2 (en) * 2007-12-28 2011-04-19 Texas Instruments Incorporated Simplified double mask patterning system
WO2009095996A1 (ja) * 2008-01-29 2009-08-06 Unisantis Electronics (Japan) Ltd. 半導体記憶装置
US8176443B2 (en) * 2008-06-02 2012-05-08 Texas Instruments Incorporated Layout of printable assist features to aid transistor control
JP2010016258A (ja) * 2008-07-04 2010-01-21 Panasonic Corp 半導体集積回路装置
JP5292005B2 (ja) * 2008-07-14 2013-09-18 ルネサスエレクトロニクス株式会社 半導体集積回路
JP5638760B2 (ja) * 2008-08-19 2014-12-10 ルネサスエレクトロニクス株式会社 半導体装置
US8587036B2 (en) * 2008-12-12 2013-11-19 Ememory Technology Inc. Non-volatile memory and fabricating method thereof
JP5552775B2 (ja) * 2009-08-28 2014-07-16 ソニー株式会社 半導体集積回路
JP5530804B2 (ja) * 2010-05-17 2014-06-25 パナソニック株式会社 半導体装置、半導体装置製造用マスク及び光近接効果補正方法

Also Published As

Publication number Publication date
US20130234211A1 (en) 2013-09-12
US8431967B2 (en) 2013-04-30
CN102124555B (zh) 2014-05-14
CN102124555A (zh) 2011-07-13
JP5331195B2 (ja) 2013-10-30
US8791507B2 (en) 2014-07-29
US20110133253A1 (en) 2011-06-09
WO2011048737A1 (ja) 2011-04-28

Similar Documents

Publication Publication Date Title
JP5331195B2 (ja) 半導体装置
JP5235936B2 (ja) 半導体装置及びそのレイアウト作成方法
JP5364015B2 (ja) 半導体装置
US20060113533A1 (en) Semiconductor device and layout design method for the same
US9142539B2 (en) Semiconductor device
JP2008235350A (ja) 半導体集積回路
JP5530804B2 (ja) 半導体装置、半導体装置製造用マスク及び光近接効果補正方法
JP2007036194A (ja) デバイス性能の不整合低減方法および半導体回路
JP5325162B2 (ja) 半導体装置
US8383300B2 (en) Exposure mask with double patterning technology and method for fabricating semiconductor device using the same
JP2009042660A (ja) 半導体装置、フォトマスク、半導体装置の製造方法およびパターンレイアウト方法
JP5979908B2 (ja) フォトマスク及び半導体装置の製造方法
JP2008130897A (ja) 集積回路のパターンレイアウト
JP2009152437A (ja) 半導体装置
JP2011238713A (ja) 半導体集積回路の設計方法
JP2006173186A (ja) 半導体装置、パターンレイアウト作成方法および露光マスク
JP2007129094A (ja) 半導体装置
US20150243735A1 (en) Semiconductor device
JP2011107460A (ja) フォトマスクおよびこれを用いたトランジスタの製造方法
KR20130042928A (ko) 반도체 소자의 제조 방법
JP2005141104A (ja) フォトマスク
KR20050059707A (ko) 반도체 장치의 제조 방법
KR20080058039A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130726

R150 Certificate of patent or registration of utility model

Ref document number: 5331195

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees