CN102334183B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN102334183B
CN102334183B CN201180000675.0A CN201180000675A CN102334183B CN 102334183 B CN102334183 B CN 102334183B CN 201180000675 A CN201180000675 A CN 201180000675A CN 102334183 B CN102334183 B CN 102334183B
Authority
CN
China
Prior art keywords
diode
gate pattern
semiconductor device
pattern
standard cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180000675.0A
Other languages
English (en)
Other versions
CN102334183A (zh
Inventor
池上智朗
中西和幸
田丸雅规
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102334183A publication Critical patent/CN102334183A/zh
Application granted granted Critical
Publication of CN102334183B publication Critical patent/CN102334183B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

标准单元(C1)具有在Y方向上延伸、并且在X方向上以相同的间距配置的栅极图案(G1、G2、G3)，其各终端部(e1、e2、e3)在Y方向上处于相同的位置，并且在X方向上的宽度相同。二极管单元(C2)在Y方向上与标准单元(C1)相邻，并且除了具有作为二极管的功能的扩散层(D1～D10)之外，还具备与终端部(e1、e2、e3)相对置地配置的由栅极图案(G4、G5、G6)形成的多个对置终端部(eo1、eo2、eo3)。

Description

半导体装置
技术领域
本发明涉及半导体装置的布局(layout)，特别地，涉及对光邻近效应的抑制较为有效的技术。
背景技术
在半导体集成电路的制造工艺中，一般地，通过重复进行包括抗蚀剂涂覆、曝光、显影的光刻工序、使用抗蚀剂掩模来执行要素的图案形成的蚀刻工序、抗蚀剂去除工序，在半导体基板上形成集成电路。如果在光刻工序的曝光时，图案尺寸变为曝光波长以下，则由于衍射光的影响造成的光邻近效应，设计时的布局尺寸与半导体基板上的图案尺寸的误差变大。
另外，在半导体集成电路中，晶体管的栅极长度是决定其性能的重要要素。由此，当由于制造工艺而产生了栅极尺寸的偏差时，对半导体集成电路的动作性能会造成较大的影响。
由此，随着微型化的进展，在半导体集成电路的制造工艺中，在对配线等的图案进行绘制、曝光时，对由于光邻近效应而产生的图案尺寸偏差进行修正变为不可少的。作为对光邻近效应进行修正的技术，存在OPC(Optical Proximity effect Correction，光邻近效应修正)。OPC技术在于：根据栅极到与其邻近的其他栅极图案的距离来预测由于光邻近效应造成的栅极长度变化量，对用于形成栅极的光致抗蚀剂的掩模值进行预先修正，以消除所预测出的变化量，从而将曝光后的栅极长度的完成值保持为一定值。
但是，在现有技术中，由于并未对栅极图案进行标准化，栅极长度、栅极间隔在整个芯片中是各不相同的，所以基于OPC的对栅极掩模的修正导致了TAT(Turn Around Time，周转时间)的增加、处理量的增大的问题。
专利文献1：日本特开2000-106419号公报
尽管在诸如专利文献1中使用了天线规则对策用的保护二极管，但是由于二极管单元(cell)通常并未配置栅极，因此没有对栅极长度或栅极间隔的规定。因此，无法限定栅极尺寸。另外，对于二极管单元，由于等离子体的照射对晶体管的栅极或与栅极连接的金属配线充入了电荷而产生ESD(Electro Static Discharge，静电放电)的现象(被称为天线效应)，存在构成用于保护晶体管的二极管的单元。
图14是现有的配置了二极管单元的半导体装置的布局图案的一个示例。在图14中，在标准单元C1中配置有栅极图案G1、G2、G3，二极管单元C2具备顺向相互串联连接的第一二极管A1和第二二极管A2。在第一二极管A1和第二二极管A2之间，设置有连接扩散区域与上层的金属配线的接触点、以及在上层的金属配线上配置的输入连接端子IN。由此，二极管单元C2具有对经过MOS晶体管的栅极氧化膜的充电电流路径进行旁路(bypass)的功能，并且具有用作天线规则对策用的保护二极管单元的功能。
这里，区域R1中并不存在与栅极图案G1、G2、G3的终端部相对置的栅极图案。由此，栅极图案G1、G2、G3的终端部并不具有形状规则性，并且导致了由于光邻近效应所造成的栅极长度的偏差。
发明内容
本发明的目的是提供一种布局，其能够在具有二极管单元的半导体装置中，对于与二极管单元相邻的标准单元，可靠抑制由于光邻近效应所造成的栅极长度的偏差。
根据本发明的一个方式，提供了一种半导体装置，具备：
标准单元，其具有在第一方向上延伸、并且在与所述第一方向正交的第二方向上以相同的间距配置的三个以上的栅极图案；以及
二极管单元，其在所述第一方向上与所述标准单元相邻，
其中，所述标准单元所具有的所述各栅极图案在与所述二极管单元之间的单元边界附近终止，各终端部在所述第一方向上处于彼此相同的位置，并且在所述第二方向上的宽度彼此相同，
所述二极管单元具备：
具有作为二极管的功能的至少一个扩散层；以及
在所述单元边界附近，与所述标准单元所具有的所述各栅极图案的终端部相对置地配置的由栅极图案所形成的多个对置终端部。
根据该方式，标准单元具有以相同间距配置的三个以上的栅极图案，二极管单元在第一方向上与该标准单元相邻。标准单元所具有的栅极图案的单元边界附近的终端部的第一方向的位置和第二方向的宽度彼此相同。此外，除了具有作为二极管的功能的至少一个扩散层之外，二极管单元在单元边界附近具有与标准单元所具有的各栅极图案的终端部相对置地配置的由栅极图案形成的多个对置终端部。由此，对于标准单元的栅极图案的终端部，由于存在二极管单元的由栅极图案形成的对置终端部而可以使其具有形状规则性，因此能够可靠抑制由于光邻近效应而造成的栅极长度的偏差。
(发明效果)
根据本发明的半导体装置，对于与二极管单元相邻的标准单元，能够可靠抑制由于光邻近效应而造成的栅极长度的偏差。
附图说明
图1是第一实施方式所涉及的半导体装置的布局图案的简略图。
图2是第一实施方式的变形例所涉及的半导体装置的布局图案的简略图。
图3是第二实施方式所涉及的半导体装置的布局图案的简略图。
图4是第二实施方式的变形例所涉及的半导体装置的布局图案的简略图。
图5是第三实施方式所涉及的半导体装置的布局图案的简略图。
图6是第三实施方式的变形例所涉及的半导体装置的布局图案的简略图。
图7是第三实施方式的变形例所涉及的半导体装置的布局图案的简略图。
图8是第三实施方式的变形例所涉及的半导体装置的布局图案的简略图。
图9是第四实施方式所涉及的半导体装置的布局图案的简略图。
图10是第四实施方式的变形例所涉及的半导体装置的布局图案的简略图。
图11是第四实施方式的变形例所涉及的半导体装置的布局图案的简略图。
图12是第四实施方式的变形例所涉及的半导体装置的布局图案的简略图。
图13是第四实施方式的变形例所涉及的半导体装置的布局图案的简略图。
图14是现有的具有二极管单元的半导体装置的布局图案的简略图。
具体实施方式
以下，将参照附图来说明本发明的实施方式。
(第一实施方式)
图1是第一实施方式所涉及的半导体装置的布局图案的简略图。在图1中，示出了栅极图案、扩散区域、接触点和金属配线的布局，并且由实线示出了单元(cell)边界(其他图也同样如此)。另外，栅极图案是指在用于晶体管的栅极电极的层中所形成的图案，使用多晶硅等材料来制造。晶体管由栅极图案和扩散区域构成，并且具有将栅极图案夹在扩散区域中的部分用作晶体管的栅极的功能。如图1所示，标准单元C1在作为第一方向的Y方向(图的上下方向)上延伸，并且具有在作为第二方向的X方向(图的左右方向)上以相同的间距(pitch)配置的栅极图案G1、G2、G3。栅极图案G1、G2、G3的宽度为L1，间隔为S1，栅极图案G2形成晶体管T1。为了在面积上高效配置晶体管，通常，将栅极图案G1、G2、G3的宽度L1和间隔S1设置为最小尺寸。另外，对于标准单元C1，仅示出了栅极图案和扩散区域的布局，而省略了接触点和金属配线(其他的图同样如此)。
此外，二极管单元C2在Y方向上与标准单元C1相邻。二极管单元C2具有用于形成作为二极管的功能的扩散区域的扩散区域图案D1～D8。由于该扩散区域D1～D8通过上层的金属配线相互连接，并且具备输入连接端子IN，二极管单元C2实现了作为保护二极管的功能。分别将扩散区域D1～D4和扩散区域D5～D8设置为相同的Y方向长度。另外，二极管单元C2具有在Y方向上延伸的多个栅极图案G4、G5、G6。栅极图案G4、G5、G6是伪图案(dummy pattern)，另外，将Y方向的长度设置为相同。将扩散区域D1～D8分别配置在包括栅极图案G4、G5、G6的栅极图案彼此之间。
这里，关注终端部区域R1，该终端部区域R1是标准单元C1所具有的栅极图案G1、G2、G3与二极管单元C2所具有的栅极图案G4、G5、G6相对置的区域。栅极图案G1、G2、G3的终端在与二极管单元C2的单元边界附近，其各终端部e1、e2、e3在Y方向上处于彼此相同的位置，并且在X方向上的宽度彼此相同(即，宽度L1)。栅极图案G4、G5、G6具有与栅极图案G1、G2、G3的终端部e1、e2、e3相对置地配置的多个对置终端部eo1、eo2、eo3。该对置终端部eo1、eo2、eo3在Y方向上配置在彼此相同的位置。也就是，由于通过在Y方向上以相同的间隔来配置标准单元C1所具有的栅极图案G1、G2、G3和二极管单元C2所具有的栅极图案G4、G5、G6，栅极图案G1、G2、G3具有形状规则性，因而能够抑制由于光邻近效应而造成的栅极长度的偏差。
图2是第一实施方式的变形例所涉及的半导体装置的布局图案的简略图。尽管图2的构成与图1大致相同，但是二极管单元C2内的栅极图案形状稍有不同。也就是，除了在Y方向上延伸的栅极图案G4、G5、G6之外，还设置了在X方向上延伸的作为第二栅极图案的栅极图案G7，栅极图案G7按照在二极管单元C2内形成格子型的栅极图案的方式，分别与栅极图案G4、G5、G6连接。这样，通过使栅极图案成为格子型，能够增加栅极图案的最小面积，并且可以防止在多晶硅制造过程中产生的图案跳跃。
(第二实施方式)
图3是第二实施方式所涉及的半导体装置的布局图案的简略图。尽管图3的构成与图1大致相同，但是二极管单元C2内的栅极图案形状和扩散区域形状稍有不同。也就是，在图3中，将二极管单元C2所具有的栅极图案G4、G5、G6与标准单元C1所具有的栅极图案G1、G2、G3在X方向上以相同的间距来配置，其各自所具有的对置终端部eo1、eo2、eo3在Y方向上位于彼此相同的位置，并且在X方向上的宽度彼此相同。此外，将扩散区域D1～D5在X方向上以相同的间距配置在栅极图案彼此之间，并且其终端部的在Y方向上的位置和X方向的宽度彼此相同。同样，将扩散区域D6～D10在X方向上以相同的间距配置在栅极图案彼此之间，并且其终端部的在Y方向上的位置和X方向的宽度彼此相同。另外，由于扩散区域D1～D10通过上层的金属配线相互连接，并且具备输入连接端子IN，因而二极管单元C2实现了作为保护二极管的功能。
在本实施方式中，由于在作为标准单元C1所具有的栅极图案G1、G2、G3与二极管单元C2所具有的栅极图案G4、G5、G6相对置的区域的终端部区域R1中，标准单元C1的栅极图案G1、G2、G3的终端部e1、e2、e3与二极管单元C2的栅极图案的对置终端部eo1、eo2、eo3具有相同的形状规则性，因而能够进一步可靠抑制由于光邻近效应而造成的栅极长度的偏差。
图4是本实施方式的变形例所涉及的半导体装置的布局图案的简略图。尽管图4的构成与图3大致相同，但是二极管单元C2内的栅极图案形状稍有不同。也就是，除了在Y方向上延伸的栅极图案G4、G5、G6之外，还设置了在X方向上延伸的栅极图案G7，栅极图案G7按照在二极管单元C2内形成格子型的栅极图案的方式，分别与栅极图案G4、G5、G6连接。这样，通过使栅极图案成为格子型，能够增加栅极图案的最小面积，并且可以防止在多晶硅制造过程中产生的图案跳跃。
如同本实施方式，通过在各单元单位中设置相同的栅极图案形状和配置间隔，可以预先预测由于光邻近效应造成的栅极图案的变化量，并且可以在标准单元的状态下预先进行基于OPC的修正。由此，不需要单元配置后的基于OPC的修正。
(第三实施方式)
图5是第三实施方式所涉及的半导体装置的布局图案的简略图。尽管图5的构成与图1大致相同，但是二极管单元C2内的扩散区域形状稍有不同。也就是，在图5中，形成了具有将图1的扩散区域D1～D4相互连接的形状的、夹着栅极图案G4、G5、G6的连续扩散区域D11。同样地，形成了将图1的扩散区域D5～D8相互连接的形状的、夹着栅极图案G4、G5、G6的连续扩散区域D12。扩散区域D11、D12所夹着的栅极图案G4、G5、G6具有作为晶体管的栅极的功能。此外，由于栅极G4、G5、G6上所配置的接触点与扩散区域D11、D12上所配置的接触点通过上层的金属配线连接而形成相同的节点，并且设置了输入连接端子IN，因而二极管单元C2实现作为保护二极管的功能。
在图5的构成中，可以获得与图1的构成相同的效果。由于二极管单元C2的扩散区域D11、D12是连续扩散区域，可以容易地实现制造上的成形，并且可以防止由于扩散区域较小而造成的接触点的踩偏。另外，由于扩散区域的面积变大，可以增大二极管的耦合电容。另外，二极管单元C2可以在X方向上具有相同大小的单元大小，并且设置多种种类的二极管耦合电容，防止了无效的二极管的耦合电容的增大。
图6是本实施方式的变形例所涉及的半导体装置的布局图案的简略图。在图6的构成中，作为图2的构成中的扩散区域D1～D4的替代而形成了连续扩散区域D11，并且作为图2的构成中的扩散区域D5～D8的替代而形成了连续扩散区域D12。由此，除了与图2的构成相同的效果之外，其可以获得上述的与图5相同的效果。
图7是本实施方式的变形例所涉及的半导体装置的布局图案的简略图。在图7的构成中，作为图3的构成中的扩散区域D1～D5的替代而形成了连续扩散区域D11，并且作为图3的构成中的扩散区域D6～D10的替代而形成了连续扩散区域D12。由此，除了与图3的构成相同的效果之外，其可以获得上述的与图5相同的效果。
图8是本实施方式的变形例所涉及的半导体装置的布局图案的简略图。在图8的构成中，作为图4的构成中的扩散区域D1～D5的替代而形成了连续扩散区域D11，并且作为图4的构成中的扩散区域D6～D10的替代而形成了连续扩散区域D12。由此，除了与图4的构成相同的效果之外，其可以获得上述的与图5相同的效果。
(第四实施方式)
图9是第四实施方式所涉及的半导体装置的布局图案的简略图。图9的构成与图7大致相同，并且在终端部区域R1中，关于终端部e1、e2、e3和对置终端部eo1、eo2、eo3，保持了相同的形状规则性。但是，二极管C2的内部构成与图7不同。
在图9中，二极管单元C2具有作为伪图案的栅极图案G8。栅极图案G8具备：在X方向上延伸的图案主体8a、以及在Y方向上从图案主体8a向标准单元C1突出的多个突出部8b。此外，该突出部8b构成了对置终端部eo1、eo2、eo3。也就是，栅极图案G8具有所谓的冠型或梳形的形状。此外，由于在区域R2中，扩散区域D11、D12上所配置的接触点通过上层的金属配线连接，并且设置了输入连接端子IN，因而二极管单元C2实现了作为保护二极管的功能。
根据图9的构成，通过配置作为伪图案的栅极图案G8，在标准单元C1与二极管单元C2的单元边界处的终端部区域R1中，关于相对置的栅极图案，保持了相同的形状规则性。因此，能够可靠抑制由于光邻近效应而造成的栅极长度的偏差。
图10～图13是本实施方式的变形例所涉及的半导体装置的布局图案的简略图。在图10中，在二极管单元C2中，使栅极图案G8与扩散区域D11重叠(overlap)，确保了二极管面积。在图11中，在二极管单元C2中，按照围住接触点的方式来形成栅极图案。在图12中，在二极管单元C2中，形成具有两个对置终端部eo2、eo3的伪图案的栅极图案G9。在图13中，在二极管单元C2中，通过将栅极图案G8与其他的栅极图案连接来确保栅极图案面积。
产业上的可用性，在本发明所涉及的半导体装置中，由于对于与二极管单元相邻的标准单元能够可靠地抑制由于光邻近效应所造成的栅极长度的偏差，因而无需在标准单元配置后进行OPC的再次修正，可以缩短开发工作量。由此，例如，其可用于各种电子设备上所装载的半导体集成电路等。
符号说明
C1  标准单元
C2  二极管单元
G1、G2、G3  栅极图案
G4、G5、G6  栅极图案
G7  栅极图案(第二栅极图案)
G8、G9  伪图案
8a  图案主体
8b  突出部
e1、e2、e3  终端部
eo1、eo2、eo3  对置终端部
D1～D12扩散层

Claims (8)

1.一种半导体装置，其特征在于，具备：
标准单元，其具有在第一方向上延伸、并且在与所述第一方向正交的第二方向上以相同的间距配置的三个以上的栅极图案；以及
二极管单元，其在所述第一方向上与所述标准单元相邻，
其中，所述标准单元所具有的各所述栅极图案在与所述二极管单元之间的单元边界附近终止，各终端部在所述第一方向上处于彼此相同的位置，并且在所述第二方向上的宽度彼此相同，
所述二极管单元具备：
具有作为二极管的功能的至少一个扩散层；以及
在所述单元边界附近，与所述标准单元所具有的各所述栅极图案的终端部相对置地配置的由栅极图案所形成的多个对置终端部。
2.根据权利要求1所述的半导体装置，其特征在于，
所述二极管单元具备：在所述第一方向上延伸并且分别具有所述多个对置终端部的多个栅极图案。
3.根据权利要求2所述的半导体装置，其特征在于，
所述二极管单元具备：在所述第二方向上延伸、并且按照在该二极管单元内形成格子型的栅极图案的方式与所述多个栅极图案分别连接的第二栅极图案。
4.根据权利要求2所述的半导体装置，其特征在于，
所述二极管单元所具有的所述多个栅极图案，在所述第二方向上以与所述标准单元所具有的各所述栅极图案相同的间距配置，所述多个对置终端部在所述第一方向上处于彼此相同的位置并且在所述第二方向上的宽度彼此相同。
5.根据权利要求4所述的半导体装置，其特征在于，
所述二极管单元所具有的扩散层，在所述第二方向上以相同的间距配置在所述多个栅极图案彼此之间，并且在所述第二方向上的宽度彼此相同。
6.根据权利要求1到5任一项所述的半导体装置，其特征在于，
所述二极管单元所具有的栅极图案是伪图案。
7.根据权利要求2所述的半导体装置，其特征在于，
所述二极管单元按照夹着所述多个栅极图案中的至少一个的方式配置所述扩散层，并且被所述扩散层夹着的栅极图案具有作为晶体管的栅极的功能。
8.根据权利要求1所述的半导体装置，其特征在于，
所述二极管单元具备构成所述多个对置终端部的至少一部分的伪图案，
所述伪图案具备：在所述第二方向上延伸的图案主体；以及在所述第一方向上从所述图案主体向所述标准单元突出的两个以上的突出部，
各所述突出部构成所述对置终端部。
CN201180000675.0A 2010-05-18 2011-02-18 半导体装置 Active CN102334183B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-114517 2010-05-18
JP2010114517A JP5325162B2 (ja) 2010-05-18 2010-05-18 半導体装置
PCT/JP2011/000927 WO2011145240A1 (ja) 2010-05-18 2011-02-18 半導体装置

Publications (2)

Publication Number Publication Date
CN102334183A CN102334183A (zh) 2012-01-25
CN102334183B true CN102334183B (zh) 2014-09-24

Family

ID=44991363

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180000675.0A Active CN102334183B (zh) 2010-05-18 2011-02-18 半导体装置

Country Status (3)

Country Link
JP (1) JP5325162B2 (zh)
CN (1) CN102334183B (zh)
WO (1) WO2011145240A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016075859A1 (ja) * 2014-11-12 2016-05-19 株式会社ソシオネクスト 半導体集積回路のレイアウト構造
WO2016075860A1 (ja) * 2014-11-14 2016-05-19 株式会社ソシオネクスト 半導体集積回路のレイアウト構造
CN108701653B (zh) * 2016-02-25 2022-07-29 株式会社索思未来 半导体集成电路装置
US9977854B2 (en) * 2016-07-12 2018-05-22 Ati Technologies Ulc Integrated circuit implementing standard cells with metal layer segments extending out of cell boundary
JP7173662B2 (ja) * 2018-11-16 2022-11-16 ミネベアミツミ株式会社 検出装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101213489A (zh) * 2005-04-26 2008-07-02 株式会社瑞萨科技 半导体装置及其制造方法和半导体制造用掩模、光接近处理方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245390A (ja) * 2005-03-04 2006-09-14 Toshiba Corp 半導体集積回路装置およびその製造方法
JP2007042718A (ja) * 2005-08-01 2007-02-15 Renesas Technology Corp 半導体装置
JP2008235350A (ja) * 2007-03-16 2008-10-02 Matsushita Electric Ind Co Ltd 半導体集積回路
JP2008258424A (ja) * 2007-04-05 2008-10-23 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JP5292005B2 (ja) * 2008-07-14 2013-09-18 ルネサスエレクトロニクス株式会社 半導体集積回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101213489A (zh) * 2005-04-26 2008-07-02 株式会社瑞萨科技 半导体装置及其制造方法和半导体制造用掩模、光接近处理方法

Also Published As

Publication number Publication date
CN102334183A (zh) 2012-01-25
WO2011145240A1 (ja) 2011-11-24
JP5325162B2 (ja) 2013-10-23
JP2011243742A (ja) 2011-12-01

Similar Documents

Publication Publication Date Title
US9142539B2 (en) Semiconductor device
JP6042384B2 (ja) 半導体装置の製造方法
KR100284104B1 (ko) 반도체장치및그제조방법,로직셀라이브러리및그제조방법,반도체집적회로및폴리데이터
JP5235936B2 (ja) 半導体装置及びそのレイアウト作成方法
CN102334183B (zh) 半导体装置
CN102124555B (zh) 半导体装置
US20060113533A1 (en) Semiconductor device and layout design method for the same
JP2008235350A (ja) 半導体集積回路
KR20140114424A (ko) 선형 ＦｉｎＦＥＴ 구조들을 갖는 회로들
JP2001237322A (ja) 半導体集積回路のレイアウト方法
US9754073B2 (en) Layout optimization for integrated circuit design
US20110298138A1 (en) Standard cell and semiconductor device including the same
JP2011238713A (ja) 半導体集積回路の設計方法
JPWO2010001507A1 (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151118

Address after: Kanagawa

Patentee after: Co., Ltd. Suo Si future

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co., Ltd.