JPWO2004068709A1 - スイッチング回路 - Google Patents
スイッチング回路 Download PDFInfo
- Publication number
- JPWO2004068709A1 JPWO2004068709A1 JP2005504662A JP2005504662A JPWO2004068709A1 JP WO2004068709 A1 JPWO2004068709 A1 JP WO2004068709A1 JP 2005504662 A JP2005504662 A JP 2005504662A JP 2005504662 A JP2005504662 A JP 2005504662A JP WO2004068709 A1 JPWO2004068709 A1 JP WO2004068709A1
- Authority
- JP
- Japan
- Prior art keywords
- main switch
- switch
- resistance element
- resistance
- switching circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
Landscapes
- Electronic Switches (AREA)
- Measurement Of Current Or Voltage (AREA)
- Power Conversion In General (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Control Of Eletrric Generators (AREA)
Abstract
高速な実時間波形の形で主スイッチ電流波形を検出し、低インピーダンスで出力する電流検出回路を備えたスイッチング回路を提供する。オン電圧が抵抗特性を示すメインスイッチ（１１）を備え、このメインスイッチのゲートに駆動回路（４）を、ドレイン又はソースの一方に固定電位（３）を、この他方に負荷回路（２）を夫々接続してあり、固定電位に接続したメインスイッチのオン抵抗より高い抵抗値を有する第一の抵抗素子（２１）と、この抵抗素子をソースに接続した補助スイッチ（１２）と、第一の抵抗素子に発生する電圧とメインスイッチのオン電圧とを比較増幅して、補助スイッチのゲートに出力する増幅器（６）と、補助スイッチのドレインに接続してメインスイッチのオン電流を増幅させて電圧を発生させる第二の抵抗素子（２２）とを備えた電流検出回路を設けたことを特徴とするスイッチング回路。
Description
本発明は、電力用スイッチのオン電圧を検出して、スイッチの電流を検出する回路に関するものである。
電流検出回路を備えたスイッチング回路の第一の従来例を図１０に示す。この従来例はオン電圧が抵抗特性を示すＭＯＳＦＥＴからなるメインスイッチ１１１を備え、このメインスイッチ１１１のゲート電極に駆動回路１０４を接続してある。また、メインスイッチ１１１のドレイン電極に固定電位１０３を接続し、ソース電極に負荷回路１０２を接続してある。このスイッチング回路に備えた電流検出回路は、電流検出用スイッチ１１４を備え、この電流検出用スイッチ１１４のドレイン電極を固定電位に接続し、ゲート電極に駆動回路１０４を接続してある。さらに、電流検出用スイッチ１１４のソース電極に抵抗素子１２１と増幅器１０６の正極とを接続し、メインスイッチ１１１のソース電極に増幅器１０６の負極を接続し、抵抗素子１２１の電圧を増幅する形で電流検出するように構成してある。
また、第二の従来例を図１１に示す。この従来例は日本特許公告平成１年第２６２５０号公報を参照したものである。この従来例はオン電圧が抵抗特性を示すＭＯＳＦＥＴからなるメインスイッチ１１１を備え、このメインスイッチ１１１のゲート電極に駆動回路１０４を接続してある。また、メインスイッチ１１１のドレイン電極に固定電位１０３を接続し、ソース電極に負荷回路１０２を接続してある。このスイッチング回路に備えた電流検出回路は、電流検出用スイッチ１１４を備え、この電流検出用スイッチ１１４のドレイン電極を固定電位に接続し、ゲート電極に駆動回路１０４を接続してある。さらに、電流検出用スイッチ１１４へ基準電流を流して、電流検出用スイッチ１１４のオン電圧とメインスイッチ１１１のオン電圧とを増幅器１０６で比較増幅するようにしてある。
先ず、第一の従来例においては、抵抗素子１２１の電流がメインスイッチ１１１のオン電流に比例する為には、抵抗素子１２１の電圧が電流検出用スイッチ１１４のオン電圧の半分以下である必要がある。この為、制御回路に使用されるレベルまで波形を増幅するには、高利得の増幅器が必要となる。電流波形には高周波成分が含まれているので、高利得で高周波まで増幅する必要があり、実用上、困難な点となっていた。
また、第二の従来例においては、電流検出用スイッチ１１４へ基準電流を流して、電流検出用スイッチ１１４のオン電圧とメインスイッチ１１１のオン電圧とを比較増幅するようにしていた為、出力される信号は実時間電流波形ではなく、一点の電流値に対する上か下かの判定結果となるという問題があった。
また、第二の従来例を図１１に示す。この従来例は日本特許公告平成１年第２６２５０号公報を参照したものである。この従来例はオン電圧が抵抗特性を示すＭＯＳＦＥＴからなるメインスイッチ１１１を備え、このメインスイッチ１１１のゲート電極に駆動回路１０４を接続してある。また、メインスイッチ１１１のドレイン電極に固定電位１０３を接続し、ソース電極に負荷回路１０２を接続してある。このスイッチング回路に備えた電流検出回路は、電流検出用スイッチ１１４を備え、この電流検出用スイッチ１１４のドレイン電極を固定電位に接続し、ゲート電極に駆動回路１０４を接続してある。さらに、電流検出用スイッチ１１４へ基準電流を流して、電流検出用スイッチ１１４のオン電圧とメインスイッチ１１１のオン電圧とを増幅器１０６で比較増幅するようにしてある。
先ず、第一の従来例においては、抵抗素子１２１の電流がメインスイッチ１１１のオン電流に比例する為には、抵抗素子１２１の電圧が電流検出用スイッチ１１４のオン電圧の半分以下である必要がある。この為、制御回路に使用されるレベルまで波形を増幅するには、高利得の増幅器が必要となる。電流波形には高周波成分が含まれているので、高利得で高周波まで増幅する必要があり、実用上、困難な点となっていた。
また、第二の従来例においては、電流検出用スイッチ１１４へ基準電流を流して、電流検出用スイッチ１１４のオン電圧とメインスイッチ１１１のオン電圧とを比較増幅するようにしていた為、出力される信号は実時間電流波形ではなく、一点の電流値に対する上か下かの判定結果となるという問題があった。
本発明は、上記問題に鑑みてなされたものであり、高速な実時間波形の形で、主スイッチ電流波形を検出し、大きな信号の形で、低インピーダンス出力で出力する電流検出回路を備えたスイッチング回路を安価に提供する。
上記目的を達成するためになされた本発明は、増幅器の入力電圧差を略０Ｖに保ちながら、大きな電流波形出力を得られる電流検出回路を得る事ができる。また、第一の抵抗素子と補助スイッチとの間に、ゲート信号がメインスイッチのゲート信号と同期する第三のスイッチを接続したことにより、第二の抵抗素子の電圧波形とメインスイッチの電流波形とが相似になり、高速の電流波形を大きな電圧信号の形で取り扱うことができる。
第一の抵抗素子をポリシリコン抵抗とし絶縁膜上に形成すれば、メインスイッチとの絶縁も簡単になり、高集積化が可能で、寄生容量等が小さく、より高速動作可能となる。第一の抵抗素子の温度係数をメインスイッチより大きい正の値を持つ様に第一の抵抗素子を形成すれば、第一の抵抗素子を用いた電流検出回路は、より強い熱暴走防止機能を持ち、スイッチング回路を簡単に提供する事が出来る。従って、多くの特長を備えた電流検出回路を容易に形成する事ができる。
即ち、本発明は、上記課題を解決するため、以下の構成を有する。
本発明の第１の態様に係るスイッチング回路は、スイッチング素子を有するスイッチング回路において、オン電圧が抵抗特性を示すＭＯＳＦＥＴからなるメインスイッチを有し、このメインスイッチのゲート電極に駆動回路を接続してあるとともに、同じくメインスイッチのドレイン又はソースの一方の電極を固定電位に接続し、他方に負荷回路を接続してあり、前記メインスイッチのオン抵抗より高い抵抗値を有する第一の抵抗素子と、この第一の抵抗素子をソース電極に接続したＭＯＳＦＥＴからなる補助スイッチと、前記第一の抵抗素子に発生する電圧と前記メインスイッチのオン電圧とを比較増幅して、前記補助スイッチのゲート電極に出力する増幅器と、前記補助スイッチのドレイン電極に接続して、前記メインスイッチのオン電流を増幅させて電圧を発生させる第二の抵抗素子とを備えた電流検出回路を設けてある。
本発明の第２の態様に係るスイッチング回路は、本発明の第１の態様に係るスイッチング回路において、前記第一の抵抗素子の一方の端子を前記メインスイッチと同様に固定電位に接続してある。
本発明の第３の態様に係るスイッチング回路は、本発明の第１の態様に係るスイッチング回路において、前記第一の抵抗素子と前記補助スイッチとの間に、ゲート信号が前記メインスイッチのゲート信号と同期する第三のスイッチを接続してある。
本発明の第４の態様に係るスイッチング回路は、本発明の第１の態様に係るスイッチング回路において、前記第一の抵抗素子の一方の端子を前記メインスイッチと同様に固定電位に接続してあり、前記第一の抵抗素子と前記補助スイッチとの間に、ゲート信号が前記メインスイッチのゲート信号と同期する第三のスイッチを接続してある。
本発明の第５の態様に係るスイッチング回路は、本発明の第１の態様に係るスイッチング回路において、前記第一の抵抗素子の一方の端子が前記メインスイッチの負荷回路と接続されている端子と接続され、第一の抵抗素子の他方の端子は前記補助スイッチのソース電極に接続されている。
本発明の第６の態様に係るスイッチング回路は、本発明の第１の態様に係るスイッチング回路において、前記第一の抵抗素子が前記メインスイッチと同じセル構造を持ち、固定ゲートバイアスされたＭＯＳＦＥＴである、若しくはポリシリコン抵抗である。
本発明の第７の態様に係るスイッチング回路は、本発明の第１の態様に係るスイッチング回路において、前記第一の抵抗素子は前記メインスイッチと同じセル構造を持ち、固定ゲートバイアスされたＭＯＳＦＥＴである、若しくはポリシリコン抵抗であり、この第一の抵抗素子の一方の端子を前記メインスイッチと同様に固定電位に接続してある。
本発明の第８の態様に係るスイッチング回路は、本発明の第１の態様に係るスイッチング回路において、前記第一の抵抗素子は前記メインスイッチと同じセル構造を持ち、固定ゲートバイアスされたＭＯＳＦＥＴである、若しくはポリシリコン抵抗であり、この第一の抵抗素子と前記補助スイッチとの間に、ゲート信号が前記メインスイッチのゲート信号と同期する第三のスイッチを接続してある。
本発明の第９の態様に係るスイッチング回路は、本発明の第１の態様に係るスイッチング回路において、前記第一の抵抗素子は前記メインスイッチと同じセル構造を持ち、固定ゲートバイアスされたＭＯＳＦＥＴである、若しくはポリシリコン抵抗であり、この第一の抵抗素子の一方の端子を前記メインスイッチと同様に固定電位に接続してあり、前記第一の抵抗素子と前記補助スイッチとの間に、ゲート信号が前記メインスイッチのゲート信号と同期する第三のスイッチを接続してある。
本発明の第１０の態様に係るスイッチング回路は、本発明の第１の態様に係るスイッチング回路において、前記第一の抵抗素子は前記メインスイッチと同じセル構造を持ち、固定ゲートバイアスされたＭＯＳＦＥＴである、若しくはポリシリコン抵抗であり、この第一の抵抗素子の一方の端子が前記メインスイッチの負荷回路と接続されている端子と接続され、第一の抵抗素子の他方の端子は前記補助スイッチのソース電極に接続されている。
上記目的を達成するためになされた本発明は、増幅器の入力電圧差を略０Ｖに保ちながら、大きな電流波形出力を得られる電流検出回路を得る事ができる。また、第一の抵抗素子と補助スイッチとの間に、ゲート信号がメインスイッチのゲート信号と同期する第三のスイッチを接続したことにより、第二の抵抗素子の電圧波形とメインスイッチの電流波形とが相似になり、高速の電流波形を大きな電圧信号の形で取り扱うことができる。
第一の抵抗素子をポリシリコン抵抗とし絶縁膜上に形成すれば、メインスイッチとの絶縁も簡単になり、高集積化が可能で、寄生容量等が小さく、より高速動作可能となる。第一の抵抗素子の温度係数をメインスイッチより大きい正の値を持つ様に第一の抵抗素子を形成すれば、第一の抵抗素子を用いた電流検出回路は、より強い熱暴走防止機能を持ち、スイッチング回路を簡単に提供する事が出来る。従って、多くの特長を備えた電流検出回路を容易に形成する事ができる。
即ち、本発明は、上記課題を解決するため、以下の構成を有する。
本発明の第１の態様に係るスイッチング回路は、スイッチング素子を有するスイッチング回路において、オン電圧が抵抗特性を示すＭＯＳＦＥＴからなるメインスイッチを有し、このメインスイッチのゲート電極に駆動回路を接続してあるとともに、同じくメインスイッチのドレイン又はソースの一方の電極を固定電位に接続し、他方に負荷回路を接続してあり、前記メインスイッチのオン抵抗より高い抵抗値を有する第一の抵抗素子と、この第一の抵抗素子をソース電極に接続したＭＯＳＦＥＴからなる補助スイッチと、前記第一の抵抗素子に発生する電圧と前記メインスイッチのオン電圧とを比較増幅して、前記補助スイッチのゲート電極に出力する増幅器と、前記補助スイッチのドレイン電極に接続して、前記メインスイッチのオン電流を増幅させて電圧を発生させる第二の抵抗素子とを備えた電流検出回路を設けてある。
本発明の第２の態様に係るスイッチング回路は、本発明の第１の態様に係るスイッチング回路において、前記第一の抵抗素子の一方の端子を前記メインスイッチと同様に固定電位に接続してある。
本発明の第３の態様に係るスイッチング回路は、本発明の第１の態様に係るスイッチング回路において、前記第一の抵抗素子と前記補助スイッチとの間に、ゲート信号が前記メインスイッチのゲート信号と同期する第三のスイッチを接続してある。
本発明の第４の態様に係るスイッチング回路は、本発明の第１の態様に係るスイッチング回路において、前記第一の抵抗素子の一方の端子を前記メインスイッチと同様に固定電位に接続してあり、前記第一の抵抗素子と前記補助スイッチとの間に、ゲート信号が前記メインスイッチのゲート信号と同期する第三のスイッチを接続してある。
本発明の第５の態様に係るスイッチング回路は、本発明の第１の態様に係るスイッチング回路において、前記第一の抵抗素子の一方の端子が前記メインスイッチの負荷回路と接続されている端子と接続され、第一の抵抗素子の他方の端子は前記補助スイッチのソース電極に接続されている。
本発明の第６の態様に係るスイッチング回路は、本発明の第１の態様に係るスイッチング回路において、前記第一の抵抗素子が前記メインスイッチと同じセル構造を持ち、固定ゲートバイアスされたＭＯＳＦＥＴである、若しくはポリシリコン抵抗である。
本発明の第７の態様に係るスイッチング回路は、本発明の第１の態様に係るスイッチング回路において、前記第一の抵抗素子は前記メインスイッチと同じセル構造を持ち、固定ゲートバイアスされたＭＯＳＦＥＴである、若しくはポリシリコン抵抗であり、この第一の抵抗素子の一方の端子を前記メインスイッチと同様に固定電位に接続してある。
本発明の第８の態様に係るスイッチング回路は、本発明の第１の態様に係るスイッチング回路において、前記第一の抵抗素子は前記メインスイッチと同じセル構造を持ち、固定ゲートバイアスされたＭＯＳＦＥＴである、若しくはポリシリコン抵抗であり、この第一の抵抗素子と前記補助スイッチとの間に、ゲート信号が前記メインスイッチのゲート信号と同期する第三のスイッチを接続してある。
本発明の第９の態様に係るスイッチング回路は、本発明の第１の態様に係るスイッチング回路において、前記第一の抵抗素子は前記メインスイッチと同じセル構造を持ち、固定ゲートバイアスされたＭＯＳＦＥＴである、若しくはポリシリコン抵抗であり、この第一の抵抗素子の一方の端子を前記メインスイッチと同様に固定電位に接続してあり、前記第一の抵抗素子と前記補助スイッチとの間に、ゲート信号が前記メインスイッチのゲート信号と同期する第三のスイッチを接続してある。
本発明の第１０の態様に係るスイッチング回路は、本発明の第１の態様に係るスイッチング回路において、前記第一の抵抗素子は前記メインスイッチと同じセル構造を持ち、固定ゲートバイアスされたＭＯＳＦＥＴである、若しくはポリシリコン抵抗であり、この第一の抵抗素子の一方の端子が前記メインスイッチの負荷回路と接続されている端子と接続され、第一の抵抗素子の他方の端子は前記補助スイッチのソース電極に接続されている。
第１図は、本発明に係るスイッチング回路の第一の実施形態の概要を示した回路図である。
第２図は、同じく第二の実施形態の概要を示した回路図である。
第３図は、同じく第三の実施形態の概要を示した回路図である。
第４図は、第３図図示第三の実施形態の動作波形図である。
第５図は、同じく第四の実施形態の概要を示した回路図である。
第６図は、同じく第五の実施形態の概要を示した回路図である。
第７図は、同じく第六の実施形態の概要を示した回路図である。
第８図は、同じく第七の実施形態の概要を示した回路図である。
第９図は、同じく第八の実施形態の概要を示した回路図である。
第１０図は、スイッチング回路の第一の従来例の概要を示した回路図である。
第１１図は、第二の従来例の概要を示した回路図である。
第２図は、同じく第二の実施形態の概要を示した回路図である。
第３図は、同じく第三の実施形態の概要を示した回路図である。
第４図は、第３図図示第三の実施形態の動作波形図である。
第５図は、同じく第四の実施形態の概要を示した回路図である。
第６図は、同じく第五の実施形態の概要を示した回路図である。
第７図は、同じく第六の実施形態の概要を示した回路図である。
第８図は、同じく第七の実施形態の概要を示した回路図である。
第９図は、同じく第八の実施形態の概要を示した回路図である。
第１０図は、スイッチング回路の第一の従来例の概要を示した回路図である。
第１１図は、第二の従来例の概要を示した回路図である。
以下、添付図面を用いて本発明に係るスイッチング回路の実施形態を説明する。
（実施形態１）
図１は本発明に係るスイッチング回路の第一の実施形態を示す。１は入力電源、２は負荷、３は固定電位、４は駆動回路、６は増幅器、１１はメインスイッチ、１２は補助スイッチ、１３は第三のスイッチ、１４は電流検出用スイッチ、１５はハイサイドスイッチ、２１は第一の抵抗素子、２２は第二の抵抗素子である。
本実施形態に係るスイッチング回路は、オン電圧が抵抗特性を示すｐチャネルＭＯＳＦＥＴからなるメインスイッチ１１を備え、このメインスイッチ１１のゲート電極に駆動回路４を接続してある。また、メインスイッチ１１のソース電極に固定電位３を接続し、ドレイン電極に負荷回路２を接続してある。なお、固定電位３をメインスイッチ１１のドレイン電極に接続し、負荷回路２をメインスイッチ１１のソース電極に接続してあってもよい。このスイッチング回路は電流検出回路を備え、この電流検出回路は、メインスイッチ１１のオン抵抗より高い抵抗値（例えば１００００倍）を有する第一の抵抗素子２１を備え、この第一の抵抗素子２１は固定電位３、または負荷回路２に接続してある。なお、第一の抵抗素子２１は通常の拡散抵抗でもよいが、ポリシリコン抵抗であるとよい。また、第一の抵抗素子２１の温度係数をメインスイッチ１１のオン抵抗と同じにすれば正確な電流検出回路を構成する。またこの電流検出回路を用いたスイッチング回路は、温度上昇と共に過電流検出点がより低電流側にシフトする様にも設定できる。
電流検出回路はｐチャネルＭＯＳＦＥＴからなる補助スイッチ１２を備え、この第一の抵抗素子２１をソース電極に接続してある。また、電流検出回路は増幅器６を備えてある。この増幅器６は正極にメインスイッチ１１のドレイン電極を接続し、負極に補助スイッチ１２のソース電極並びに第一の抵抗素子２１に接続し、出力を補助スイッチ１２のゲート電極を接続してある。以上より、第一の抵抗素子２１に発生する電圧とメインスイッチ１１のオン電圧とを比較増幅して、補助スイッチ１２のゲート電極に出力するようにしてある。さらに、電流検出回路は第二の抵抗素子２２を備え、この第二の抵抗素子２２は、補助スイッチ１２のドレイン電極に接続して、メインスイッチ１１のオン電流を増幅させて電圧を発生させるように構成してある。
電流検出回路を備えたスイッチング回路は以上のように構成し、以下のように作用する。メインスイッチ１１がオンすると、メインスイッチ１１はオン電圧を発生し、増幅器６でオン電圧を検出する。メインスイッチ１１がオンすることにより、固定電位３に接続した第一の抵抗素子２１に電圧が発生し、増幅器６でこの電圧を検出する。増幅器６で検出されたオン電圧と第一の抵抗素子２１に発生した電圧とを比較増幅して電圧を発生させ、補助スイッチ１２のゲート端子に出力する。即ちオン電流検出時は増幅器６の入力端の電位差は略０Ｖなので、２つの抵抗素子２１，２２、補助スイッチ素子１２、並びに増幅器６からなる電流検出回路は高利得化し易く、高速な信号まで増幅でき、メインスイッチ１１のオン電流の信号を低インピーダンス出力で供給できる。
（実施形態２）
図２に第二の実施形態を示す。この実施形態は概ね第一の実施形態と同様であるが、この実施形態は、メインスイッチ１１がｎチャネルＭＯＳＦＥＴから構成してあることを特徴とする。この場合の電流検出も、第一の実施形態と同様に実行することができる。ただし、駆動回路４の出力電圧極性が第一の実施形態と異なり、第一の実施形態では、ソース電位に対し負のゲート電位でメインスイッチ１１が導通するが、本実施形態ではソース電位に対し正のゲート電位でメインスイッチ１１が導通する。
（実施形態３）
図３に第三の実施形態を示す。この実施形態は、第一の抵抗素子２１に第三のスイッチ１３のソース端子を接続し、この第三のスイッチ１３のドレイン端子を補助スイッチ１２のソース端子に接続してある。また、この第三のスイッチ１３のゲート端子を駆動回路４に接続してあり、この第三のスイッチ１３のゲート信号がメインスイッチ１１のゲート信号と同期するように構成してある。即ち、本実施形態ではメインスイッチ１１はｐチャネルＭＯＳＦＥＴであるので、第三のスイッチ１３もｐチャネルＭＯＳＦＥＴである。
この第三の実施形態ではメインスイッチ１１のゲート信号と第三のスイッチ１３のゲート信号とが同期するように構成してあるため、メインスイッチ１１がオフ状態にあると、第三のスイッチ１３もオフし、メインスイッチ１１のオフ状態に第一の抵抗素子２１に大きな電流が流れる事を防止することができる。これにより、低消費電力な電流検出回路を実現している。なお、この第三の実施形態についての動作波形を次の図４に示す。
図４は上から、メインスイッチ１１のゲートソース間電圧Ｖｇｓ、メインスイッチ１１のドレインソース間電圧Ｖｄｓ、メインスイッチ１１のドレインソース間電流Ｉｄｓ、第二の抵抗素子２２に発生する電流信号出力である。第三の実施形態の場合、メインスイッチ１１はｐチャネルＭＯＳＦＥＴなのでＶｇｓ、Ｖｄｓ、並びにＩｄｓ波形は負電圧、負電流で動作している。メインスイッチ１１のターンオン時にピーク電流Ｉｄｓｐが発生しているのは、負荷に寄生容量成分が含まれた場合を想定している。第二の抵抗素子２２の電圧はメインスイッチ１１の電流の極性を反転したものに相似となる。尚、図３においてｔｏｎ、ｔｏｆｆはターンオン、ターンオフ時の遅延時間であり、ｔ１、ｔ２は下降、立ちあがり時の時間である。
なお、この実施形態においても、メインスイッチ１１がｎチャネルＭＯＳＦＥＴであってもよい。但し、第三のスイッチ１３のゲート信号がメインスイッチ１１のゲート信号と同期するように構成するため、第三のスイッチ１３もｎチャネルＭＯＳＦＥＴにする場合が多い。この場合、駆動回路４の出力電圧極性は、ソース電位に対し正のゲート電位でメインスイッチ１１が導通する。
（実施形態４）
図５に第四の実施形態を示す。この実施形態では、第三の実施形態の構成に加え、第三のスイッチ１３のゲート電極と駆動回路４との間に遅延回路５を接続してある。また、この実施形態では、第一の抵抗素子として、メインスイッチ１１と同じセル構造を持ち、固定ゲートバイアスされたＭＯＳＦＥＴで構成された電流検出用スイッチ１４を用いている。なお、この電流検出用スイッチ１４はメインスイッチ１１のオン抵抗より高い抵抗値（例えば１００００倍）を有する。この電流検出用スイッチ１４のゲート電極にはロウレベルゲート電圧発生回路７を接続してある。
この実施形態では、この第三のスイッチのゲート電極と駆動回路４との間に遅延回路５を接続したことにより、ハイサイドのメインスイッチ１１のターンオン時に、負荷回路２の中の寄生容量充電電流Ｉｄｓｐの成分が検出信号の中に波形として出る事を防ぐことができ、過電流保護回路の誤動作を防止する事ができる。なお、この場合、遅延時間はｔ１程度の値を用いるのが普通である。よって、遅延回路５は、第三のスイッチ１３のターンオン時のみｔ１程度遅れ、第三のスイッチ１３のターンオフ時の遅れ時間は０となる様な特性である。
また、第一の抵抗素子として、メインスイッチ１１と同じセル構造を持ち、メインスイッチ１１のオン抵抗より高い抵抗値を有し、固定ゲートバイアスされた電流検出用スイッチ１４を用いたことにより、この電流検出用スイッチ１４のオン抵抗はメインスイッチ１１と同一の温度特性、バラツキとなり、電流検出精度を向上させることが容易となる。その為、確度の高い電流検出回路を容易に実現できる。
（実施形態５）
図６に第五の実施形態を示す。この実施形態は逆向きの電流検出回路である。第一の実施形態から第四の実施形態までの電流検出回路は、電源３からメインスイッチ１１を通って負荷回路２へ流れる方向の電流が正の値の時を前提にしていた。この第五の実施形態は負荷回路２からメインスイッチ１１を通って入力電源１へ流れる方向の電流が正の値の時の電流検出回路である。増幅器６はメインスイッチ１１のソース・ドレイン間に正電圧が印加された時だけ補助スイッチ１２を導通させる様に動作する。その時メインスイッチ１１の逆電流波形が第二の抵抗素子２２に発生し、第二の抵抗素子２２の電圧波形を用いて逆電流検出が実行される。
（実施形態６）
図７に第六の実施形態を示す。この実施形態は、固定電位３が入力電圧の負極である場合の実施形態である。このスイッチング回路は、オン電圧が抵抗特性を示すｎチャネルＭＯＳＦＥＴからなるメインスイッチ１１を備え、このメインスイッチ１１のゲート電極に駆動回路４を接続してある。また、メインスイッチ１１のソース電極を接地し、ドレイン電極に負荷回路２を接続してある。なお、メインスイッチ１１がｐチャネルＭＯＳの場合、メインスイッチ１１のドレイン電極を接地し、負荷回路２をメインスイッチ１１のソース電極に接続してあってもよい。このスイッチング回路は電流検出回路を備え、この電流検出回路は、メインスイッチ１１のオン抵抗より高い抵抗値（例えば１００００倍）を有する第一の抵抗素子２１を備え、この第一の抵抗素子２１は接地してある。なお、第一の抵抗素子２１は通常の拡散抵抗でもよいが、ポリシリコン抵抗であるとよい。また、第一の抵抗素子２１の温度係数をメインスイッチ１１のオン抵抗と同じにすれば正確な電流検出回路を構成する。またこの電流検出回路を用いたスイッチング回路は、温度上昇と共に過電流検出点がより低電流側にシフトする様にも設定できる。
電流検出回路はｎチャネルＭＯＳＦＥＴからなる補助スイッチ１２を備え、この第一の抵抗素子２１をソース電極に接続してある。また、電流検出回路は増幅器６を備えてある。この増幅器６は正極にメインスイッチ１１のドレイン電極を接続し、負極に補助スイッチ１２のソース電極並びに第一の抵抗素子２１に接続し、出力を補助スイッチ１２のゲート電極を接続してある。以上より、第一の抵抗素子２１に発生する電圧とメインスイッチ１１のオン電圧とを比較増幅して、補助スイッチ１２のゲート電極に出力するようにしてある。さらに、電流検出回路は第二の抵抗素子２２を備え、この第二の抵抗素子２２は、補助スイッチ１２のドレイン電極に接続して、メインスイッチ１１のオン電流を増幅させて電圧を発生させるように構成してある。
また、本実施形態の負荷回路は、ｐチャネルＭＯＳＦＥＴからなるハイサイドスイッチ１５を備えてある。このハイサイドスイッチ１５のドレイン電極はメインスイッチ１１のドレイン電極、増幅器６の正極及び負荷に接続し、ソース電極は固定電位３に接続してある。また、ゲート電極は駆動回路４に接続してあり、メインスイッチ１１とハイサイドスイッチ１５でＣＭＯＳインバータに構成してある。電流検出回路を備えたスイッチング回路は以上のように構成してあるが、基本動作原理は第一の実施形態と略同様であり、極性のみが反転した動作となる。
（実施形態７）
図８に第七の実施形態を示す。この実施形態は、第四の実施形態において固定電位３が入力電圧の負極である場合に応用した実施形態である。この実施形態は、第一の抵抗素子に第三のスイッチ１３のソース端子を接続し、この第三のスイッチ１３のドレイン端子を補助スイッチ１２のソース端子に接続してある。なお、この実施形態では、第一の抵抗素子として、メインスイッチ１１と同じセル構造を持ち、固定ゲートバイアスされたＭＯＳＦＥＴで構成された電流検出用スイッチ１４を用いている。また、このＭＯＳＦＥＴはメインスイッチ１１のオン抵抗より高い抵抗値（例えば１００００倍）を有する。
この第三のスイッチ１３のゲート端子は駆動回路４に接続してあり、この第三のスイッチ１３のゲート信号がメインスイッチ１１のゲート信号と同期するように構成してある。即ち、本実施形態ではメインスイッチ１１はｎチャネルＭＯＳＦＥＴであるので、第三のスイッチ１３もｎチャネルＭＯＳＦＥＴである。この実施形態では、第三のスイッチ１３のゲート電極と駆動回路４との間に遅延回路５を接続してある。この電流検出用スイッチ１４のゲート電極にはハイレベルゲート電圧発生回路８を接続してある。
この第七の実施形態ではメインスイッチ１１のゲート信号と第三のスイッチ１３のゲート信号とが同期するように構成してあるため、メインスイッチ１１がオフ状態にあると、第三のスイッチ１３もオフし、メインスイッチ１１のオフ状態に電流検出用スイッチ１４に大きな電流が流れる事を防止することができる。これにより、低消費電力な電流検出回路を実現している。また、この第三のスイッチ１３のゲート電極と駆動回路４との間に遅延回路５を接続したことにより、ターンオン時のみ遅らせる様にできれば、ロウサイドのメインスイッチ１１のターンオン時に、負荷回路２の中の寄生容量充電電流Ｉｄｓｐの成分が検出信号の中に波形として出る事を防ぐことができ、過電流保護回路の誤動作を防止する事ができる。
さらに、第一の抵抗素子として、メインスイッチ１１と同じセル構造を持ち、メインスイッチ１１のオン抵抗より高い抵抗値を有し、固定ゲートバイアスされた電流検出用スイッチ１４を用いたことにより、この電流検出用スイッチ１４のオン抵抗はメインスイッチ１３と同一の温度特性、バラツキとなり、電流検出精度を向上させることが容易となる。その為、第四の実施形態と同様に確度の高い電流検出回路を容易に実現できる。
（実施形態８）
図９に第八の実施形態を示す。この実施形態は逆向きの電流検出回路で、第五の実施形態において固定電位３が入力電圧の負極である場合に応用した実施形態である。第六の実施形態、第七の実施形態の電流検出回路は、負荷回路２からメインスイッチ１１を通って入力電圧の負極へ流れる方向の電流が正の値の時を前提にしていた。図９は入力電圧の負極からメインスイッチ１１を通って負荷回路２へ流れる方向の電流が正の値の時の電流検出回路である。増幅器６はメインスイッチ１１のソース・ドレイン間に負電圧が印加された時だけ補助スイッチ１２を導通させる様に動作する。その時メインスイッチ１１の逆電流波形が第二の抵抗素子２２に発生し、第二の抵抗素子２２の電圧波形を用いて逆電流検出が実行される。
（実施形態１）
図１は本発明に係るスイッチング回路の第一の実施形態を示す。１は入力電源、２は負荷、３は固定電位、４は駆動回路、６は増幅器、１１はメインスイッチ、１２は補助スイッチ、１３は第三のスイッチ、１４は電流検出用スイッチ、１５はハイサイドスイッチ、２１は第一の抵抗素子、２２は第二の抵抗素子である。
本実施形態に係るスイッチング回路は、オン電圧が抵抗特性を示すｐチャネルＭＯＳＦＥＴからなるメインスイッチ１１を備え、このメインスイッチ１１のゲート電極に駆動回路４を接続してある。また、メインスイッチ１１のソース電極に固定電位３を接続し、ドレイン電極に負荷回路２を接続してある。なお、固定電位３をメインスイッチ１１のドレイン電極に接続し、負荷回路２をメインスイッチ１１のソース電極に接続してあってもよい。このスイッチング回路は電流検出回路を備え、この電流検出回路は、メインスイッチ１１のオン抵抗より高い抵抗値（例えば１００００倍）を有する第一の抵抗素子２１を備え、この第一の抵抗素子２１は固定電位３、または負荷回路２に接続してある。なお、第一の抵抗素子２１は通常の拡散抵抗でもよいが、ポリシリコン抵抗であるとよい。また、第一の抵抗素子２１の温度係数をメインスイッチ１１のオン抵抗と同じにすれば正確な電流検出回路を構成する。またこの電流検出回路を用いたスイッチング回路は、温度上昇と共に過電流検出点がより低電流側にシフトする様にも設定できる。
電流検出回路はｐチャネルＭＯＳＦＥＴからなる補助スイッチ１２を備え、この第一の抵抗素子２１をソース電極に接続してある。また、電流検出回路は増幅器６を備えてある。この増幅器６は正極にメインスイッチ１１のドレイン電極を接続し、負極に補助スイッチ１２のソース電極並びに第一の抵抗素子２１に接続し、出力を補助スイッチ１２のゲート電極を接続してある。以上より、第一の抵抗素子２１に発生する電圧とメインスイッチ１１のオン電圧とを比較増幅して、補助スイッチ１２のゲート電極に出力するようにしてある。さらに、電流検出回路は第二の抵抗素子２２を備え、この第二の抵抗素子２２は、補助スイッチ１２のドレイン電極に接続して、メインスイッチ１１のオン電流を増幅させて電圧を発生させるように構成してある。
電流検出回路を備えたスイッチング回路は以上のように構成し、以下のように作用する。メインスイッチ１１がオンすると、メインスイッチ１１はオン電圧を発生し、増幅器６でオン電圧を検出する。メインスイッチ１１がオンすることにより、固定電位３に接続した第一の抵抗素子２１に電圧が発生し、増幅器６でこの電圧を検出する。増幅器６で検出されたオン電圧と第一の抵抗素子２１に発生した電圧とを比較増幅して電圧を発生させ、補助スイッチ１２のゲート端子に出力する。即ちオン電流検出時は増幅器６の入力端の電位差は略０Ｖなので、２つの抵抗素子２１，２２、補助スイッチ素子１２、並びに増幅器６からなる電流検出回路は高利得化し易く、高速な信号まで増幅でき、メインスイッチ１１のオン電流の信号を低インピーダンス出力で供給できる。
（実施形態２）
図２に第二の実施形態を示す。この実施形態は概ね第一の実施形態と同様であるが、この実施形態は、メインスイッチ１１がｎチャネルＭＯＳＦＥＴから構成してあることを特徴とする。この場合の電流検出も、第一の実施形態と同様に実行することができる。ただし、駆動回路４の出力電圧極性が第一の実施形態と異なり、第一の実施形態では、ソース電位に対し負のゲート電位でメインスイッチ１１が導通するが、本実施形態ではソース電位に対し正のゲート電位でメインスイッチ１１が導通する。
（実施形態３）
図３に第三の実施形態を示す。この実施形態は、第一の抵抗素子２１に第三のスイッチ１３のソース端子を接続し、この第三のスイッチ１３のドレイン端子を補助スイッチ１２のソース端子に接続してある。また、この第三のスイッチ１３のゲート端子を駆動回路４に接続してあり、この第三のスイッチ１３のゲート信号がメインスイッチ１１のゲート信号と同期するように構成してある。即ち、本実施形態ではメインスイッチ１１はｐチャネルＭＯＳＦＥＴであるので、第三のスイッチ１３もｐチャネルＭＯＳＦＥＴである。
この第三の実施形態ではメインスイッチ１１のゲート信号と第三のスイッチ１３のゲート信号とが同期するように構成してあるため、メインスイッチ１１がオフ状態にあると、第三のスイッチ１３もオフし、メインスイッチ１１のオフ状態に第一の抵抗素子２１に大きな電流が流れる事を防止することができる。これにより、低消費電力な電流検出回路を実現している。なお、この第三の実施形態についての動作波形を次の図４に示す。
図４は上から、メインスイッチ１１のゲートソース間電圧Ｖｇｓ、メインスイッチ１１のドレインソース間電圧Ｖｄｓ、メインスイッチ１１のドレインソース間電流Ｉｄｓ、第二の抵抗素子２２に発生する電流信号出力である。第三の実施形態の場合、メインスイッチ１１はｐチャネルＭＯＳＦＥＴなのでＶｇｓ、Ｖｄｓ、並びにＩｄｓ波形は負電圧、負電流で動作している。メインスイッチ１１のターンオン時にピーク電流Ｉｄｓｐが発生しているのは、負荷に寄生容量成分が含まれた場合を想定している。第二の抵抗素子２２の電圧はメインスイッチ１１の電流の極性を反転したものに相似となる。尚、図３においてｔｏｎ、ｔｏｆｆはターンオン、ターンオフ時の遅延時間であり、ｔ１、ｔ２は下降、立ちあがり時の時間である。
なお、この実施形態においても、メインスイッチ１１がｎチャネルＭＯＳＦＥＴであってもよい。但し、第三のスイッチ１３のゲート信号がメインスイッチ１１のゲート信号と同期するように構成するため、第三のスイッチ１３もｎチャネルＭＯＳＦＥＴにする場合が多い。この場合、駆動回路４の出力電圧極性は、ソース電位に対し正のゲート電位でメインスイッチ１１が導通する。
（実施形態４）
図５に第四の実施形態を示す。この実施形態では、第三の実施形態の構成に加え、第三のスイッチ１３のゲート電極と駆動回路４との間に遅延回路５を接続してある。また、この実施形態では、第一の抵抗素子として、メインスイッチ１１と同じセル構造を持ち、固定ゲートバイアスされたＭＯＳＦＥＴで構成された電流検出用スイッチ１４を用いている。なお、この電流検出用スイッチ１４はメインスイッチ１１のオン抵抗より高い抵抗値（例えば１００００倍）を有する。この電流検出用スイッチ１４のゲート電極にはロウレベルゲート電圧発生回路７を接続してある。
この実施形態では、この第三のスイッチのゲート電極と駆動回路４との間に遅延回路５を接続したことにより、ハイサイドのメインスイッチ１１のターンオン時に、負荷回路２の中の寄生容量充電電流Ｉｄｓｐの成分が検出信号の中に波形として出る事を防ぐことができ、過電流保護回路の誤動作を防止する事ができる。なお、この場合、遅延時間はｔ１程度の値を用いるのが普通である。よって、遅延回路５は、第三のスイッチ１３のターンオン時のみｔ１程度遅れ、第三のスイッチ１３のターンオフ時の遅れ時間は０となる様な特性である。
また、第一の抵抗素子として、メインスイッチ１１と同じセル構造を持ち、メインスイッチ１１のオン抵抗より高い抵抗値を有し、固定ゲートバイアスされた電流検出用スイッチ１４を用いたことにより、この電流検出用スイッチ１４のオン抵抗はメインスイッチ１１と同一の温度特性、バラツキとなり、電流検出精度を向上させることが容易となる。その為、確度の高い電流検出回路を容易に実現できる。
（実施形態５）
図６に第五の実施形態を示す。この実施形態は逆向きの電流検出回路である。第一の実施形態から第四の実施形態までの電流検出回路は、電源３からメインスイッチ１１を通って負荷回路２へ流れる方向の電流が正の値の時を前提にしていた。この第五の実施形態は負荷回路２からメインスイッチ１１を通って入力電源１へ流れる方向の電流が正の値の時の電流検出回路である。増幅器６はメインスイッチ１１のソース・ドレイン間に正電圧が印加された時だけ補助スイッチ１２を導通させる様に動作する。その時メインスイッチ１１の逆電流波形が第二の抵抗素子２２に発生し、第二の抵抗素子２２の電圧波形を用いて逆電流検出が実行される。
（実施形態６）
図７に第六の実施形態を示す。この実施形態は、固定電位３が入力電圧の負極である場合の実施形態である。このスイッチング回路は、オン電圧が抵抗特性を示すｎチャネルＭＯＳＦＥＴからなるメインスイッチ１１を備え、このメインスイッチ１１のゲート電極に駆動回路４を接続してある。また、メインスイッチ１１のソース電極を接地し、ドレイン電極に負荷回路２を接続してある。なお、メインスイッチ１１がｐチャネルＭＯＳの場合、メインスイッチ１１のドレイン電極を接地し、負荷回路２をメインスイッチ１１のソース電極に接続してあってもよい。このスイッチング回路は電流検出回路を備え、この電流検出回路は、メインスイッチ１１のオン抵抗より高い抵抗値（例えば１００００倍）を有する第一の抵抗素子２１を備え、この第一の抵抗素子２１は接地してある。なお、第一の抵抗素子２１は通常の拡散抵抗でもよいが、ポリシリコン抵抗であるとよい。また、第一の抵抗素子２１の温度係数をメインスイッチ１１のオン抵抗と同じにすれば正確な電流検出回路を構成する。またこの電流検出回路を用いたスイッチング回路は、温度上昇と共に過電流検出点がより低電流側にシフトする様にも設定できる。
電流検出回路はｎチャネルＭＯＳＦＥＴからなる補助スイッチ１２を備え、この第一の抵抗素子２１をソース電極に接続してある。また、電流検出回路は増幅器６を備えてある。この増幅器６は正極にメインスイッチ１１のドレイン電極を接続し、負極に補助スイッチ１２のソース電極並びに第一の抵抗素子２１に接続し、出力を補助スイッチ１２のゲート電極を接続してある。以上より、第一の抵抗素子２１に発生する電圧とメインスイッチ１１のオン電圧とを比較増幅して、補助スイッチ１２のゲート電極に出力するようにしてある。さらに、電流検出回路は第二の抵抗素子２２を備え、この第二の抵抗素子２２は、補助スイッチ１２のドレイン電極に接続して、メインスイッチ１１のオン電流を増幅させて電圧を発生させるように構成してある。
また、本実施形態の負荷回路は、ｐチャネルＭＯＳＦＥＴからなるハイサイドスイッチ１５を備えてある。このハイサイドスイッチ１５のドレイン電極はメインスイッチ１１のドレイン電極、増幅器６の正極及び負荷に接続し、ソース電極は固定電位３に接続してある。また、ゲート電極は駆動回路４に接続してあり、メインスイッチ１１とハイサイドスイッチ１５でＣＭＯＳインバータに構成してある。電流検出回路を備えたスイッチング回路は以上のように構成してあるが、基本動作原理は第一の実施形態と略同様であり、極性のみが反転した動作となる。
（実施形態７）
図８に第七の実施形態を示す。この実施形態は、第四の実施形態において固定電位３が入力電圧の負極である場合に応用した実施形態である。この実施形態は、第一の抵抗素子に第三のスイッチ１３のソース端子を接続し、この第三のスイッチ１３のドレイン端子を補助スイッチ１２のソース端子に接続してある。なお、この実施形態では、第一の抵抗素子として、メインスイッチ１１と同じセル構造を持ち、固定ゲートバイアスされたＭＯＳＦＥＴで構成された電流検出用スイッチ１４を用いている。また、このＭＯＳＦＥＴはメインスイッチ１１のオン抵抗より高い抵抗値（例えば１００００倍）を有する。
この第三のスイッチ１３のゲート端子は駆動回路４に接続してあり、この第三のスイッチ１３のゲート信号がメインスイッチ１１のゲート信号と同期するように構成してある。即ち、本実施形態ではメインスイッチ１１はｎチャネルＭＯＳＦＥＴであるので、第三のスイッチ１３もｎチャネルＭＯＳＦＥＴである。この実施形態では、第三のスイッチ１３のゲート電極と駆動回路４との間に遅延回路５を接続してある。この電流検出用スイッチ１４のゲート電極にはハイレベルゲート電圧発生回路８を接続してある。
この第七の実施形態ではメインスイッチ１１のゲート信号と第三のスイッチ１３のゲート信号とが同期するように構成してあるため、メインスイッチ１１がオフ状態にあると、第三のスイッチ１３もオフし、メインスイッチ１１のオフ状態に電流検出用スイッチ１４に大きな電流が流れる事を防止することができる。これにより、低消費電力な電流検出回路を実現している。また、この第三のスイッチ１３のゲート電極と駆動回路４との間に遅延回路５を接続したことにより、ターンオン時のみ遅らせる様にできれば、ロウサイドのメインスイッチ１１のターンオン時に、負荷回路２の中の寄生容量充電電流Ｉｄｓｐの成分が検出信号の中に波形として出る事を防ぐことができ、過電流保護回路の誤動作を防止する事ができる。
さらに、第一の抵抗素子として、メインスイッチ１１と同じセル構造を持ち、メインスイッチ１１のオン抵抗より高い抵抗値を有し、固定ゲートバイアスされた電流検出用スイッチ１４を用いたことにより、この電流検出用スイッチ１４のオン抵抗はメインスイッチ１３と同一の温度特性、バラツキとなり、電流検出精度を向上させることが容易となる。その為、第四の実施形態と同様に確度の高い電流検出回路を容易に実現できる。
（実施形態８）
図９に第八の実施形態を示す。この実施形態は逆向きの電流検出回路で、第五の実施形態において固定電位３が入力電圧の負極である場合に応用した実施形態である。第六の実施形態、第七の実施形態の電流検出回路は、負荷回路２からメインスイッチ１１を通って入力電圧の負極へ流れる方向の電流が正の値の時を前提にしていた。図９は入力電圧の負極からメインスイッチ１１を通って負荷回路２へ流れる方向の電流が正の値の時の電流検出回路である。増幅器６はメインスイッチ１１のソース・ドレイン間に負電圧が印加された時だけ補助スイッチ１２を導通させる様に動作する。その時メインスイッチ１１の逆電流波形が第二の抵抗素子２２に発生し、第二の抵抗素子２２の電圧波形を用いて逆電流検出が実行される。
本発明によれば、増幅器の入力電圧差を略０Ｖに保ちながら、大きな電流波形出力を得られる電流検出回路を得られる効果がある。また、第一の抵抗素子と補助スイッチとの間に、ゲート信号がメインスイッチのゲート信号と同期する第三のスイッチを接続したことにより、第二の抵抗素子の電圧波形とメインスイッチの電流波形とが相似になり、高速の電流波形を大きな電圧信号の形で取り扱うことができる効果がある。
第一の抵抗素子をポリシリコン抵抗とし絶縁膜上に形成すれば、メインスイッチとの絶縁も簡単になり、高集積化が可能で、寄生容量等が小さく、より高速動作可能となる。第一の抵抗素子の温度係数をメインスイッチより大きい正の値を持つ様に第一の抵抗素子を形成すれば、第一の抵抗素子を用いた電流検出回路は、より強い熱暴走防止機能を持ち、スイッチング回路を簡単に提供する事が出来る。従って、多くの特長を備えた電流検出回路を容易に形成できる効果がある。
第一の抵抗素子をポリシリコン抵抗とし絶縁膜上に形成すれば、メインスイッチとの絶縁も簡単になり、高集積化が可能で、寄生容量等が小さく、より高速動作可能となる。第一の抵抗素子の温度係数をメインスイッチより大きい正の値を持つ様に第一の抵抗素子を形成すれば、第一の抵抗素子を用いた電流検出回路は、より強い熱暴走防止機能を持ち、スイッチング回路を簡単に提供する事が出来る。従って、多くの特長を備えた電流検出回路を容易に形成できる効果がある。
Claims (10)
- スイッチング素子を有するスイッチング回路において、オン電圧が抵抗特性を示すＭＯＳＦＥＴからなるメインスイッチを有し、このメインスイッチのゲート電極に駆動回路を接続してあるとともに、同じくメインスイッチのドレイン又はソースの一方の電極を固定電位に接続し、他方に負荷回路を接続してあり、前記メインスイッチのオン抵抗より高い抵抗値を有する第一の抵抗素子と、この第一の抵抗素子をソース電極に接続したＭＯＳＦＥＴからなる補助スイッチと、前記第一の抵抗素子に発生する電圧と前記メインスイッチのオン電圧とを比較増幅して、前記補助スイッチのゲート電極に出力する増幅器と、前記補助スイッチのドレイン電極に接続して、前記メインスイッチのオン電流を増幅させて電圧を発生させる第二の抵抗素子とを備えた電流検出回路を設けてあることを特徴とするスイッチング回路。
- 前記第一の抵抗素子の一方の端子を前記メインスイッチと同様に固定電位に接続してあることを特徴とする請求の範囲第１項記載のスイッチング回路。
- 前記第一の抵抗素子と前記補助スイッチとの間に、ゲート信号が前記メインスイッチのゲート信号と同期する第三のスイッチを接続してあることを特徴とする請求の範囲第１項記載のスイッチング回路。
- 前記第一の抵抗素子の一方の端子を前記メインスイッチと同様に固定電位に接続してあり、前記第一の抵抗素子と前記補助スイッチとの間に、ゲート信号が前記メインスイッチのゲート信号と同期する第三のスイッチを接続してあることを特徴とする請求の範囲第１項記載のスイッチング回路。
- 前記第一の抵抗素子の一方の端子が前記メインスイッチの負荷回路と接続されている端子と接続され、第一の抵抗素子の他方の端子は前記補助スイッチのソース電極に接続されていることを特徴とする請求の範囲第１項記載のスイッチング回路。
- 前記第一の抵抗素子は前記メインスイッチと同じセル構造を持ち、固定ゲートバイアスされたＭＯＳＦＥＴである、若しくはポリシリコン抵抗であることを特徴とする請求の範囲第１項記載のスイッチング回路。
- 前記第一の抵抗素子は前記メインスイッチと同じセル構造を持ち、固定ゲートバイアスされたＭＯＳＦＥＴである、若しくはポリシリコン抵抗であり、この第一の抵抗素子の一方の端子を前記メインスイッチと同様に固定電位に接続してあることを特徴とする請求の範囲第１項記載のスイッチング回路。
- 前記第一の抵抗素子は前記メインスイッチと同じセル構造を持ち、固定ゲートバイアスされたＭＯＳＦＥＴである、若しくはポリシリコン抵抗であり、この第一の抵抗素子と前記補助スイッチとの間に、ゲート信号が前記メインスイッチのゲート信号と同期する第三のスイッチを接続してあることを特徴とする請求の範囲第１項記載のスイッチング回路。
- 前記第一の抵抗素子は前記メインスイッチと同じセル構造を持ち、固定ゲートバイアスされたＭＯＳＦＥＴである、若しくはポリシリコン抵抗であり、この第一の抵抗素子の一方の端子を前記メインスイッチと同様に固定電位に接続してあり、前記第一の抵抗素子と前記補助スイッチとの間に、ゲート信号が前記メインスイッチのゲート信号と同期する第三のスイッチを接続してあることを特徴とする請求の範囲第１項記載のスイッチング回路。
- 前記第一の抵抗素子は前記メインスイッチと同じセル構造を持ち、固定ゲートバイアスされたＭＯＳＦＥＴである、若しくはポリシリコン抵抗であり、この第一の抵抗素子の一方の端子が前記メインスイッチの負荷回路と接続されている端子と接続され、第一の抵抗素子の他方の端子は前記補助スイッチのソース電極に接続されていることを特徴とする請求の範囲第１項記載のスイッチング回路。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003007728 | 2003-01-16 | ||
| JP2003007728 | 2003-01-16 | ||
| PCT/JP2004/000029 WO2004068709A1 (ja) | 2003-01-16 | 2004-01-07 | スイッチング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2004068709A1 true JPWO2004068709A1 (ja) | 2006-05-25 |
| JP4011085B2 JP4011085B2 (ja) | 2007-11-21 |
Family
ID=32820517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005504662A Expired - Fee Related JP4011085B2 (ja) | 2003-01-16 | 2004-01-07 | スイッチング回路 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US7221208B2 (ja) |
| EP (1) | EP1585221B1 (ja) |
| JP (1) | JP4011085B2 (ja) |
| KR (1) | KR100686457B1 (ja) |
| AT (1) | ATE397804T1 (ja) |
| CA (1) | CA2512433A1 (ja) |
| DE (1) | DE602004014246D1 (ja) |
| TW (1) | TWI249090B (ja) |
| WO (1) | WO2004068709A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI249090B (en) | 2003-01-16 | 2006-02-11 | Shindengen Electric Mfg | Switching circuit |
| EP2097963B1 (en) * | 2006-12-28 | 2019-05-15 | Draeger Medical Systems, Inc. | An electronic device identification system |
| JP5823144B2 (ja) * | 2011-03-29 | 2015-11-25 | 古河電気工業株式会社 | 過電流保護装置 |
| DE102015222570B4 (de) * | 2015-11-16 | 2024-04-11 | Dialog Semiconductor (Uk) Limited | Schaltung und verfahren zur stromerfassung mit hoher genauigkeit |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6426250A (en) | 1987-07-22 | 1989-01-27 | Canon Kk | Memory readout circuit for cpu |
| JPH04134271A (ja) | 1990-09-27 | 1992-05-08 | Nec Corp | 出力回路 |
| JPH06244693A (ja) * | 1992-03-03 | 1994-09-02 | Nec Corp | Ｍｏｓ電界効果トランジスタスイッチ回路 |
| JP3152000B2 (ja) * | 1993-03-26 | 2001-04-03 | トヨタ自動車株式会社 | パワートランジスタ保護回路 |
| JP3080823B2 (ja) | 1993-10-15 | 2000-08-28 | モトローラ株式会社 | 半導体集積回路装置 |
| JPH09145749A (ja) * | 1995-11-29 | 1997-06-06 | Toyota Motor Corp | 電流検出回路 |
| WO1998007038A1 (de) * | 1996-08-14 | 1998-02-19 | Siemens Aktiengesellschaft | Schaltungsanordnung zum erfassen des laststroms eines leistungs-halbleiterbauelements mit sourceseitiger last |
| DE19729904A1 (de) | 1997-07-12 | 1999-02-11 | Kammerer Gmbh M | Schaltungsanordnung zur Überwachung von durch eine Last fließenden Strömen |
| JP2000235424A (ja) | 1999-02-12 | 2000-08-29 | Yazaki Corp | カレントミラー回路、電流センサ及びこれを具備したスイッチング回路並びにスイッチングデバイス |
| JP2000299626A (ja) * | 1999-02-14 | 2000-10-24 | Yazaki Corp | 電源供給制御装置 |
| JP2000312143A (ja) * | 1999-02-26 | 2000-11-07 | Yazaki Corp | スイッチング・デバイス |
| WO2000079682A1 (fr) | 1999-06-18 | 2000-12-28 | Matsushita Electric Industrial Co., Ltd. | Unite de commande de sortie |
| JP3596415B2 (ja) * | 2000-03-16 | 2004-12-02 | 株式会社デンソー | 誘導性負荷駆動回路 |
| JP3959924B2 (ja) * | 2000-03-16 | 2007-08-15 | 株式会社デンソー | 負荷駆動回路 |
| DE10042585C1 (de) * | 2000-08-30 | 2002-11-14 | Infineon Technologies Ag | Schaltungsanordnung zur Erfassung des Stromes in einem Lasttransistor |
| JP3914004B2 (ja) * | 2001-05-25 | 2007-05-16 | 矢崎総業株式会社 | 半導体素子の過電流検出・保護装置 |
| TWI249090B (en) | 2003-01-16 | 2006-02-11 | Shindengen Electric Mfg | Switching circuit |
| JP4097635B2 (ja) * | 2004-08-02 | 2008-06-11 | 松下電器産業株式会社 | 電流検出回路及びそれを用いたスイッチング電源 |
-
2003
- 2003-12-08 TW TW092134542A patent/TWI249090B/zh not_active IP Right Cessation
-
2004
- 2004-01-07 DE DE602004014246T patent/DE602004014246D1/de not_active Expired - Fee Related
- 2004-01-07 EP EP04700506A patent/EP1585221B1/en not_active Expired - Lifetime
- 2004-01-07 AT AT04700506T patent/ATE397804T1/de not_active IP Right Cessation
- 2004-01-07 WO PCT/JP2004/000029 patent/WO2004068709A1/ja active IP Right Grant
- 2004-01-07 CA CA002512433A patent/CA2512433A1/en not_active Abandoned
- 2004-01-07 US US10/541,385 patent/US7221208B2/en not_active Expired - Fee Related
- 2004-01-07 KR KR1020057011697A patent/KR100686457B1/ko not_active IP Right Cessation
- 2004-01-07 JP JP2005504662A patent/JP4011085B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7221208B2 (en) | 2007-05-22 |
| TWI249090B (en) | 2006-02-11 |
| TW200416510A (en) | 2004-09-01 |
| KR100686457B1 (ko) | 2007-02-26 |
| JP4011085B2 (ja) | 2007-11-21 |
| ATE397804T1 (de) | 2008-06-15 |
| EP1585221A1 (en) | 2005-10-12 |
| DE602004014246D1 (de) | 2008-07-17 |
| CA2512433A1 (en) | 2004-08-12 |
| KR20050085862A (ko) | 2005-08-29 |
| WO2004068709A1 (ja) | 2004-08-12 |
| US20060049810A1 (en) | 2006-03-09 |
| EP1585221B1 (en) | 2008-06-04 |
| EP1585221A4 (en) | 2006-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8710878B2 (en) | Output circuit | |
| US10476496B2 (en) | Drive circuit and power module including the same | |
| JP5831528B2 (ja) | 半導体装置 | |
| JP2004146862A (ja) | スイッチ半導体集積回路 | |
| WO2005119280A3 (en) | Bi-directional current sensing by monitoring vs voltage in a half or full bridge circuit | |
| KR970055020A (ko) | 전력용 반도체 트랜지스터의 과전류 보호회로 | |
| US20080246519A1 (en) | Gate drive circuit | |
| US20080180511A1 (en) | Thermal head driving circuit | |
| JP4011085B2 (ja) | スイッチング回路 | |
| JP4830829B2 (ja) | 絶縁ゲートトランジスタの駆動回路 | |
| CN113281551B (zh) | 一种电流检测电路及方法 | |
| JPH09213893A (ja) | 半導体装置 | |
| US20090295369A1 (en) | Current sensing circuit | |
| JP2020129867A (ja) | 過電流検出回路及び電流出力回路 | |
| US11855614B2 (en) | Semiconductor device | |
| JP4568033B2 (ja) | 半導体増幅回路 | |
| Xu et al. | On-chip Current Sensing Technique for H-bridge Driver System | |
| JPH04304011A (ja) | アイソレータのインターフェース回路 | |
| JP2005223804A (ja) | スイッチ回路 | |
| CN117118413A (zh) | 一种针对米勒效应的驱动电路 | |
| CN114594356A (zh) | 一种功率管的漏源电压检测电路和开关电路 | |
| JP2001061273A (ja) | ドライバ回路 | |
| JP2005269195A (ja) | 負荷駆動回路装置 | |
| JPH0787351B2 (ja) | 入力遷移検出回路 | |
| JP2000231845A (ja) | 電流振動型遮断機能付きスイッチング回路を用いたスイッチ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070126 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070509 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070604 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070710 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070718 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070823 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070904 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070904 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |