CN117118413A - 一种针对米勒效应的驱动电路 - Google Patents

Abstract

本申请涉及一种针对米勒效应的驱动电路，属于开关控制技术领域，所述驱动电路包括驱动信号源、稳压模块、第一NMOS管Q1、第一PMOS管Q2和第一二极管D1,其中：第一NMOS管Q1的漏极和源极接入电源输入和参考接地端之间；稳压模块的输入端与驱动信号源连接，稳压模块的输出端与第一二极管D1的阳极连接；第一二极管D1的阳极与第一PMOS管Q2的栅极连接，第一二极管D1的阴极与第一PMOS管Q2的源极连接，且与第一NMOS管Q1的栅极连接；第一PMOS管Q2的漏极与参考接地端连接；稳压模块用于当驱动信号源输入低电平时输出负压，以使第一PMOS管Q2的源极和漏极导通。采用本申请，可以有效避免功率MOS管在关断期间因米勒效应导致源极和漏极间误导通。

Description

一种针对米勒效应的驱动电路

技术领域

本申请涉及开关控制技术领域，尤其涉及一种针对米勒效应的驱动电路。

背景技术

功率MOS管可以通过其源极和漏极间的导通和截止，以实现电路的通路和断路的功能，即功率MOSFET管可以作为开关元器件被广泛应用于各种开关电路中。

功率MOS管的任何两极之间都会存在寄生电容，分别是Cgs、Cgd、Cds，其中,Cgd为米勒电容，Cgd可以引起米勒效应，即在功率MOS管导通过程中，Vgs电压上升到某一电压值后，Vgs电压有一段稳定值，一段时间后Vgs电压又开始上升直至完全源极和漏极间完全导通。

除了阻止Vgs电压上升，使得功率MOS管的源漏极间导通时间变长，损耗加剧外，米勒效应还会导致功率MOS管的误导通，从而会导致功率MOS管的损坏，而且由于寄生参数的影响，高频导通时会出现震荡，不利于整体电路的EMC性能，以致降低产品可靠性。

发明内容

为了避免功率MOS管在关断期间因米勒效应导致源极和漏极间误导通，本申请实施例提供了一种针对米勒效应的驱动电路。所述技术方案如下：

所述驱动电路包括驱动信号源、稳压模块、第一NMOS管Q1、第一PMOS管Q2和第一二极管D1,其中：

所述第一NMOS管Q1的漏极和源极接入电源输入和参考接地端之间；

所述稳压模块的输入端与驱动信号源连接，所述稳压模块的输出端与所述第一二极管D1的阳极连接；

所述第一二极管D1的阳极与第一PMOS管Q2的栅极连接，所述第一二极管D1的阴极与所述第一PMOS管Q2的源极连接，且与所述第一NMOS管Q1的栅极连接；

所述第一PMOS管Q2的漏极与所述参考接地端连接；

所述稳压模块用于当所述驱动信号源输入低电平时输出负压，以使所述第一PMOS管Q2的源极和漏极导通。

可选的，所述稳压模块包括第一电容C1和第一稳压管D2，其中：

所述第一电容C1与所述第一稳压管D2并联，所述第一稳压管D2的阳极连接所述稳压模块的输出端，所述第一稳压管D2的阴极连接所述稳压模块的输入端。

可选的，所述第一稳压管D2的稳压值基于所述第一PMOS管Q2源极和漏极的驱动门槛电压和所述第一稳压管D2的导通电压确定。

可选的，所述驱动电路还包括控制模块，所述控制模块包括第一电阻R1，第二电阻R2和第一NPN三极管T1，其中：所述第一电阻R1的一端连接工作电压Vcc，另一端与所述第一NPN三极管T1的集电极连接；

所述第二电阻R2的一端连接工作电压Vcc，另一端与所述第一NPN三极管T1的基极连接；

所述第一NPN三极管T1的发射极与所述第一NMOS管Q1的源极连接，所述第一NPN三极管T1的基极与所述第一NMOS管Q1的漏极连接；

所述第一NPN三极管T1的集电极设置为所述驱动信号源；

所述第一NMOS管Q1用于当源极和漏极间存在正向压降时导通，源极和漏极间存在反向压降时截止。

可选的，所述控制模块还包括第三二极管D3，所述第三二极管D3的一端与所述第一NPN三极管T1的基极连接，另一端与所述第一NMOS管Q1的漏极连接。

可选的，所述控制模块还包括第二NPN三极管T2，所述第二NPN三极管T2的发射极和基极与所述第一NPN三极管T1的基极连接，所述第二NPN三极管T2的集电极与所述第一NMOS管Q1的漏极连接。

可选的，所述驱动电路还包括信号放大模块，所述信号放大模块的输入端与所述第一NPN三极管T1的集电极相连，所述信号放大模块的输出端设置为所述驱动信号源。

可选的，所述信号放大模块包括第三NPN三极管T3和第四PNP三极管T4，其中：

所述第三NPN三极管T3的集电极连接工作电压Vcc，所述第三NPN三极管T3的发射极与所述第四PNP三极管T4的发射极相连，所述第四PNP三极管T4的集电极与所述第一NMOS管Q1的源极连接，所述第三NPN三极管T3的基极与所述第四PNP三极管T4的基极连接；

所述第三NPN三极管T3的基极为所述信号放大模块的输入端，所述第三NPN三极管T3的发射极为所述信号放大模块的输出端。

综上所述，本申请具有以下有益效果：

基于上述电路结构，当驱动信号源输入高电平时，所述稳压模块输出高电平，高电平经第一二极管D1加载在第一NMOS管Q1的栅极，从而触发第一NMOS管Q1的源极和漏极导通。当驱动信号源输入低电平时，所述稳压模块输出负压，负压加载在第一PMOS管Q2的栅极，从而触发第一PMOS管Q2的源极和漏极导通；此时，第一NMOS管Q1的栅极等同与参考接地端直连，因此第一NMOS管Q1的栅极电压与第一NMOS管Q1的源极电压相同，栅极和源极间不会因米勒效应而出现误导通现象。

附图说明

图1为本申请实施例中一种针对米勒效应的驱动电路结构示意图；

图2为本申请实施例中一种针对米勒效应的驱动电路结构示意图；

图3为本申请实施例中一种驱动电路的控制模块结构示意图；

图4为本申请实施例中一种驱动电路的控制模块结构示意图；

图5为本申请实施例中一种驱动电路的控制模块结构示意图；

图6为本申请实施例中一种驱动电路的控制模块结构示意图；

图7为本申请实施例中一种驱动电路的控制模块结构示意图；

附图标记说明：1、稳压模块； 2、控制模块；

3、信号放大模块。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图1-7及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。

现有技术中，功率MOS管在开关时面临的常见问题之一是由于米勒电容引起的误导通的问题。由于栅极和漏极耦合，在MOSFET关断期间产生的高dV/dt瞬变会引起误导通。具体来说，当功率MOS管发生开关动作时，功率MOS管的源极和漏极会发生电压变化dVds/dt。电流将会流过功率MOS管的米勒电容Cdg、栅极电阻Rg和内部驱动器。该电流值大小为：Idg=Cdg·dVds/dt。该电流可以在栅极电阻Rg两端产生电压降，如果该电压降超过功率MOS管栅极的阈值电压，则会发生源极和漏极间误导通。

本申请实施例提供了一种针对米勒效应的驱动电路，具体可以是针对米勒效应导致功率MOS管的误导通这一现象的驱动电路，采用该驱动电路可以有效避免功率MOS管在关断期间导致源极和漏极间误导通的问题，参照图1所示，该驱动电路可以包括驱动信号源、稳压模块1、第一NMOS管Q1、第一PMOS管Q2和第一二极管D1，其中：第一NMOS管Q1为功率MOS管，用于根据驱动信号源实现电路的通路和断路，第一NMOS管Q1的漏极和源极接入电源输入和参考接地端之间。稳压模块1的输入端与驱动信号源连接，稳压模块1的输出端与第一二极管D1的阳极连接。第一二极管D1的阳极与第一PMOS管Q2的栅极连接，第一二极管D1的阴极与第一PMOS管Q2的源极连接，且与第一NMOS管Q1的栅极连接。第一PMOS管Q2的漏极与参考接地端连接。

基于上述电路结构，当驱动信号源输入高电平时，稳压模块1输出高电平，高电平经第一二极管D1加载在第一NMOS管Q1的栅极，从而触发第一NMOS管Q1的源极和漏极导通。当驱动信号源输入低电平时，稳压模块1输出负压，负压加载在第一PMOS管Q2的栅极，从而触发第一PMOS管Q2的源极和漏极导通；此时，第一NMOS管Q1的栅极等同与参考接地端直连，因此第一NMOS管Q1的栅极电压与第一NMOS管Q1的源极电压相同，栅极和源极间不会出现误导通现象。

可选的，如图2所示，上述稳压模块1可以包括第一电容C1和第一稳压管D2，第一电容C1与第一稳压管D2并联，第一稳压管D2的阳极连接稳压模块1的输出端，第一稳压管D2的阴极连接稳压模块1的输入端。设第一稳压管D2的稳压值为Vd2，当驱动信号源输入高电平Vin时，稳压模块1将输出高电平Vin-Vd2，高电平经第一二极管D1加载在第一NMOS管Q1的栅极，从而触发第一NMOS管Q1的源极和漏极导通。当驱动信号源输入低电平0时，加载在第一电容C1两端的压降不会发生突变，故而第一电容C1的正极电压为0，负极电压为-Vd2，此时稳压模块1输出负压，负压加载在第一PMOS管Q2的栅极，从而触发第一PMOS管Q2的源极和漏极导通。

进一步的，第一稳压管D2的稳压值Vd2基于第一PMOS管Q2源极和漏极的驱动门槛电压和第一稳压管D2的导通电压确定，具体的，稳压值Vd2可以略大于上述第一PMOS管Q2源极和漏极的驱动门槛电压以及第一稳压管D2的导通电压之和，且应小于上述驱动信号源输入的高电平Vin。

在另一实施例中，上述针对米勒效应的驱动电路还可以包括控制模块2，该控制模块2和第一NMOS管Q1可以构成一个自适应同步整流电路，控制模块2为第一NMOS管Q1的控制侧，用于向第一NMOS管Q1的栅极提供控制电压，以实现第一NMOS管Q1的导通和截止，即等同于前述驱动信号源。如图3所示，上述控制模块2可以包括第一电阻R1，第二电阻R2和第一NPN三极管T1，其中第一电阻R1的一端连接工作电压Vcc，第一电阻R1的另一端与第一NPN三极管T1的集电极c连接，第二电阻R2的一端连接工作电压Vcc，第二电阻R2的另一端与第一NPN三极管T1的基极b连接。

第一NPN三极管T1的发射极e与第一NMOS管Q1的源极s连接，第一NPN三极管T1的基极b与第一NMOS管Q1的漏极d连接，第一NPN三极管T1的集电极设置为驱动信号源。

这样，当第一NMOS管Q1的源极s和漏极d之间加载有正向压降时，即Vs大于Vd时，第一NMOS管Q1的栅极处存在高电平，第一NMOS管Q1导通，而当第一NMOS管Q1的源极s和漏极d之间加载有反向压降时，即Vd大于Vs时，第一NMOS管Q1的栅极处加载有低电平，第一NMOS管Q1截止。

基于上述电路结构，由第一电阻R1、第二电阻R2和第一NPN三极管T1构成了第一NMOS管Q1的控制模块2，并由控制模块2和第一NMOS管Q1构成了自适应同步整流电路。这样，当源极和漏极间存在正向压降时，第一NMOS管Q1的栅极处加载高电平，第一NMOS管Q1导通，当源极和漏极间存在反向压降时，第一NMOS管Q1的栅极处加载低电平，第一NOMS管Q1截止，从而可以基于上述简单的电路结构，实现自适应同步整流，而无需针对第一NMOS管Q1设置复杂的控制电路以及控制逻辑。

具体来说，第一NMOS管Q1的源极电压越高，则第一NPN三极管T1的基极和发射极的压差Vbe越小，根据三极管的导通特性可知，当Vbe越小时，第一NPN三极管T1的集电极的电流Ic则越小，相应的第一NPN三极管T1的集电极处电压越大，也即驱动信号源的输入电压Vin越大，从而第一NMOS管Q1则更趋进于导通。

进一步的，如图4所示，控制模块2还可以包括第三二极管D3，第三二极管D3的一端与第一NPN三极管T1的基极连接，另一端与第一NMOS管Q1的漏极连接。

可以理解，在控制模块2中加入了第三二极管D3，可以同时设定第三二极管D3的导通压降等于第一NPN三极管T1的基极和发射极间的导通压降，使得两者导通压降相互抵消，从而可以减少第一NPN三极管T1的基极和发射极间的导通压降对同步整流过程产生的影响。

在另一实施方式中，如图5所示，可以采用三极管来替代图4中第三二极管D3的功能，具体的，即控制模块2还包括第二NPN三极管T2，第二NPN三极管T2的发射极和基极与第一NPN三极管T1的基极连接，第二NPN三极管T2的集电极与第一NMOS管Q1的漏极连接。这样，由于采用了第二NPN三极管T2，一方面，当第一NMOS管Q1的漏极电压大于Vcc时，第二NPN三极管T2的集电极c和基极b间存在的耐压性能较高，不易反向导通，另一方面，由于第一NPN三极管T1的基极和发射极间，以及第二NPN三极管T2的基极和集电极间同为单PN结，因此两NPN三极管可以采用同一封装，不仅两处的压降可以相互抵消，而且温漂影响也一致，从而可以减少第一NPN三极管T1的基极和发射极间的导通压降对同步整流过程产生的影响。

进一步的，如果第一NPN三极管T1的基极和发射极间，以及第二NPN三极管T2的基极和集电极间的导通压降不一致，则可以通过调节第一电阻R1和第二电阻R2的阻值，直至上述两个NPN三极管间的PN结的导通压降一致。具体而言，如果第二电阻R2的阻值相对第一电阻R1的阻值越小，则第一NPN三极管T1的集电极的电流Ic越大，进而第一NPN三极管T1的基极和发射极的压差Vbe越大。

可选的，如图6所示，驱动电路还包括信号放大模块3，信号放大模块3的输入端与第一NPN三极管T1的集电极相连，信号放大模块3的输出端设置为驱动电路的驱动信号源，该信号放大模块3可以用于对第一NPN三极管T1的集电极处的电压进行放大。

更进一步的，如图7所示，信号放大模块3可以采用甲乙类放大器，其中，信号放大模块3包括第三NPN三极管T3和第四PNP三极管T4，其具体结构为：第三NPN三极管T3的集电极连接工作电压Vcc，第三NPN三极管T3的发射极与第四PNP三极管T4的发射极相连，第四PNP三极管T4的集电极与第一NMOS管Q1的源极连接，第三NPN三极管T3的基极与第四PNP三极管T4的基极连接；第三NPN三极管T3的基极为信号放大模块3的输入端，第三NPN三极管T3的发射极为信号放大模块3的输出端。

以上均为本申请的较佳实施例，并非依此限制本申请的保护范围，本说明书（包括摘要和附图）中公开的任一特征，除非特别叙述，均可被其它等效或者具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。

Claims (8)

1.一种针对米勒效应的驱动电路，其特征在于，所述驱动电路包括驱动信号源、稳压模块、第一NMOS管Q1、第一PMOS管Q2和第一二极管D1,其中：

所述第一NMOS管Q1的漏极和源极接入电源输入和参考接地端之间；

所述稳压模块的输入端与驱动信号源连接，所述稳压模块的输出端与所述第一二极管D1的阳极连接；

所述第一二极管D1的阳极与第一PMOS管Q2的栅极连接，所述第一二极管D1的阴极与所述第一PMOS管Q2的源极连接，且与所述第一NMOS管Q1的栅极连接；

所述第一PMOS管Q2的漏极与所述参考接地端连接；

所述稳压模块用于当所述驱动信号源输入低电平时输出负压，以使所述第一PMOS管Q2的源极和漏极导通。

2.根据权利要求1所述的电路，其特征在于，所述稳压模块包括第一电容C1和第一稳压管D2，其中：

所述第一电容C1与所述第一稳压管D2并联，所述第一稳压管D2的阳极连接所述稳压模块的输出端，所述第一稳压管D2的阴极连接所述稳压模块的输入端。

3.根据权利要求1所述的电路，其特征在于，所述第一稳压管D2的稳压值基于所述第一PMOS管Q2源极和漏极的驱动门槛电压和所述第一稳压管D2的导通电压确定。

4.根据权利要求1所述的电路，其特征在于，所述驱动电路还包括控制模块，所述控制模块包括第一电阻R1，第二电阻R2和第一NPN三极管T1，其中：所述第一电阻R1的一端连接工作电压Vcc，另一端与所述第一NPN三极管T1的集电极连接；

所述第二电阻R2的一端连接工作电压Vcc，另一端与所述第一NPN三极管T1的基极连接；

所述第一NPN三极管T1的发射极与所述第一NMOS管Q1的源极连接，所述第一NPN三极管T1的基极与所述第一NMOS管Q1的漏极连接；

所述第一NPN三极管T1的集电极设置为所述驱动信号源；

所述第一NMOS管Q1用于当源极和漏极间存在正向压降时导通，源极和漏极间存在反向压降时截止。

5.根据权利要求4所述的驱动电路，其特征在于，所述控制模块还包括第三二极管D3，所述第三二极管D3的一端与所述第一NPN三极管T1的基极连接，另一端与所述第一NMOS管Q1的漏极连接。

6.根据权利要求4所述的驱动电路，其特征在于，所述控制模块还包括第二NPN三极管T2，所述第二NPN三极管T2的发射极和基极与所述第一NPN三极管T1的基极连接，所述第二NPN三极管T2的集电极与所述第一NMOS管Q1的漏极连接。

7.根据权利要求4所述的驱动电路，其特征在于，所述驱动电路还包括信号放大模块，所述信号放大模块的输入端与所述第一NPN三极管T1的集电极相连，所述信号放大模块的输出端设置为所述驱动信号源。

8.根据权利要求1所述的驱动电路，其特征在于，所述信号放大模块包括第三NPN三极管T3和第四PNP三极管T4，其中：

所述第三NPN三极管T3的集电极连接工作电压Vcc，所述第三NPN三极管T3的发射极与所述第四PNP三极管T4的发射极相连，所述第四PNP三极管T4的集电极与所述第一NMOS管Q1的源极连接，所述第三NPN三极管T3的基极与所述第四PNP三极管T4的基极连接；

所述第三NPN三极管T3的基极为所述信号放大模块的输入端，所述第三NPN三极管T3的发射极为所述信号放大模块的输出端。