JPWO2004003985A1 - マスクおよびその製造方法並びに半導体装置の製造方法 - Google Patents

マスクおよびその製造方法並びに半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2004003985A1
JPWO2004003985A1 JP2004517251A JP2004517251A JPWO2004003985A1 JP WO2004003985 A1 JPWO2004003985 A1 JP WO2004003985A1 JP 2004517251 A JP2004517251 A JP 2004517251A JP 2004517251 A JP2004517251 A JP 2004517251A JP WO2004003985 A1 JPWO2004003985 A1 JP WO2004003985A1
Authority
JP
Japan
Prior art keywords
thin film
film
mask
support frame
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2004517251A
Other languages
English (en)
Inventor
小池 薫
薫 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of JPWO2004003985A1 publication Critical patent/JPWO2004003985A1/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/20Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Electron Beam Exposure (AREA)

Abstract

イオン注入に十分な強度を持つ耐久性の高いマスクおよびその製造方法と、そのようなマスクを用いた半導体装置の製造方法を提供する。薄膜と、薄膜上の一部に形成された、好適には感光性樹脂からなる保護膜と、薄膜上に保護膜を囲むように形成された支持枠と、薄膜および保護膜に形成された孔であって、保護膜側に入射する荷電粒子線または電磁波を透過させる孔とを有するマスクおよびその製造方法と、それを用いたイオン注入工程を含む半導体装置の製造方法。

Description

本発明は、マスクおよびその製造方法並びに半導体装置の製造方法に関し、特に、イオン注入工程に用いられるマスクおよびその製造方法と、イオン注入にステンシルマスクを用いる半導体装置の製造方法に関する。
半導体装置の製造において、イオン注入工程はチャネル領域の作製等に不可欠である。しかしながら、イオン注入工程でレジストに打ち込まれるイオンによってレジストが変性し、イオン注入後のレジストを剥離しにくくなるという問題がある。また、レジストをイオン注入のマスクとして使用する場合、レジスト塗布、リソグラフィおよびレジスト剥離といった一連の工程が必要となり、半導体装置の製造コストを押し上げる要因となっている。
これらの問題点を解決できる方法として、2000IEEE International Electron Devices Meeting(2000IEDM)においてステンシルマスクを用いるイオン注入方法が発表されている。この技術によれば、シリコン製のステンシルマスク(開口部を持つマスク)を用いて、所望の位置にイオンが打ち込まれる。
従来のイオン注入用ステンシルマスクの製造方法の一例を、図1を参照して説明する。まず、図1Aに示すように、SOI基板101の両面に例えばシリコン窒化膜102、103を形成する。SOI基板101はシリコン基板104上にシリコン酸化膜105を介してシリコン層106を有する。シリコン窒化膜103はシリコン基板104にエッチングを行う際に、エッチングマスクとして用いられる。
あるいは、シリコン窒化膜102、103のかわりにシリコン酸化膜を形成してもよい。シリコン窒化膜102、103(またはシリコン酸化膜)の膜厚は例えば10〜1000nm程度とし、シリコン基板104の厚さ等を考慮して決定する。ここでは、例えば膜厚200nmのシリコン窒化膜102、103を形成する。
次に、図1Bに示すように、シリコン基板104の裏面にシリコン窒化膜103を介してフォトレジスト(不図示)を形成し、フォトレジストをマスクとしてシリコン窒化膜103にドライエッチングを行う。メンブレン形成領域のシリコン窒化膜103を除去してから、フォトレジストを除去する。
次に、図1Cに示すように、シリコン窒化膜103をマスクとしてシリコン基板104に例えばウェットエッチングを行い、メンブレン形成領域のシリコン基板104を除去する。これにより、シリコン基板104からなる支持枠(フレーム)107が形成される。シリコン基板104のエッチングにおいて、シリコン酸化膜105はエッチングストッパー層となる。
次に、図1Dに示すように、シリコン窒化膜102、103を除去する。続いて、図1Eに示すように、シリコン層106の表面にイオン注入用パターンで窓を有するフォトレジスト(不図示)を形成してから、フォトレジストをマスクとしてシリコン層106にドライエッチングを行う。シリコン層106に孔108を形成した後、フォトレジストを除去する。
その後、図1Fに示すように、シリコン酸化膜105に裏面側(フレーム107側)からドライエッチングまたはウェットエッチングを行い、メンブレン部分のシリコン酸化膜105を除去する。このドライエッチングには、例えばCFを用いることができる。ウェットエッチングには、例えばフッ酸(HF)を用いることができる。以上の工程により、イオン注入に使用できるステンシルマスクが作製される。
しかしながら、上記のステンシルマスクを用いてイオン注入を行うと、マスク自体にもイオンが打ち込まれるため、イオン注入ドーズ量に応じてマスク強度が劣化する。電子線リソグラフィーやイオンビームリソグラフィー等に用いられる転写用ステンシルマスクの機械的強度を向上させる方法として、例えばマスクに金属導電層を設けたり、多層誘電体コーティングを設けたりする方法が知られている。しかしながら、これらの方法によってマスクを補強した場合にも、高ドーズイオン注入に対しては、実用的に十分な耐久性が得られない。
本発明は上記の問題点に鑑みてなされたものであり、したがって本発明は、イオン注入に十分な強度を持つ耐久性の高いマスクおよびその製造方法と、そのようなマスクを用いた半導体装置の製造方法を提供することを目的とする。
上記の目的を達成するため、本発明のマスクは、薄膜と、前記薄膜上の一部に形成された保護膜と、前記薄膜上に前記保護膜を囲むように形成された支持枠と、前記薄膜および保護膜に形成され、前記保護膜側に入射する荷電粒子線または電磁波を透過させる孔とを有することを特徴とする。
これにより、薄膜に照射される荷電粒子線のエネルギーが保護膜で吸収され、薄膜の長寿命化が可能となる。荷電粒子線の入射により保護膜が劣化した場合、保護膜のみ交換することも可能である。したがって、半導体装置の製造におけるマスク作製コストの低減も可能となる。
あるいは、本発明のマスクは、第1の薄膜と、前記第1の薄膜の第1面上の一部に形成された支持枠と、前記第1の薄膜の第2面に形成された第2の薄膜と、前記支持枠で囲まれた部分の前記第1および第2の薄膜に形成され、前記第1面側に入射する荷電粒子線または電磁波を透過させる孔とを有し、前記第1の薄膜と前記第2の薄膜の少なくとも一方に、内部応力を制御するように不純物が導入されていることを特徴とする。
これにより、薄膜に照射される荷電粒子線に対するマスクの耐久性を高くすることが可能となる。したがって、マスクの長寿命化が可能となる。
上記の目的を達成するため、本発明のマスクの製造方法は、基材上に犠牲膜を介して薄膜を形成する工程と、前記基材の一部を前記犠牲膜が露出するまで除去し、前記基材からなる支持枠を形成する工程と、前記支持枠が形成されていない部分の前記薄膜に、第1の孔を形成する工程と、前記支持枠が形成されていない部分の前記犠牲膜を除去する工程と、前記薄膜の前記支持枠側の第1面であって、前記支持枠が形成されていない部分に保護膜を形成する工程と、前記第1の孔に自己整合的に前記保護膜に第2の孔を形成する工程とを有することを特徴とする。
あるいは、本発明のマスクの製造方法は、基材上に犠牲膜を介して第1の薄膜を形成する工程と、前記第1の薄膜に不純物を注入し、前記第1の薄膜の内部応力を調整する工程と、前記第1の薄膜上に第2の薄膜を形成する工程と、前記基材の一部を前記犠牲膜が露出するまで除去し、前記基材からなる支持枠を形成する工程と、前記支持枠が形成されていない部分の前記第1および第2の薄膜に孔を形成する工程と、前記支持枠が形成されていない部分の前記犠牲膜を除去する工程とを有することを特徴とする。
これにより、荷電粒子線または電磁波の照射に対する耐久性が高いマスクを製造することが可能となる。
さらに、上記の目的を達成するため、本発明の半導体装置の製造方法は、半導体基板の所望の領域にマスクを介してイオン注入を行う工程を含む半導体装置の製造方法であって、前記マスクとして、薄膜と、前記薄膜上の一部に形成された保護膜と、前記薄膜上に前記保護膜を囲むように形成された支持枠と、前記薄膜および保護膜に形成された孔であって、前記保護膜に入射する荷電粒子線を透過させる孔とを有するマスクを用いることを特徴とする。
あるいは、本発明の半導体装置の製造方法は、半導体基板の所望の領域にマスクを介してイオン注入を行う工程を含む半導体装置の製造方法であって、前記マスクとして、第1の薄膜と、前記第1の薄膜の第1面上の一部に形成された支持枠と、前記第1の薄膜の第2面に形成された第2の薄膜と、前記支持枠で囲まれた部分の前記第1および第2の薄膜に形成され、前記第1面側に入射する荷電粒子線または電磁波を透過させる孔とを有し、前記第1の薄膜と前記第2の薄膜の少なくとも一方に、内部応力を制御するように不純物が導入されているマスクを用いることを特徴とする。
これにより、イオン注入によるマスクの損傷を低減し、マスクを長寿命化することが可能となる。また、本発明の半導体装置の製造方法によれば、イオン注入のためのレジストが不要であり、半導体装置製造のコストおよび所要時間を大幅に削減できる。
図1A〜1Fは、従来のマスクの製造方法の製造工程を示す断面図である。
図2は、本発明の実施形態1に係るマスクの断面図である。
図3A〜図3Lは、本発明の実施形態1に係るマスクの製造方法の製造工程を示す断面図である。
図4は、本発明の実施形態2に係るマスクの断面図である。
図5A〜図5Hは、本発明の実施形態2に係るマスクの製造方法の製造工程を示す断面図である。
図6は、本発明の実施形態3に係る半導体装置の製造方法を示すフローチャートである。
図7は、本発明の実施形態4に係る半導体装置の製造方法を示すフローチャートである。
以下に、本発明のマスクおよびその製造方法並びに半導体装置の製造方法の実施の形態について、図面を参照して説明する。
実施形態1
図2は本実施形態のマスクの断面図である。ステンシルマスク1はメンブレン2上に保護膜3を有し、メンブレン2と保護膜3にはイオンビームが通過する孔4が形成されている。ステンシルマスク1を用いてイオン注入を行う場合には、イオンビームは保護膜3側に入射して、孔4を透過した後、メンブレン2側に配置された半導体基板の所望の位置に打ち込まれる。
メンブレン2はシリコン層5の一部であり、支持枠(フレーム)6によって支持されている。シリコン層5とフレーム6の間のシリコン酸化膜7は、フレーム6を形成する工程でエッチングストッパー層として用いられる。保護膜3は、メンブレン2のイオンビームが入射する側の面に形成される。本実施形態1のステンシルマスク1には、保護膜3として例えば厚さ10μmのポリメタクリル酸メチル(メタクリル樹脂)(PMMA)フィルムを用いるが、他の樹脂フィルムを用いることもできる。
保護膜として感光性樹脂フィルムを用いた場合、後述するように、露光により保護膜に孔を形成できるが、保護膜にエッチングを行って孔を形成する場合には、保護膜の材料は感光性樹脂に限定されない。メンブレン2に損傷を与えずに剥離できるものであれば、樹脂以外の材料からなる保護膜を形成してもよい。
次に、上記の本実施形態のマスクの製造方法について、図3を参照して説明する。まず、図3Aに示すように、SOI基板11の両面に例えばシリコン窒化膜12、13を形成する。SOI基板11はシリコン基板14上にシリコン酸化膜7を介してシリコン層5を有する。シリコン窒化膜13はシリコン基板14にエッチングを行う際に、エッチングマスクとして用いられる。
あるいは、シリコン窒化膜12、13のかわりにシリコン酸化膜を形成してもよい。シリコン窒化膜12、13(またはシリコン酸化膜)の膜厚は例えば10〜1000nm程度とし、シリコン基板14の厚さ等を考慮して決定する。ここでは、例えば膜厚200nmのシリコン窒化膜12、13を形成する。
次に、図3Bに示すように、シリコン基板14の裏面にシリコン窒化膜13を介してフォトレジストを塗布してから、露光・現像を行い、メンブレン形成領域に窓を有するフォトレジスト15を形成する。
次に、図3Cに示すように、フォトレジスト15をマスクとしてシリコン窒化膜13にドライエッチングを行い、フォトレジスト15のパターンをシリコン窒化膜13に転写してから、フォトレジスト15を除去する。
次に、図3Dに示すように、シリコン窒化膜13をマスクとしてシリコン基板14にエッチングを行い、メンブレン形成領域のシリコン基板14を除去する。これにより、シリコン基板14からなるフレーム6が形成される。このエッチングは、例えば水酸化カリウム(KOH)またはテトラメチルアンモニウムヒドロキシド(TMAH)を用いたウェットエッチングや、フッ素系ガスを用いたドライエッチングにより行うことができる。シリコン基板14のエッチングにおいて、シリコン酸化膜7はエッチングストッパー層となる。
次に、図3Eに示すように、シリコン窒化膜12、13を除去する。シリコン窒化膜12、13は、例えば熱リン酸を用いたウェットエッチングにより除去できる。
次に、図3Fに示すように、シリコン層5の表面にフォトレジストを塗布してから、露光・現像を行い、イオン注入用パターンで窓を有するフォトレジスト16を形成する。
次に、図3Gに示すように、フォトレジスト16をマスクとしてシリコン層5にドライエッチングを行い、フォトレジスト16のパターンをシリコン層5に転写する。これにより、シリコン層5に孔4が形成される。その後、フォトレジスト16を除去する。
次に、図3Hに示すように、シリコン酸化膜7に裏面側(フレーム6側)からドライエッチングまたはウェットエッチングを行い、メンブレン部分のシリコン酸化膜7を除去する。このドライエッチングには、例えばCFを用いることができる。ウェットエッチングには、例えばフッ酸(HF)を用いることができる。以上の工程により、孔4を有するメンブレン2が形成される。
但し、上記の図3F〜図3Hに示す工程は、以下のように変更することもできる。図3Eに示すように、シリコン窒化膜12、13を除去した後、図3Iに示すように、シリコン酸化膜7に裏面側(フレーム6側)からドライエッチングまたはウェットエッチングを行い、メンブレン部分のシリコン酸化膜7を除去する。このドライエッチングには、例えばCFを用いることができる。ウェットエッチングには、例えばフッ酸(HF)を用いることができる。
次に、図3Jに示すように、シリコン層5の表面にフォトレジストを塗布してから、露光・現像を行い、イオン注入用パターンで窓を有するフォトレジスト16を形成する。
次に、フォトレジスト16をマスクとしてシリコン層5にドライエッチングを行い、フォトレジスト16のパターンをシリコン層5に転写する。これにより、シリコン層5に孔4が形成される。その後、フォトレジスト16を除去することにより、図3Hに示すように、孔4を有するメンブレン2が形成される。以上のように、孔4の形成前にメンブレン部分のシリコン酸化膜7を除去してもよい。
次に、図3Kに示すように、メンブレン2のイオンビームが入射する側の面に保護膜3を貼着する。ここで、保護膜3としてはPMMAがあらかじめフィルム状に成形され、メンブレン2が覆われるサイズに裁断されたものを用いる。保護膜3のサイズは必ずしもメンブレン2と同じでなくてもよく、メンブレン2のイオンビームが入射する部分が覆われればよい。保護膜3の厚さは、ステンシルマスクが用いられるイオン注入工程のイオン打ち込み加速エネルギーに応じて決定する。
例えば、加速エネルギーが1MeVのとき、保護膜3の厚さは2〜5μm程度必要とされる。但し、必要とされる保護膜3の厚さは、打ち込まれるイオンの種類によっても変化する。また、必要とされる保護膜3の厚さは、一般に加速エネルギーに比例する。
次に、図3Lに示すように、メンブレン2の保護膜3と反対側の面に波長356nmの紫外線(i線)を照射する。但し、保護膜3が感光性を持てば、i線以外の紫外線を照射してもよい。あるいは、電子線等の荷電粒子線を照射してもよい。照射されたi線はメンブレン2で遮断され、孔4部分の保護膜3のみが露光される。
その後、保護膜3の現像を行うことにより、図3Lに示す工程で露光された部分の保護膜3が可溶化され、メンブレン2の孔4に自己整合的に孔が形成される。以上の工程により、図2に示す本実施形態のステンシルマスク1が得られる。
上記のように保護膜3に露光および現像を行って孔4を形成するかわりに、保護膜3にドライエッチングを行って孔4を形成することもできる。この場合、図3Kに示すように保護膜3を貼着した後、メンブレン2の保護膜3と反対側の面から酸素プラズマを当て、保護膜3に孔4を形成する。このドライエッチングには、メンブレン2の材料であるシリコンに対して不活性であり、かつ保護膜3の材料であるPMMA等の有機樹脂に対して活性なエッチングガスを用いる。このようなエッチングガスとしては、例えば酸素が挙げられる。
実施形態2
図4は本実施形態のマスクの断面図である。ステンシルマスク21はメンブレン22として積層膜が用いられる。ここでは、メンブレン22が第1の薄膜であるポリシリコン層23と第2の薄膜であるシリコン窒化膜24の2層から構成される。ポリシリコン層23とシリコン窒化膜24にはステンシルマスクの製造過程で、イオン注入による応力制御がなされる。メンブレン22にはイオンビームが通過する孔25が形成されている。イオンビームはポリシリコン層23側に入射して、孔25を透過した後、シリコン窒化膜24側に配置された半導体基板の所望の位置に打ち込まれる。
メンブレン22はフレーム26によって支持されている。ポリシリコン層23とフレーム26の間のシリコン酸化膜27は、フレーム26を形成する工程でエッチングストッパー層として用いられる。ポリシリコン層23はステンシルマスク21をイオン注入に用いる際に、打ち込まれるイオンを止めるのに十分な厚さで形成する。
次に、上記の本実施形態のマスクの製造方法について、図5を参照して説明する。まず、図5Aに示すように、シリコン基板31上にシリコン酸化膜27を形成し、その上層にポリシリコン層23を形成する。シリコン酸化膜27は例えば厚さ100nm程度で形成する。
ポリシリコン層23の厚さは例えば10μmとする。ポリシリコン層23の厚さは、ステンシルマスク21が用いられるイオン注入のイオン打ち込み加速エネルギーに応じて設定する。打ち込まれるイオンの種類によっても多少変化するが、加速エネルギーが1MeVのとき、一般に、ポリシリコン層23は1〜5μm程度の厚さで形成する。必要とされるポリシリコン層23の厚さは、イオン打ち込み加速エネルギーに比例する。
次に、図5Bに示すように、ポリシリコン層23に所定のドーズ量でイオン注入を行い、内部応力をほぼゼロにしておく。一般に、母材を構成する原子よりも半径の大きいイオンを打ち込むと圧縮方向に、半径の小さいイオンを打ち込むと引っ張り方向に、内部応力がそれぞれ変化する。イオンの打ち込み量と内部応力の関係は実験的によく調べられており、理論的なモデルも立てられている(例えば、A.Degen et al.,Proc.SPIE 3997,395(2000)参照)。
ポリシリコン層23にイオン注入を行った後、アニールを行ってポリシリコン層23の結晶性を回復させる。また、アニールを行うことによりポリシリコン層23内にイオンが均一に拡散する。ポリシリコン層23の内部応力をほぼゼロにしておくことにより、ステンシルマスク21をイオン注入に用いる際に、ポリシリコン層23にイオンが打ち込まれても、メンブレンの変形を最小限に抑えることができる。これにより、ステンシルマスク21のパターンの歪みや、内部応力の不均一に起因するメンブレンの損傷を防止できる。
次に、図5Cに示すように、積層体の両面にシリコン窒化膜24、32を形成する。シリコン窒化膜24によりメンブレン22部分(図4参照)のポリシリコン層23が支持される。シリコン窒化膜24の厚さおよび内部応力がそれぞれ所定の値に満たない場合、メンブレンがたわみ、パターンの歪みが発生する。
シリコン窒化膜24に必要な厚さおよび内部応力は、メンブレンサイズに応じて決定される。例えば、メンブレンサイズが20mm角の場合、メンブレンにたわみが生じないようにするには、シリコン窒化膜24の厚さを500nm、内部応力を10MPaとする必要がある。
シリコン窒化膜24の内部応力がこの値となるように、図5Dに示すように、シリコン窒化膜24にイオン注入を行う。その後、アニールを行ってシリコン窒化膜24内のイオン濃度を均一にする。ポリシリコン層23およびシリコン窒化膜24に打ち込まれるイオンとしては、例えばリン、ホウ素、ヒ素等が挙げられる。
なお、第1の薄膜および第2の薄膜の材質を変更した場合には、必ずしも第1の薄膜と第2の薄膜の両方に、内部応力を調整するためのイオン注入とその後のアニールを行う必要はなく、メンブレンの内部応力を所望の値に制御できる限り、第1の薄膜と第2の薄膜のいずれか一方にイオン注入とアニールを行ってもよい。
次に、図5Eに示すように、シリコン基板31の裏面側のシリコン窒化膜32上に、フレーム26(図4参照)のパターンでレジストを形成し、レジストをマスクとしてシリコン窒化膜32にエッチングを行う。その後、レジストを除去する。
次に、図5Fに示すように、シリコン窒化膜32をマスクとしてシリコン基板31にエッチングを行う。これにより、フレーム26が形成される。シリコン基板31のエッチングは、実施形態1と同様にウェットエッチングまたはドライエッチングにより行う。ここで、シリコン酸化膜27はエッチングストッパー層として用いられる。
次に、図5Gに示すように、シリコン窒化膜24およびポリシリコン層23にドライエッチングを行い、孔25を形成する。このエッチングは、シリコン窒化膜24上にレジストを形成し、レジストをマスクとして行う。エッチング後、シリコン窒化膜24上のレジストを除去する。
その後、シリコン酸化膜27にフレーム26が形成されている側からドライエッチングまたはウェットエッチングを行う。これにより、メンブレン22部分のシリコン酸化膜27が除去され、図4に示すステンシルマスク21が得られる。
また、図5Fに示すように、シリコン基板31にエッチングを行った後、孔25を形成する前に、メンブレン部分のシリコン酸化膜27を除去してもよい。この場合、図5Hに示すように、シリコン酸化膜27に裏面側(フレーム26側)からドライエッチングまたはウェットエッチングを行い、メンブレン部分のシリコン酸化膜27を除去する。このドライエッチングには、例えばCFを用いることができる。ウェットエッチングには、例えばフッ酸(HF)を用いることができる。
その後、シリコン窒化膜24上にレジストを形成し、レジストをマスクとしてシリコン窒化膜24およびポリシリコン層23にドライエッチングを行って、孔25を形成してから、レジストを除去する。このようにして、孔25を有するメンブレン22を形成してもよい。
上記の本発明の実施形態のマスクによれば、メンブレン22を構成するポリシリコン層23がイオン打ち込み加速エネルギーを吸収するのに十分な厚さで形成される。また、ポリシリコン層23とシリコン窒化膜24の内部応力がイオン注入によって最適化されている。これにより、マスクをイオン注入に用いた際に、打ち込まれるイオンによってメンブレンが損傷するのを防止できる。
実施形態3
本実施形態の半導体装置の製造方法は、上記の実施形態1のステンシルマスクを用いて、レジストを用いずにイオン注入を行う工程を含む。図6に、本実施形態の半導体装置の製造方法のフローチャートを示す。図6に示すように、ステップ1(ST1)で、マスクの薄膜に孔を形成する。ステップ2(ST2)で、薄膜上に保護膜を形成する。ステップ3(ST3)で、孔部分の保護膜を除去する。ステップ4(ST4)で、マスクを介して半導体基板にイオン注入を行う。
ステップ5(ST5)で、イオンビームにより保護膜が劣化していれば、ステップ6(ST6)で保護膜を除去する。保護膜は、例えば酸素プラズマによるアッシングおよび洗浄処理を行うことにより剥離できる。保護膜が除去された薄膜には、再度、図3K〜3Lに示す工程に従って保護膜が形成され(ステップ2)、以降のイオン注入工程にマスクが用いられる。ステップ5で、イオンビームにより保護膜が劣化していなければ、マスクを再度、イオン注入工程(ステップ4)に用いる。
実施形態1のステンシルマスクを用いてイオン注入を行った場合、イオンは保護膜3によって止められる。したがって、メンブレン2の劣化が防止される。すなわち、マスクの長寿命化や繰り返し利用が可能となり、半導体装置の製造コストを低減できる。
また、本実施形態の半導体装置の製造方法によれば、レジスト形成のためのリソグラフィー工程や、イオン注入後のレジスト剥離工程が不要であり、半導体装置製造のターンアラウンドタイム(TAT)が短縮され、製造コストも大幅に低減できる。
実施形態4
本実施形態の半導体装置の製造方法は、上記の実施形態2のステンシルマスクを用いて、レジストを用いずにイオン注入を行う工程を含む。図7に、本実施形態の半導体装置の製造方法のフローチャートを示す。図7に示すように、ステップ1(ST1)で、内部応力が調整された薄膜を有するマスクを作製する。ステップ2(ST2)で、マスクを介して半導体基板にイオン注入を行う。ステップ3(ST3)で、イオンビームによりメンブレンが劣化していなければ、マスクを再度、イオン注入工程(ステップ2)に用いる。ステップ3で、イオンビームによりメンブレンが劣化していれば、ステップ4(ST4)でマスクを廃棄する。
実施形態2のステンシルマスクを用いてイオン注入を行った場合、イオンはポリシリコン層23によって止められる。メンブレン22の内部応力が適切に制御されていることから、ポリシリコン層23にイオンが打ち込まれた場合にもメンブレン22の劣化が防止される。これにより、マスクの長寿命化や繰り返し利用が可能となり、半導体装置の製造コストを低減できる。
また、本実施形態の半導体装置の製造方法によれば、レジスト形成のためのリソグラフィ工程や、イオン注入後のレジスト剥離工程が不要であり、半導体装置製造のTATが短縮され、製造コストも大幅に低減できる。
本発明のマスクおよびその製造方法と半導体装置の製造方法の実施形態は、上記の説明に限定されない。例えば、本発明のマスクを荷電粒子線が用いられる他のプロセス、例えばイオンビームリソグラフィあるいは電子ビームリソグラフィに用いることも可能である。また、荷電粒子線のかわりにX線、EUV(Extreme Ultraviolet)光、紫外線、光といった電磁波を、所定のマスクパターンで露光対象物に照射するプロセスに、本発明のマスクを適宜使用することもできる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
本発明のマスクによれば、荷電粒子線が照射されるマスクの耐久性が向上する。本発明のマスクの製造方法によれば、荷電粒子線に対して十分な強度を有するマスクを製造することが可能となる。
本発明の半導体装置の製造方法によれば、イオン注入工程に必要なコストおよび時間を大幅に削減できる。
符号の説明
1、21…ステンシルマスク
2、22…メンブレン
3…保護膜
4、25、108…孔
5、106…シリコン層
6、26、107…フレーム
7、27、105…シリコン酸化膜
11、101…SOI基板
12、13、24、32、102、103…シリコン窒化膜
14、31、104…シリコン基板
15、16…フォトレジスト
23…ポリシリコン層

Claims (20)

  1. 薄膜と、
    前記薄膜上の一部に形成された保護膜と、
    前記薄膜上に前記保護膜を囲むように形成された支持枠と、
    前記薄膜および保護膜に形成され、前記保護膜側に入射する荷電粒子線または電磁波を透過させる孔とを有する
    マスク。
  2. 前記荷電粒子線はイオンビームである
    請求項1記載のマスク。
  3. 前記保護膜の厚さは、前記マスクが用いられるイオン注入工程のイオン打ち込み加速エネルギーに応じて決定されている
    請求項1記載のマスク。
  4. 前記保護膜の材料は感光性樹脂を含む
    請求項1記載のマスク。
  5. 第1の薄膜と、
    前記第1の薄膜の第1面上の一部に形成された支持枠と、
    前記第1の薄膜の第2面に形成された第2の薄膜と、
    前記支持枠で囲まれた部分の前記第1および第2の薄膜に形成され、前記第1面側に入射する荷電粒子線または電磁波を透過させる孔とを有し、
    前記第1の薄膜と前記第2の薄膜の少なくとも一方に、内部応力を制御するように不純物が導入されている
    マスク。
  6. 前記荷電粒子線はイオンビームである
    請求項5記載のマスク。
  7. 前記第1の薄膜の厚さは、前記マスクが用いられるイオン注入工程のイオン打ち込み加速エネルギーに応じて決定されている
    請求項5記載のマスク。
  8. 前記第2の薄膜の厚さおよび前記内部応力は、前記支持枠で囲まれた部分の大きさに応じて決定されている
    請求項5記載のマスク。
  9. 前記不純物はイオン注入により導入され、前記不純物を前記第1の薄膜と前記第2の薄膜の少なくとも一方に導入する前記イオン注入の後、アニールが行われている
    請求項5記載のマスク。
  10. 基材上に犠牲膜を介して薄膜を形成する工程と、
    前記基材の一部を前記犠牲膜が露出するまで除去し、前記基材からなる支持枠を形成する工程と、
    前記支持枠が形成されていない部分の前記薄膜に第1の孔を形成する工程と、
    前記支持枠が形成されていない部分の前記犠牲膜を除去する工程と、
    前記薄膜の前記支持枠側の第1面であって、前記支持枠が形成されていない部分に保護膜を形成する工程と、
    前記第1の孔に自己整合的に前記保護膜に第2の孔を形成する工程とを有する
    マスクの製造方法。
  11. 前記保護膜を形成する工程は、感光性樹脂フィルムを貼着する工程を含み、
    前記第2の孔を形成する工程は、前記薄膜の第2面側から前記第1の孔を介して前記保護膜に露光する工程と、
    前記保護膜を現像して露光部分を除去する工程とを有する
    請求項10記載のマスクの製造方法。
  12. 前記第2の孔を形成する工程は、前記薄膜をマスクとして前記保護膜にエッチングを行う工程を有する
    請求項10記載のマスクの製造方法。
  13. 前記支持枠が形成されていない部分の前記犠牲膜を除去する工程を、前記第1の孔を形成する後に行う
    請求項10記載のマスクの製造方法。
  14. 基材上に犠牲膜を介して第1の薄膜を形成する工程と、
    前記第1の薄膜に不純物を注入し、前記第1の薄膜の内部応力を調整する工程と、
    前記第1の薄膜上に第2の薄膜を形成する工程と、
    前記基材の一部を前記犠牲膜が露出するまで除去し、前記基材からなる支持枠を形成する工程と、
    前記支持枠が形成されていない部分の前記第1および第2の薄膜に孔を形成する工程と、
    前記支持枠が形成されていない部分の前記犠牲膜を除去する工程とを有する
    マスクの製造方法。
  15. 前記第2の薄膜を形成した後、前記支持枠を形成する前に、前記第2の薄膜に不純物を注入し、前記第2の薄膜の内部応力を調整する工程をさらに有する
    請求項14記載のマスクの製造方法。
  16. 前記支持枠が形成されていない部分の前記犠牲膜を除去する工程を、前記孔を形成する工程の前に行う
    請求項14記載のマスクの製造方法。
  17. 基材上に犠牲膜を介して第1の薄膜を形成する工程と、
    前記第1の薄膜上に第2の薄膜を形成する工程と、
    前記第2の薄膜に不純物を注入し、前記第2の薄膜の内部応力を調整する工程と、
    前記基材の一部を前記犠牲膜が露出するまで除去し、前記基材からなる支持枠を形成する工程と、
    前記支持枠が形成されていない部分の前記第1および第2の薄膜に孔を形成する工程と、
    前記支持枠が形成されていない部分の前記犠牲膜を除去する工程とを有する
    マスクの製造方法。
  18. 前記支持枠が形成されていない部分の前記犠牲膜を除去する工程を、前記孔を形成する工程の前に行う
    請求項17記載のマスクの製造方法。
  19. 半導体基板の所望の領域にマスクを介してイオン注入を行う工程を含む半導体装置の製造方法であって、
    前記マスクとして、薄膜と、
    前記薄膜上の一部に形成された保護膜と、
    前記薄膜上に前記保護膜を囲むように形成された支持枠と、
    前記薄膜および保護膜に形成された孔とを有するマスクを用いる
    半導体装置の製造方法。
  20. 半導体基板の所望の領域にマスクを介してイオン注入を行う工程を含む半導体装置の製造方法であって、
    前記マスクとして、第1の薄膜と、
    前記第1の薄膜の第1面上の一部に形成された支持枠と、
    前記第1の薄膜の第2面に形成された第2の薄膜と、
    前記支持枠で囲まれた部分の前記第1および第2の薄膜に形成され、前記第1面側に入射するイオンビームを透過させる孔とを有し、
    前記第1の薄膜と前記第2の薄膜の少なくとも一方に、内部応力を制御するように不純物が導入されているマスクを用いる
    半導体装置の製造方法。
JP2004517251A 2002-06-26 2003-06-10 マスクおよびその製造方法並びに半導体装置の製造方法 Abandoned JPWO2004003985A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002186232 2002-06-26
JP2002186232 2002-06-26
PCT/JP2003/007377 WO2004003985A1 (ja) 2002-06-26 2003-06-10 マスクおよびその製造方法並びに半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPWO2004003985A1 true JPWO2004003985A1 (ja) 2005-11-04

Family

ID=29996762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004517251A Abandoned JPWO2004003985A1 (ja) 2002-06-26 2003-06-10 マスクおよびその製造方法並びに半導体装置の製造方法

Country Status (6)

Country Link
US (1) US20060051936A1 (ja)
EP (1) EP1542265A1 (ja)
JP (1) JPWO2004003985A1 (ja)
KR (1) KR20050010862A (ja)
TW (1) TWI228277B (ja)
WO (1) WO2004003985A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174229A (ja) 1997-08-29 1999-03-16 Toshiba Microelectron Corp 半導体装置
JP2004158527A (ja) * 2002-11-05 2004-06-03 Hoya Corp イオン注入用ステンシルマスク
KR100727818B1 (ko) 2006-06-16 2007-06-14 삼성광주전자 주식회사 진공청소기용 집진장치
JP2008103386A (ja) * 2006-10-17 2008-05-01 Toppan Printing Co Ltd イオン注入用ステンシルマスクの製造方法
US8349143B2 (en) * 2008-12-30 2013-01-08 Intermolecular, Inc. Shadow masks for patterned deposition on substrates
JP5515564B2 (ja) * 2009-09-29 2014-06-11 凸版印刷株式会社 イオン注入用ステンシルマスクの製造方法
TWI398533B (zh) * 2009-12-29 2013-06-11 Au Optronics Corp 蔭罩及其製作方法
KR101182440B1 (ko) * 2010-01-11 2012-09-12 삼성디스플레이 주식회사 박막 증착용 마스크 프레임 조립체
KR101274718B1 (ko) * 2010-01-28 2013-06-12 엘지디스플레이 주식회사 증착마스크 및 그를 포함하는 마스크 어셈블리
US9333733B2 (en) * 2013-07-26 2016-05-10 Varian Semiconductor Equipment Associates, Inc. Multi-part mask for implanting workpieces
US11016383B2 (en) * 2018-08-31 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Pellicle for an EUV lithography mask and a method of manufacturing thereof
US10937869B2 (en) * 2018-09-28 2021-03-02 General Electric Company Systems and methods of masking during high-energy implantation when fabricating wide band gap semiconductor devices

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0078336B1 (de) * 1981-10-30 1988-02-03 Ibm Deutschland Gmbh Schattenwurfmaske für die Ionenimplantation und die Ionenstrahllithographie
JPS58106822A (ja) * 1981-12-18 1983-06-25 Hitachi Ltd 不純物導入方法
JP2555225B2 (ja) * 1991-01-17 1996-11-20 富士通株式会社 荷電粒子露光用透過マスク
JPH0934103A (ja) * 1995-05-17 1997-02-07 Nikon Corp 荷電粒子線転写用マスク
JP3193863B2 (ja) * 1996-01-31 2001-07-30 ホーヤ株式会社 転写マスクの製造方法
JPH10207045A (ja) * 1997-01-28 1998-08-07 Nikon Corp パターン投影用原版
KR100447993B1 (ko) * 1998-12-28 2004-10-14 주식회사 하이닉스반도체 셀 투사 마스크_
JP2002203806A (ja) * 2000-10-31 2002-07-19 Toshiba Corp 半導体装置の製造方法、ステンシルマスク及びその製造方法
JP3678199B2 (ja) * 2001-05-16 2005-08-03 ソニー株式会社 半導体装置製造用マスクの作製方法、及び半導体装置の製造方法

Also Published As

Publication number Publication date
EP1542265A1 (en) 2005-06-15
KR20050010862A (ko) 2005-01-28
WO2004003985A1 (ja) 2004-01-08
TW200409212A (en) 2004-06-01
TWI228277B (en) 2005-02-21
US20060051936A1 (en) 2006-03-09

Similar Documents

Publication Publication Date Title
JP4334832B2 (ja) 広い面積を有するメンブレンマスクおよびこれを作製する方法
JPWO2004003985A1 (ja) マスクおよびその製造方法並びに半導体装置の製造方法
US9268228B2 (en) Techniques for patterning a substrate
US6864144B2 (en) Method of stabilizing resist material through ion implantation
JP2001100395A (ja) 露光用マスク及びその製造方法
KR0141941B1 (ko) 감광막의 패터닝방법
JP2006245462A (ja) 転写マスクの製造方法
US7348130B2 (en) Electron exposure to reduce line edge roughness
JP3592805B2 (ja) フォトレジストパターン形成方法
JP5368001B2 (ja) Soi基板の製造方法
JP2000348996A (ja) ステンシルマスク、その製造方法、及びそれを用いた縮小投影露光方法
JP2000021729A (ja) 荷電ビーム一括露光用透過マスクおよびその製造方法
JPH08288200A (ja) パターン形成方法
JP2001265011A (ja) 半導体装置の製造方法
KR100369866B1 (ko) 반도체소자의미세콘택홀형성방법
US6838213B2 (en) Process for fabricating a mask
JP3441439B2 (ja) 微細レジストパターン形成方法および半導体装置の製造方法
KR100801735B1 (ko) 반도체 소자의 이온주입방법
JP2004191833A (ja) 半導体装置の製造方法
JPH10163093A (ja) レジストパターン形成方法
KR20050112666A (ko) 패턴 형성 방법
JPH0845831A (ja) ポジレジスト膜の残存ガス除去方法
JPH10106967A (ja) イオン注入法
JPH03228306A (ja) 微細パターンの形成方法
JPH08264406A (ja) X線露光マスクの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060424

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20080728