KR20050112666A - 패턴 형성 방법 - Google Patents

패턴 형성 방법 Download PDF

Info

Publication number
KR20050112666A
KR20050112666A KR1020040037811A KR20040037811A KR20050112666A KR 20050112666 A KR20050112666 A KR 20050112666A KR 1020040037811 A KR1020040037811 A KR 1020040037811A KR 20040037811 A KR20040037811 A KR 20040037811A KR 20050112666 A KR20050112666 A KR 20050112666A
Authority
KR
South Korea
Prior art keywords
pattern
photoresist
layer
photoresist pattern
forming
Prior art date
Application number
KR1020040037811A
Other languages
English (en)
Other versions
KR100598103B1 (ko
Inventor
고차원
우상균
김병수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040037811A priority Critical patent/KR100598103B1/ko
Priority to US11/137,451 priority patent/US7387869B2/en
Publication of KR20050112666A publication Critical patent/KR20050112666A/ko
Application granted granted Critical
Publication of KR100598103B1 publication Critical patent/KR100598103B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structural Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Architecture (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

패턴 형성 방법을 제공한다. 이 방법은 하부층이 형성된 기판 상에 하부 포토레지스트를 형성하고, 상기 하부 포토레지스트 상에 실리레이션층(silylated layer)을 포함하는 상부 포토레지스트 패턴을 형성하는 것을 포함한다. 상기 하부 포토레지스트를 이방성 에슁하여 하부 포토레지스트 패턴을 형성한다. 이 때, 상기 실리레이션층이 산화되어 에슁 마스크 역할을 한다. 상기 상부 포토레지스트 패턴 및 상기 하부 포토레지스트 패턴을 식각마스크로 사용하여 상기 하부층을 식각한다.

Description

패턴 형성 방법{METHOD OF FORMING A PATTERN}
본 발명은 반도체 소자의 제조방법에 관한 것으로써, 더 구체적으로 사진식각공정(photo lithography)을 이용한 패턴을 형성하는 방법에 관한 것이다.
일반적으로 반도체 소자는 사진식각공정을 이용하여 패턴을 형성한다. 소자의 집적도가 높아질 수록 더욱 미세한 패턴을 형성해야 하는데, 포토마스크의 패턴이 기판에 정확하게 전사되기 위해서는 요구되는 형상의 포토레지스트 패턴을 형성하여야 할 뿐만 아니라, 기판을 식각하는 동안 포토레지스트 패턴의 형상이 변형되지 않아야 한다. 포토레지스트 패턴의 두께가 낮은 경우 노광의 여유도가 높기 때문에 요구되는 형상의 포토레지스트 패턴을 형성하는 것이 용이하다. 그러나, 하부층을 식각하는 동안 포토레지스트 패턴도 일부분 식각되는데, 포토레지스트의 두께가 낮은 경우 기판을 식각하는 동안 포토레지스트 패턴이 제거되는 부분이 있을 수 있다. 또한, 실리콘을 함유한 기판을 형성하는 경우 포토레지스트 패턴의 상부에 실리콘 부산물이 형성되어 형상이 변형되는 문제가 발생할 수도 있다.
이러한 문제를 해결하기 위하여 다양한 기술들이 소개되어 있다. 대한민국특허공개공보 2000-71655호 및 2001-26007호는 포토레지스트의 형상의 변형을 방지할 수 있는 패턴 형성방법을 개시하고 있다.
도 1 내지 도 4는 종래 기술에 따른 패턴 형성 방법을 설명하기 위한 도면들이다.
도 1을 참조하면, 기판(12) 상에 하부층(14)이 형성되고 상기 하부층(14) 상에 상부층(16)이 형성된다. 상기 하부층(14)은 ARC(Anti reflecting coating)층으로 사용할 수 있는 물질이고, 상기 상부층(16)은 포토레지스트로 형성할 수 있다. 노광, 현상 등의 사진식각공정을 적용하여 상기 상부층(16)을 식각하여 상기 하부층(14)이 노출된 오프닝(20)을 가지는 패턴을 형성한다. 계속해서, 실리콘 이온을 주입하여 상기 상부층(16)의 상부면 및 상기 오프닝(20)에 노출된 하부층에 실리레이션층(silylated layer; 22)를 형성한다. 이 때, 상기 실리콘 이온은 이온주입공정(ion implantation)을 이용하여 주입하기 때문에, 하부층(14)에 형성된 실리레이션층이 노출된 부분에만 형성된다. 따라서, 기상 실리레이션을 실시하는 경우 발생할 수 있는 버즈빅이 형성되지 않기 때문에 오프닝의 이미지가 그대로 하부층에 전사될 수 있다.
도 2를 참조하면, 상기 상부층(16)을 제거하여 실리레이션층(22) 사이의 하부층 표면을 노출시킨다
도 3을 참조하면, 산소플라즈마를 이용하여 상기 하부층(14)을 에슁한다. 이 때, 상기 실리레이션층(22)에 주입된 실리콘 이온과 산소 이온이 결합하여 산화막을 형성하기 때문에 상기 실리레이션층(22)은 상기 하부층(14)이 식각되는 것을 막아준다. 따라서, 상기 하부층(14)에 상기 실리레이션층(22)과 동일한 이미지가 전사된다.
도 4를 참조하면, 상기 하부층(14)이 에슁되어 노출된 기판(12)을 식각한다. 이 때, 상기 실리레이션층(22)과 상기 하부층(14)은 상기 기판이 식각되는 것을 방지하는 식각저지막이된다.
상술한 것과 같은 종래기술에 따르면 상부층 및 하부층에 실리레이션층(22)을 형성한 후 상기 상부층(16)과 상기 상부층(16) 상의 실리레이션층을 제거하여야 한다. 이 때, 상기 하부층(14)과 상기 하부층(14) 상의 실리레이션층은 제거되지 않아야 된다. 따라서, 상기 상부층(16)은 실리레이션층이 제거되지 않는 용액을 이용하여 등방성으로 제거하여야 하는 제약이 있고, 실리레이션층이 제거되지 않는 용액 가운데서도 상기 하부층(14)에 대한 선택비가 낮은 용액을 사용하여야 한다. 만약 상기 상부층(16)을 제거하는 동안 상기 하부층(14)이 적은양이라도 제거되는 경우 선폭이나 면적이 작은 실리레이션층이 떨어져나갈 우려가 있다.
종래기술은 기상 실리레이션을 이용하지 않기 때문에 실리레이션층의 버즈빅이 형성되는 것을 방지할 수 있는 이점이 있는 반면에, 상술한 것과 같은 불안정한 공정요인을 가지기 때문에 이를 극복할 수 있는 다른 방법들이 요구된다.
본 발명이 이루고자 하는 기술적 과제는 노광 여유도가 높으면서 두꺼운 포토레지스트 패턴을 형성할 수 있는 패턴 형성 방법을 제공한다.
본 발명이 이루고자 하는 다른 기술적 과제는 패턴이 기판에 정확하게 전사될 수 있는 패턴 형성 방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여 본 발명은 경사이온 주입법을 적용한 패턴 형성 방법을 제공한다. 이 방법은, 하부층이 형성된 기판 상에 하부 포토레지스트를 형성하고, 상기 하부 포토레지스트 상에 실리레이션층(silylated layer)을 포함하는 상부 포토레지스트 패턴을 형성하는 것을 포함한다. 상기 하부 포토레지스트를 이방성 에슁하여 하부 포토레지스트 패턴을 형성한다. 이 때, 상기 실리레이션층이 산화되어 에슁 마스크 역할을 한다. 상기 상부 포토레지스트 패턴 및 상기 하부 포토레지스트 패턴을 식각마스크로 사용하여 상기 하부층을 식각한다.
구체적으로 상기 상부 포토레지스트 패턴을 형성하는 단계는, 상기 하부 포토레지스트 상에 상기 하부 포토레지스트가 노출된 개구부를 가지는 상부 포토레지스트 패턴을 형성하는 것을 포함한다. 상기 상부 포토레지스트의 상부에 실리콘 소오스를 주입하여 상기 상부 포토레지스트의 상부에 국한된 실리레이션층을 형성한다. 상기 실리콘 소오스는 경사이온주입법(oblique ion implantation)을 적용하여 주입할 수 있다.
이하 본발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명하도록 한다. 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 구조물이 다른 구조물 또는 기판에 "인접하여" 있다고 언급되어지는 경우에 그것을 다른 구조물 또는 기판에 직접 인접하여 형성될 수 있거나 또는 그들 사이에 제 3의 구조물이 개재될 수도 있다.
도 5를 참조하면, 하부층(52)이 형성된 기판(50) 상에 하부 포토레지스트(54) 및 상부 포토레지스트(56)을 형성한다. 상기 하부 포토레지스트(54)은 ARC층이 될 수 있고, 하부층의 식각방지막이 될 수 있다. 본 발명에서는 상기 하부 포토레지스트은 1㎛ 이상의 두께를 가지도록 형성하는 것이 가능하다. 상기 하부 포토레지스트 패턴(54p)을 형성한 후 200℃에서 90초간 베이크 공정을 실시한다. 상기 상부 포토레지스트(56)은 초점심도(DOF; Depth of Focus)의 여유도(margin) 높이고 미세 패턴이 정확하게 전사될 수 있도록 얇은 두께로 형성하는 것이 바람직하다. 본 발명에서 상기 하부 포토레지스트(54)을 충분히 두껍게 형성할 수 있기 때문에 상기 상부 포토레지스트(56)은 0.4㎛ 이하의 얇은 두께로 형성하는 것이 가능하다. 상기 상부 포토레지스트(56)을 형성한 후 90℃에서 90초간 베이크 공정을 실시한다.
도 6을 참조하면, 파장 248㎚ 부근의 빛을 이용하여 상기 상부 포토레지스트(56)을 노광하고, 약 100℃ 90초간 베이크한 후 2.38% TMAH로 60초간 현상하여 상부 포토레지스트 패턴(56p)을 형성한다. 상기 상부 포토레지스트 패턴의 형성 조건은 포토레지스트의 종류, 두께 및 노광 광원에 따라 달라질 수 있다. 상기 광턴 또한 포토레지스트의 종류 및 패턴
상기 상부 포토레지스트 패턴(56p)은 상기 하부 포토레지스트 패턴(54p)이 노출된 개구부(58)를 가진다. 상기 개구부의 구경 또는 선폭이 작더라도 상기 상부 포토레지스트(56)의 두께가 얇기 때문에 종횡비가 높지 않다.
상기 상부 포토레지스트 패턴(56p)이 형성된 기판에 실리콘 이온을 방향성 주입한다. 상기 실리콘 이온은 주입각도 θ 방향의 경사이온주입공정(oblique ion implantation)을 적용하여 주입할 수 있다. 이때, 에너지는 상부 포토레지스트의 종류 및 두께에 따라 달라질 수 있고, 실리콘 이온은 약 1.0×1015 내지 1.0 ×1017 의 도우즈로 주입할 수 있다. 상기 이온 주입의 주입각도를 적절히 조절함으로써 실리콘 이온이 상기 상부 포토레지스트 패턴(56p)에만 주입되고, 상기 개구부(58) 내에 노출된 하부 포토레지스트 패턴에는 상기 실리콘 이온이 도달하지 않도록 해야한다.
개구부 내에 노출된 하부 포토레지스트 패턴에 실리콘 이온이 도달하지 않을 수 있는 주입 각도 θ는 다음과 같이 정의할 수 있을 것이다.
여기서, w는 상기 개구부(58)의 폭이고, t는 상부 포토레지스트 패턴의 두께이도. 그리고, 는 의 최대값, 즉 종횡비의 최대값이다.
실리콘 이온은 실리콘 이온을 직접 주입하거나, SF4와 같은 실리콘을 함유한 소오스를 주입할 수도 있다. 결과적으로 도 7에 도시된 것과 같이, 상기 상부 포토레지스트 패턴(56p)의 상부면에 실리콘 이온이 주입된 실리레이션층(silylated layer; )이 형성된다.
도 8을 참조하면, 상기 실리레이션층(60)이 형성된 상부 포토레지스트(56)를 마스크로 사용하여 상기 하부 포토레지스트(54)을 에슁한다. 상기 에슁은 산소 플라즈마를 이용하고, 프로파일을 개선하기 위하여 산소 이외에도 아르곤(Ar) 또는 헬륨(He) 등의 불활성기체 또는 질소(N2)를 더 첨가할 수 있다. 상기 실리레이션층(60)은 산소와 실리콘이 결합하여 산화막으로 변환된다. 따라서, 상기 하부 포토레지스트(54)이 에슁되는 동안 상기 실리레이션층(60)에 의해 상기 상부 포토레지스트 패턴(56p)의 에슁이 방지된다. 결과적으로 상기 상부 포토레지스트 패턴(56p)에 정렬되고, 하부층이 노출된 개구부를 가지는 하부 포토레지스트 패턴(54p)이 형성된다.
도 9를 참조하면, 상기 상부 포토레지스트 패턴(56p) 및 상기 하부 포토레지스트 패턴(54p)을 식각마스크로 사용하여 상기 하부층(52)을 식각한다. 본 발명에서 상기 하부 포토레지스트 패턴의 두께는 초점심도의 여유도에 제약을 받지 않기 때문에 충분히 두꺼운 두께를 가질 수 있다. 따라서, 많은 양의 하부층을 식각하더라도 충분한 식각 배리어를 제공할 수 있다. 상기 하부층(52)이 실리콘 산화막 계열인 경우 상기 실리레이션층(60)은 상기 하부층(52)을 식각하는 동안 함께 식각할 수 있다. 또한, 상기 하부층(52)이 실리콘을 함유한 층이라도 상기 상부 포토레지스트 패턴(56p)의 상부면은 실리레이션층(60)으로 덮여있기 때문에 실리콘 그라스(grass)의 형성도 억제될 수 있다.
도 10을 참조하면, 상기 상부 포토레지스트 패턴(56p) 및 상기 하부 포토레지스트 패턴(54p)을 제거한다. 상기 상부 포토레지스트 패턴(56p) 및 상기 하부 포토레지스트 패턴(54p)은 스트립 용액을 이용하여 등방성으로 제거할 수 있다. 또한, 상기 실리레이션이 제거되는 경우에는 상기 상부 포토레지스트 패턴(56p) 및 상기 하부 포토레지스트 패턴(54p)은 산소 플라즈마 에슁을 이용하여 제거할 수도 있다.
본 발명은 반도체 소자의 제조공정 뿐만 아니라 기판에 이미지를 전사하기 위한 레티클의 형성공정에도 적용될 수 있다. 뿐만 아니라 포토레지스트이 식각마스크로 사용되는 공정에 유용하게 적용될 수 있을 것이다.
상술한 것과 같이 본 발명에 따르면 상부 포토레지스트 패턴을 형성한 후 실리콘 이온을 상기 상부 포토레지스트 패턴에 국한되게 주입함으로써, 적층된 상부 포토레지스트 패턴 및 하부 포토레지스트 패턴을 형성할 수 있다. 또한, 상기 상부 포토레지스트 패턴을 식각마스크로 사용하여 하부층을 식각하기 때문에 상기 하부 포토레지스트 패턴을 제거하기 위한 추가 공정이 요구되지 않는다. 따라서, 종래기술과 달리 상부 포토레지스트 패턴을 선택적으로 제거하기 위하여 하부 포토레지스트 패턴의 종류 및 스트립 용액의 선택이 제한되지 않는다.
또한, 이미지를 제공하는 상부 포토레지스트층은 얇게 형성하고, 식각 배리어층을 제공하는 하부 포토레지스트층은 두껍게 형성함으로써 미세 패턴을 형성하거나 다량의 하부층을 식각하더라도 정확한 패턴을 형성할 수 있다.
도 1 내지 도 4는 종래의 패턴 형성 방법을 나타낸 도면이다.
도 5 내지 도 10은 본 발명의 바람직한 실시예에 따른 패턴 형성 방법을 나타낸 도면이다.

Claims (12)

  1. 하부층이 형성된 기판 상에 하부 포토레지스트를 형성하는 단계;
    상기 하부 포토레지스트 상에 실리레이션층(silylated layer)을 포함하는 상부 포토레지스트 패턴을 형성하는 단계;
    산소 플라즈마를 이용하여 상기 실리레이션층을 산화시킴과 동시에 하부 포토레지스트를 이방성 에슁(ashing)하여 하부 포토레지스트 패턴을 형성하는 단계; 및
    상기 상부 포토레지스트 패턴 및 상기 하부 포토레지스트 패턴을 식각마스크로 사용하여 상기 하부층을 식각하는 단계를 포함하는 패턴 형성 방법.
  2. 제 1 항에 있어서,
    상기 상부 포토레지스트 패턴을 형성하는 단계는,
    상기 하부 포토레지스트 상에 상기 하부 포토레지스트가 노출된 개구부를 가지는 상부 포토레지스트 패턴을 형성하는 단계; 및
    실리콘 소오스를 방향성 주입하여 상기 상부 포토레지스트의 상부에 국한된 실리레이션층을 형성하는 단계를 포함하는 것을 특징으로 하는 패턴 형성 방법.
  3. 제 2 항에 있어서,
    상기 실리콘 소오스는 경사이온주입법(oblique ion implantation)을 적용하여 주입하는 것을 특징으로 하는 패턴 형성 방법.
  4. 제 3 항에 있어서,
    상기 경사이온주입의 주입 각도(projection angle)는 , w는 상부 레지스트 패턴의 개구부 폭, t는 상부 레지스트 패턴의 두께, 는 의 최대값인 것을 특징으로 하는 패턴 형성 방법.
  5. 하부층이 형성된 기판 상에 하부 포토레지스트막을 형성하는 단계;
    상기 하부 포토레지스트막 상에 상기 하부 포토레지스트막을 노출시키는 개구부를 가지는 상부 포토레지스트 패턴을 형성하는 단계;
    실리콘 이온을 방향성 주입하여 상기 상부 포토레지스트 패턴 상부에 국한된 실리레이션층을 형성하는 단계;
    산소 플라즈마를 이용하여 상기 실리레이션층을 산화시킴과 동시에 상기 개구부에 노출된 상기 하부 포토레지스트막을 이방성 에슁하여 하부 포토레지스트 패턴을 형성하는 단계;
    상기 상부 포토레지스트 패턴 및 상기 하부 포토레지스트 패턴을 식각마스크로 사용하여 상기 하부층을 식각하는 단계;및
    상기 상부 포토레지스트 패턴 및 상기 하부 포토레지스트 패턴을 제거하는 단계를 포함하는 패턴 형성 방법.
  6. 제 5 항에 있어서,
    상기 실리콘 이온은 경사이온주입법(oblique ion implantation)을 적용하여 주입하는 것을 특징으로 하는 패턴 형성 방법.
  7. 제 6 항에 있어서,
    상기 경사이온주입의 주입 각도(projection angle)는 , w는 상부 레지스트 패턴의 개구부 폭, t는 상부 레지스트 패턴의 두께, 는 의 최대값인 것을 특징으로 하는 패턴 형성 방법.
  8. 제 5 항에 있어서,
    상기 실리레이션층은 상기 하부층과 함께 식각하는 것을 특징으로 하는 패턴 형성 방법.
  9. 제 5 항에 있어서,
    상기 실리콘 이온은 SF4가스를 사용하여 주입하는 것을 특징으로 하는 패턴 형성 방법.
  10. 제 5 항에 있어서,
    상기 상부 포토레지스트막은 상기 하부 포토레지스트막 보다 얇게 형성하는 것을 특징으로 하는 패턴 형성 방법.
  11. 제 5 항에 있어서,
    상기 실리레이션층을 산화시키는 단계에서,
    상기 산소 플라즈마에 불활성 가스 또는 질소 플라즈마를 부가하는 것을 특징으로 하는 패턴 형성 방법..
  12. 제 5 항에 있어서,
    상기 실리콘 이온은 1.0×1015 ions/㎠ 내지 1.0 ×1017 ions/㎠ 의 도우즈로 주입하는 것을 특징으로 하는 패턴 형성 방법.
KR1020040037811A 2004-05-27 2004-05-27 패턴 형성 방법 KR100598103B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040037811A KR100598103B1 (ko) 2004-05-27 2004-05-27 패턴 형성 방법
US11/137,451 US7387869B2 (en) 2004-05-27 2005-05-26 Method of forming pattern for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040037811A KR100598103B1 (ko) 2004-05-27 2004-05-27 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20050112666A true KR20050112666A (ko) 2005-12-01
KR100598103B1 KR100598103B1 (ko) 2006-07-10

Family

ID=35425737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040037811A KR100598103B1 (ko) 2004-05-27 2004-05-27 패턴 형성 방법

Country Status (2)

Country Link
US (1) US7387869B2 (ko)
KR (1) KR100598103B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11262495B1 (en) * 2017-10-04 2022-03-01 Facebook Technologies, Llc Waveguides with high refractive index gratings manufactured by post-patterning infusion
US10978301B2 (en) * 2018-08-31 2021-04-13 Taiwan Semiconductor Manufacturing Company, Ltd. Morphology of resist mask prior to etching

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6379869B1 (en) * 1999-03-31 2002-04-30 Infineon Technologies Ag Method of improving the etch resistance of chemically amplified photoresists by introducing silicon after patterning
US6316168B1 (en) * 1999-04-12 2001-11-13 Siemens Aktiengesellschaft Top layer imaging lithography for semiconductor processing
KR100541699B1 (ko) 1999-09-02 2006-01-12 주식회사 하이닉스반도체 포토레지스트 패턴 형성방법
KR100480611B1 (ko) * 2002-08-14 2005-03-31 삼성전자주식회사 기상 실릴레이션을 이용한 반도체 소자의 미세 패턴 형성방법
US7354847B2 (en) * 2004-01-26 2008-04-08 Taiwan Semiconductor Manufacturing Company Method of trimming technology

Also Published As

Publication number Publication date
US20050266356A1 (en) 2005-12-01
US7387869B2 (en) 2008-06-17
KR100598103B1 (ko) 2006-07-10

Similar Documents

Publication Publication Date Title
US7354847B2 (en) Method of trimming technology
US7846843B2 (en) Method for manufacturing a semiconductor device using a spacer as an etch mask for forming a fine pattern
JP2764542B2 (ja) 微細レジストパターン形成方法
KR101219464B1 (ko) 반도체 장치 및 그 제조 방법
KR100741926B1 (ko) 폴리실리콘 패턴 형성 방법
KR100843899B1 (ko) 반도체 소자의 제조방법
JP2004087689A (ja) 半導体装置の製造方法
KR100598103B1 (ko) 패턴 형성 방법
US20100167213A1 (en) Semiconductor device manufacturing method
US6210842B1 (en) Method for fabricating stencil mask
KR100807074B1 (ko) 반도체 소자의 제조 방법
US6686129B2 (en) Partial photoresist etching
US7906272B2 (en) Method of forming a pattern of a semiconductor device
KR100610762B1 (ko) 패턴 형성 방법
KR100359787B1 (ko) 패턴 형성 방법
US7892920B2 (en) Method for manufacturing semiconductor device including implanting through a hole patterned from a first photoresist an oxide and a second photoresist
KR20050047300A (ko) 포토레지스트막의 식각 선택비를 향상시킬 수 있는 실리콘보호층 패턴을 이용한 반도체 소자의 패턴 형성 방법
US6583037B2 (en) Method for fabricating gate of semiconductor device
KR950014944B1 (ko) 감광막패턴 형성방법
KR100510616B1 (ko) 반도체 제조 공정에서의 ｂａｒｃ 패터닝 및 식각 방법
JP2010147063A (ja) イオン注入用ステンシルマスク及びその製造方法
JP2005148644A (ja) レジストパターン形成方法
KR20020043784A (ko) 반도체소자의 미세패턴 제조방법
JPS63289937A (ja) パタ−ン形成方法
JPS6195518A (ja) アライメントマ−ク構造

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160531

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 14