JPS6195518A - アライメントマ−ク構造 - Google Patents
アライメントマ−ク構造Info
- Publication number
- JPS6195518A JPS6195518A JP59216171A JP21617184A JPS6195518A JP S6195518 A JPS6195518 A JP S6195518A JP 59216171 A JP59216171 A JP 59216171A JP 21617184 A JP21617184 A JP 21617184A JP S6195518 A JPS6195518 A JP S6195518A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- metal cover
- alignment mark
- ion beam
- mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 30
- 239000002245 particle Substances 0.000 claims abstract description 18
- 239000010408 film Substances 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 10
- 239000010409 thin film Substances 0.000 claims description 3
- 238000010884 ion-beam technique Methods 0.000 abstract description 22
- 239000012535 impurity Substances 0.000 abstract description 9
- 238000011109 contamination Methods 0.000 abstract description 8
- 230000005540 biological transmission Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 24
- 238000000034 method Methods 0.000 description 16
- 238000005516 engineering process Methods 0.000 description 6
- 238000010894 electron beam technology Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- -1 Mo can be used Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は荷電粒子ビームを用いて半導体ウェーハ上に素
子パターンを形成する際のビームの位置合せに利用する
アライメントマーク構造に関するものである。
子パターンを形成する際のビームの位置合せに利用する
アライメントマーク構造に関するものである。
近年の半導体集積回路の高集積化に伴なつ℃素子パター
ンも微細化が進められ、素子パターンの形成に電子ビー
ムやイオンビーム等の荷電粒子ビームが利用されている
。例えば電子ビームにあっては、半導体ウェーノーの表
面に電子線レジスト膜を形成した上でこれに電子ビーム
を走査して所要のパターンを描画し、後処理工程を経た
上でこれを次工程のマスクとして利用する所謂リングラ
フィ技術に適用され１いる。一方、イオンビームは、こ
のリングラフィ技術への適用はもとより、特開昭５８−
２２３６９９号公報に記載されているように、マスクを
使用しないで直接的にイオンビームな半導体ウェーハ表
面に打込んで所要パターンの不純物層、つまり素子パタ
ーンを形成する技術にも適用され、前記電子ビームを用
いた方法よりも更に微細化を図っている。
ンも微細化が進められ、素子パターンの形成に電子ビー
ムやイオンビーム等の荷電粒子ビームが利用されている
。例えば電子ビームにあっては、半導体ウェーノーの表
面に電子線レジスト膜を形成した上でこれに電子ビーム
を走査して所要のパターンを描画し、後処理工程を経た
上でこれを次工程のマスクとして利用する所謂リングラ
フィ技術に適用され１いる。一方、イオンビームは、こ
のリングラフィ技術への適用はもとより、特開昭５８−
２２３６９９号公報に記載されているように、マスクを
使用しないで直接的にイオンビームな半導体ウェーハ表
面に打込んで所要パターンの不純物層、つまり素子パタ
ーンを形成する技術にも適用され、前記電子ビームを用
いた方法よりも更に微細化を図っている。
ところで、この荷電粒子ビームを用いる方式では、半導
体ウェーハ罠対するビームの位置決めが必要であり、一
般にはウェーハに形成されたアライメントマークが利用
される。これまで、この種のアライメントｉ−り）ま、
特公昭４５−３４２１３号公報のように、ウエーノ・表
面に形成した数μｍ程度の微小凹凸から形成しており、
これに荷電粒子ビームを投射したとぎの反射状態の変化
に基づ（・てその位置を検出しかつこれを基準とし℃ビ
ームのパターン投射を行なうものである。
体ウェーハ罠対するビームの位置決めが必要であり、一
般にはウェーハに形成されたアライメントマークが利用
される。これまで、この種のアライメントｉ−り）ま、
特公昭４５−３４２１３号公報のように、ウエーノ・表
面に形成した数μｍ程度の微小凹凸から形成しており、
これに荷電粒子ビームを投射したとぎの反射状態の変化
に基づ（・てその位置を検出しかつこれを基準とし℃ビ
ームのパターン投射を行なうものである。
しかしながら、この構成の７ライメントマークでは、特
にイオンビームを使用したとぎに、イオンがこのアライ
メントマーク部位からウエーノ・内に打込まれ、このマ
ーク部位におけるマーク損傷や不純物汚染、更には近傍
の素子へのダメージやコンタミネーションの原因になる
等の問題が生じる。
にイオンビームを使用したとぎに、イオンがこのアライ
メントマーク部位からウエーノ・内に打込まれ、このマ
ーク部位におけるマーク損傷や不純物汚染、更には近傍
の素子へのダメージやコンタミネーションの原因になる
等の問題が生じる。
〔発明の目的〕
本発明の目的は荷電粒子ビーム、特にイオンビームを使
用して半導体ウェーハに加工するに際し。
用して半導体ウェーハに加工するに際し。
七の位置合せによっ℃もアライメントマーク部位にイオ
ン打込みを行なうことがなく、これによりアライメント
マーク部位はもとより近傍部位の損傷や不純物汚染を防
止することのできるアライメントマーク構造を提供する
ことにある。
ン打込みを行なうことがなく、これによりアライメント
マーク部位はもとより近傍部位の損傷や不純物汚染を防
止することのできるアライメントマーク構造を提供する
ことにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、ウェーハ主面に形成した微小の凹部又は凸部
の上に薄膜の金属カバーを形成し、かつこの金属カバー
はウェーハに投射される荷電粒子ビームの透過を防止し
得るよう材質、厚さ等を設定することにより、荷電粒子
ビームを用いたアライメント精度を低下することなくビ
ームによるウェーハ内への浸透を防止し、これによりマ
ーク部位はもとよりその近傍における損傷や不純物汚染
を防止するものである。
の上に薄膜の金属カバーを形成し、かつこの金属カバー
はウェーハに投射される荷電粒子ビームの透過を防止し
得るよう材質、厚さ等を設定することにより、荷電粒子
ビームを用いたアライメント精度を低下することなくビ
ームによるウェーハ内への浸透を防止し、これによりマ
ーク部位はもとよりその近傍における損傷や不純物汚染
を防止するものである。
〔実施例１〕
第１図は本発明をイオンビームを利用してリングラフィ
技術を行なう場合の実施例を示している。
技術を行なう場合の実施例を示している。
即ち、シリコンウェーハ１の表面一部（１〜数箇所）に
はシリコン析出法や金属スパッタ法等を用いて後述する
形状でかつ薄膜状の凸部２を形成している。前記シリコ
ン析出法はウェー・・１全面に多結晶シリコンを堆積し
た上で他の部分をエツチング除去して形成し、また金属
スパッタ法はＡＪＩやその他の金属膜をスパッタ法で堆
積形成した上でこれを選択エツチングして形成する方法
が用いられる。この凸部は数μｍ程度の寸法で、平面形
状を十字形や方形に形成している。
はシリコン析出法や金属スパッタ法等を用いて後述する
形状でかつ薄膜状の凸部２を形成している。前記シリコ
ン析出法はウェー・・１全面に多結晶シリコンを堆積し
た上で他の部分をエツチング除去して形成し、また金属
スパッタ法はＡＪＩやその他の金属膜をスパッタ法で堆
積形成した上でこれを選択エツチングして形成する方法
が用いられる。この凸部は数μｍ程度の寸法で、平面形
状を十字形や方形に形成している。
その上に、薄くレジストを塗布してレジスト膜３を形成
し、更にこのレジスト膜３上の前記凸部２上には第２図
のように少なくとも凸部２を覆うようにかつ凸部２と相
似形の薄膜金属カバー４を形成し、これによりアライメ
ントマーク５を形成し工いる。金属カバー４は例えばＡ
４を用いて約８００Ａの厚さに形成している。この金属
カバー４の形成方法は、例えば全面にＡ１．膜を蒸着に
より形成し、その上に７オトレジスト膜を形成した上で
このフォトレジスト膜をパターニングし、かつこれをマ
スクとしてＡ２膜を選択的にエツチングするフォトリソ
グラフィ技術が用いられる。
し、更にこのレジスト膜３上の前記凸部２上には第２図
のように少なくとも凸部２を覆うようにかつ凸部２と相
似形の薄膜金属カバー４を形成し、これによりアライメ
ントマーク５を形成し工いる。金属カバー４は例えばＡ
４を用いて約８００Ａの厚さに形成している。この金属
カバー４の形成方法は、例えば全面にＡ１．膜を蒸着に
より形成し、その上に７オトレジスト膜を形成した上で
このフォトレジスト膜をパターニングし、かつこれをマ
スクとしてＡ２膜を選択的にエツチングするフォトリソ
グラフィ技術が用いられる。
以上のように構成したアライメントマーク５によれば、
周知のイオンビーム投射器６によってイオンビーム７を
ウェーハ１表面のアライメントマーク５上に投射すれば
、最上の金属カバー４の段部４ａにおい工反射状態が変
化されるため、両段部４ａ、４ａの位置が求められかつ
これからアライメントマーク５の中心位置、つまり基準
位置が求められる。このとき、両段部４ａ、４ａはレジ
スト３および金属カバー４の厚さによって凸部２に対し
て位置がずれているが、両段部４ａ、４ａは対称に表わ
れることから中心位置のずれは殆んどない。また、イオ
ンビーム７がマーク５上に投射されても金属カバー４は
イオンビーム７の透過を阻止しているので、直下のレジ
スト３やウエーハｌ内に浸透されることはな（、このマ
ーク部位はもとより近傍のウェーハのイオンによる不純
物汚染や損傷を防止することができる。
周知のイオンビーム投射器６によってイオンビーム７を
ウェーハ１表面のアライメントマーク５上に投射すれば
、最上の金属カバー４の段部４ａにおい工反射状態が変
化されるため、両段部４ａ、４ａの位置が求められかつ
これからアライメントマーク５の中心位置、つまり基準
位置が求められる。このとき、両段部４ａ、４ａはレジ
スト３および金属カバー４の厚さによって凸部２に対し
て位置がずれているが、両段部４ａ、４ａは対称に表わ
れることから中心位置のずれは殆んどない。また、イオ
ンビーム７がマーク５上に投射されても金属カバー４は
イオンビーム７の透過を阻止しているので、直下のレジ
スト３やウエーハｌ内に浸透されることはな（、このマ
ーク部位はもとより近傍のウェーハのイオンによる不純
物汚染や損傷を防止することができる。
なお１位置決めの完了後にレジスト３上にイオンビーム
の描画を行ない、レジストを現像した上でこれをマスク
にし℃ウェーハ表面に所要の処理を施すことはいうまで
もない。
の描画を行ない、レジストを現像した上でこれをマスク
にし℃ウェーハ表面に所要の処理を施すことはいうまで
もない。
〔実施例２〕
第３図はイオンビームを直接ウェーハ表面に投射してイ
オン打込みによる素子を形成する場合の実施例である。
オン打込みによる素子を形成する場合の実施例である。
シリコンウェーハｌ上の所要箇所には１選択エツチング
法により微小な凹部８を形成する。選択エツチング法は
例えばフォトレジストをパターニングし、かつこれをマ
スクとして部分的にエッチ） ングを行なう方
法が利用される。この凹部８は数μｍの寸法であり、前
例と同様に十字形や方形に形成している。
法により微小な凹部８を形成する。選択エツチング法は
例えばフォトレジストをパターニングし、かつこれをマ
スクとして部分的にエッチ） ングを行なう方
法が利用される。この凹部８は数μｍの寸法であり、前
例と同様に十字形や方形に形成している。
そし℃、この凹部８の上には直接薄膜の金属カバー９を
形成して前記凹部８を覆い、これによりアライメントマ
ーク１０を形成している。この金属カバー９は前例と同
様に約８０ＯＡの厚さの人２からなり、フォトリ・ソグ
ラフィ技術により形成している。
形成して前記凹部８を覆い、これによりアライメントマ
ーク１０を形成している。この金属カバー９は前例と同
様に約８０ＯＡの厚さの人２からなり、フォトリ・ソグ
ラフィ技術により形成している。
したがって、本例においてもイオンビーム７をアライメ
ントマーク１０上に投射し、その両側の段部９ａ、９ａ
を利用して位置合せを行なうことができ、またこのとき
イオンビーム７は金属カバー９によってウェーハｌ内へ
の浸透が防止されるのでマーク部およびその近傍の不純
物汚染や損傷を防止することができる。
ントマーク１０上に投射し、その両側の段部９ａ、９ａ
を利用して位置合せを行なうことができ、またこのとき
イオンビーム７は金属カバー９によってウェーハｌ内へ
の浸透が防止されるのでマーク部およびその近傍の不純
物汚染や損傷を防止することができる。
因みに、金属カバー９を約述のように８００Ａ厚くした
場合、Ｐｔイオンビームの透過率を００１％以下に抑え
ることができる。
場合、Ｐｔイオンビームの透過率を００１％以下に抑え
ることができる。
なお、位置決め後はイオンビーム７を所要ツバターン形
状となるようにウェーハ１表面に投射することにより、
マスクな必畏とせずに所要パターンの不純物層を形成す
ることができる。
状となるようにウェーハ１表面に投射することにより、
マスクな必畏とせずに所要パターンの不純物層を形成す
ることができる。
（１） 荷電粒子を利用して素子を形成する際のアラ
イメントマークを、ウェーハに形成した凹部又は凸部と
、この上に形成した荷電粒子を透過しない薄膜金属カバ
ーとで構成し℃いるので、荷電粒子ビームをアライメン
トマークに投射してもビームがウェーハ内に浸透される
ことはな（、マーク部はもとよりその近傍のウェーハの
不純物汚染や損傷を防止することができる。
イメントマークを、ウェーハに形成した凹部又は凸部と
、この上に形成した荷電粒子を透過しない薄膜金属カバ
ーとで構成し℃いるので、荷電粒子ビームをアライメン
トマークに投射してもビームがウェーハ内に浸透される
ことはな（、マーク部はもとよりその近傍のウェーハの
不純物汚染や損傷を防止することができる。
＋２１ 金属カバーは凹部、凸を覆えばよいので特に
高い精度は不要であり、通常の７オトリソグラフイ技術
で容易に形成できる。
高い精度は不要であり、通常の７オトリソグラフイ技術
で容易に形成できる。
１３＋ 金属カハーハ薄膜で形成しているので、凹部
。
。
凸部によるアライメント位置のずれは僅かであり、しか
も段部の中心を求めるアライメント法では位置ずれを殆
んど零にできる。
も段部の中心を求めるアライメント法では位置ずれを殆
んど零にできる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例Ｋｌａ定され
るものではな（、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。たとえば、金属カバ
ーの材質にはＷ、Ｔｉ。
具体的に説明したが、本発明は上記実施例Ｋｌａ定され
るものではな（、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。たとえば、金属カバ
ーの材質にはＷ、Ｔｉ。
Ｍｏ等他の金属を用いることができ、その厚さも荷電粒
子ビームの透過性に応じ″Ｃ適宜変更できる。
子ビームの透過性に応じ″Ｃ適宜変更できる。
また、前記第１実施例のものを凹部に、逆に第２実施例
のものを凸部にしてもよい。
のものを凸部にしてもよい。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるイオンビームな用い
た半導体装置の製造技術に適用した場合について説明し
たが、それに限定されるものではな（、電子ビーム等荷
電粒子ビームを使用する技術全般に適用できる。
をその背景となった利用分野であるイオンビームな用い
た半導体装置の製造技術に適用した場合について説明し
たが、それに限定されるものではな（、電子ビーム等荷
電粒子ビームを使用する技術全般に適用できる。
第１図は本発明の第１実施例の要部の断面図、第２図は
平面図、 第３図は第２実施例の要部の断面図である。 １・・・ウェーハ、２・・・凸部、３・・・レジスト、
４・・・金属カバー、５・・・アライメントマーク、７
・・・イオンビーム、８・・・凹部、９・・・金属カバ
ー、ｌＯ・・・アライメントマーク。
平面図、 第３図は第２実施例の要部の断面図である。 １・・・ウェーハ、２・・・凸部、３・・・レジスト、
４・・・金属カバー、５・・・アライメントマーク、７
・・・イオンビーム、８・・・凹部、９・・・金属カバ
ー、ｌＯ・・・アライメントマーク。
Claims (1)
- 【特許請求の範囲】 １、半導体ウェーハ上に荷電粒子ビームを投射して素子
パターンを描画形成する際の位置合せ用のアライメント
マークであって、前記ウェーハの所要箇所に形成した微
小凹部又は凸部と、この凹部又は凸部上に形成し前記荷
電粒子ビームの透過を防止する薄膜金属カバーを備える
ことを特徴とするアライメントマーク構造。 ２、半導体ウェーハの表面に形成した凹部又は凸部上に
レジスト膜を形成し、このレジスト膜の表面上に薄膜金
属カバーを形成してなる特許請求の範囲第１項記載のア
ライメントマーク構造。 ３、半導体ウェーハの表面に形成した凹部又は凸部上に
直接薄膜金属カバーを形成してなる特許請求の範囲第１
項記載のアライメントマーク構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59216171A JPS6195518A (ja) | 1984-10-17 | 1984-10-17 | アライメントマ−ク構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59216171A JPS6195518A (ja) | 1984-10-17 | 1984-10-17 | アライメントマ−ク構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6195518A true JPS6195518A (ja) | 1986-05-14 |
Family
ID=16684396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59216171A Pending JPS6195518A (ja) | 1984-10-17 | 1984-10-17 | アライメントマ−ク構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6195518A (ja) |
-
1984
- 1984-10-17 JP JP59216171A patent/JPS6195518A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5804487A (en) | Method of fabricating high βHBT devices | |
| US4529686A (en) | Method for the manufacture of extremely fine structures | |
| US20060017074A1 (en) | Raised-lines overlay semiconductor targets and method of making the same | |
| US7808029B2 (en) | Mask structure for manufacture of trench type semiconductor device | |
| KR101015176B1 (ko) | 전사용마스크기판의 제조방법, 전사용마스크기판 및전사용마스크 | |
| JP2001326169A (ja) | ステンシルマスク及びその製造方法 | |
| KR100310541B1 (ko) | 스텐실 마스크 | |
| JPS6195518A (ja) | アライメントマ−ク構造 | |
| US6730608B2 (en) | Full image exposure of field with alignment marks | |
| KR100598103B1 (ko) | 패턴 형성 방법 | |
| EP4414319A1 (en) | Metasurface structure and fabrication method thereof | |
| KR0172735B1 (ko) | 노광용 정렬 키 제조방법 | |
| JPS6289324A (ja) | 半導体装置の製造方法 | |
| JP3068098B1 (ja) | ステンシルマスクおよび製造方法 | |
| JP2657084B2 (ja) | 半導体装置の製造方法 | |
| JPS5827655B2 (ja) | アパ−チャ絞りの製造方法 | |
| JPH04199514A (ja) | 半導体集積回路装置の製造方法 | |
| JPH1041309A (ja) | 半導体装置の配線形成方法 | |
| JPS62234333A (ja) | 微細溝加工用マスクの形成方法 | |
| JPS61121436A (ja) | レジスト現像方法 | |
| JPS6062119A (ja) | 半導体ウエハ | |
| JPH03239337A (ja) | 半導体装置の製造方法 | |
| JPH03181130A (ja) | 半導体装置の製造方法 | |
| JPS62136026A (ja) | 半導体装置の製造方法 | |
| JPS63293916A (ja) | 半導体装置の製造法 |