TWI228277B - Mask and the manufacturing method thereof, and the manufacturing method for semiconductor device - Google Patents

Description

1228277 玖、發明說明： 【發明所屬之技術領域】 本發明係有關於一種掩模及豆製 晉夕制、土、槐糗及/、衣迈万法，以及半導體裝 万法’尤其係有騎—種供使料離子植入製程 中<掩模及其製造方法， ,t 以及万、離子植入時利用該刻模 (stencil)掩挺之半導體裝置製造方法。 【先前技術】 在半㈣裝置之製造中，離子植人製程為製作通道區域 為人t者。然而，在離子植入製程中，光阻特性會因 為被打入離子而改樂而古a H ,，、 有離子植入後之光阻難以剝離之 2 ^ ’阻作為離子植人掩模時，需要光阻塗佈、 頭#以及光阻剥離等一連串製 置製造成本之要因。串“而成為-增加半導體裝 可以鮮決上述問是g點少士 >> _» 泰子批《万法有例如在2_赃E之國際 包予裝置會議（2000 iEDMh斤恭本、… )所毛表<利用刻模掩模進行離 門.〜°根據該技術’係利用碎製的刻模掩模（具有 開口較掩模）’來使離子被打入所要之位置。 、/乂下兹參照圖1說明習知之離子植入用刻模掩模之-製 ::法例。首先’如圖以所示’在s〇i基板⑻之兩面側上， 氮切層102、⑻。該s〇i基板⑻係於碎基板1〇4 上隔一層氧化矽層1〇5而形 _ 1 成有—矽層106。氮化矽層1〇3係 在要對夕隸1G4進行似彳時，作為㈣掩模使用。 ^者，也可以取代氮化石夕層1〇2、⑻，而形成一氧化石夕 :亡孔^1〇2、1〇3(或氧化石夕層）之厚度例如l〇〜l_nm 其可考慮沙基板104之厚度等而決定之。在此係形成 85019 1228277 厚約200 nm之氮化矽層1〇2、ι〇3。 其次，如圖職*，在碎基板104之底面隔著氮切層ι〇3 :成光阻(未圖示）’再以光阻為掩模，對氮切層ι〇3進行 以虫刻。除去薄膜形成區域之氮化碎層⑻之後，除去光阻。 其次，如圖lc所示，以氮切層103為掩模，對石夕基板1〇4 進订-例如難刻，而除去薄膜形成區域之碎基板⑽。藉 此’將形成一切基板104所構成之支撐框（f職e)107。^ 矽基板HM之额刻當中，氧化石夕層1〇5係作為一姓刻停止層。 圖ΓΕ=如圖1D所示，除去氮化石夕層102、103。接著，: 2 π ’於梦層⑽表面，以離子植人用圖案，形成—具 =《光阻(未圖示)，再以光阻為掩模，對矽層_進;于 ^虫刻。於石夕層106上形成孔1〇8之後，即除去光阻。 之後如圖1F所示’對氧化硬層105你 進行乾蚀刻或濕_|虫刻，除去薄 # 1107側） ^ 于云/导胺4刀又乳化矽層105。在哕 乾韻刻中，可以使用例如CF4。於濕姓刻中軸 氟酸(HF)。藉由以上之製 使用例如 當中使用之刻模掩模。 口衣作出-可在離子植入 然而’若利用上述刻模掩模來進行離子植入 本身亦會被打入離予，掩模強度將會因應離子植入:;吴 !所劣化。為使-被使用於電子束顧影或量： 舄用刻換掩模之機械強度提高，已知有 模上設一金屬導電層，也有設置一多層介電體:^在掩 而，在使用這些方法進行掩模補強時，對於1Γ然 入而言’都無法獲得實用之充分耐久性 一I離子植 85019 -7- 1228277 【發明内容】 本發明為一有鑑於上述問題點而成者。因此，本發明之 ㈣在於提供—種在離子植人時具有充分強度之高耐久性 掩棱及其方法’以及使用該種掩模之半導體裝置製造 方法。 、為達成上述目的，本發明之掩模具有··一薄膜、一形成 万、π刀β薄膜上足保護膜、一形成於該薄膜上且圍住該保 護膜之支撐框、以及—形成於該薄膜與保護膜中供由該保 瘦膜側入射之帶電粒子束或電磁波穿過之孔。 猎此，照射至薄膜上之帶電粒子束能量將被保護膜所吸 f，而可以長壽化薄膜。當保護膜因帶電粒子束之入射而 易化時，僅更換保護膜即可。因此，可以減低半導體裝置 製造中之掩模製作成本。 j者，本發明之掩模具有：第一薄膜、形成於部分該第 一薄膜之第一表面上的支撐框、形成於該第一薄膜之第二 表面上《第二薄膜、以及形成於該第一與第二薄膜中為該 支撐框所圍#來之部分上而I由該第一纟面側入射之" 粒子束或電磁波穿過之孔，且在該第一薄膜與該第二薄膜 之土 V其中之一被導入有雜質，用以控制内部應力。 藉此，將可以提高掩模相對於照射至薄膜上之帶電粒子 束的耐久性。因此，可以長壽化掩模。 為達成上述目的，本發明之掩模製造方法包含有：一在 基材上隔著一犧牲膜形成一薄膜之步驟；一除去部分該基 材，直到露出該犧牲膜為止，而形成一由該基材所構成之 85019 1228277 支撐框的步驟；在該薄膜之沒 形成第-孔之步驟；除去 ;;成该支撑框之部分上， 部分的步驟；在該薄膜之支^中/又有形成該支撐框之 該支撐框之部分上= = 框側第—表面上沒有形成 膜上，盥哕第一孔ή & 叹艇又步驟；以及在該保護 自我對準地形成第二孔的步驟。 或者，本泰明之掩模製造方法 犧牲膜形成一第萆膜々半⑩ °有·在基材上隔著- 以調整該第-薄膜2;;:的:該第—薄膜植入雜質， 成-第-葺r、半驟；在該第-薄膜上形 Ϊ而Π”驟；除去部分該基材直到該犧牲膜露出 第二薄：二：所構成之支撐框的步驟；在該第-與 …土： 形成該支撐框之部分，形成-孔之步驟； \’、孩犧牲膜中沒有形成該支撐框之部分的步驟。 =匕，將可以製造出—對於帶電粒子線或電磁波之照射 具有咼耐久性的掩模。 ^為達成上述目的，本發明之半導體裝置製g方 法係-種包含有一在半導體基板之所望區域，透過掩模進 :離子植人之製程的半導體裝置製造方法，且該掩模係一 ，有:薄膜、—形成㈣分該薄膜上之保護膜、—形成於 孩=膜上且圍住該保護膜之支撐框、以及形成於該薄膜與 保護膜中供由該保護膜側入射之帶電粒子束或電磁波穿過 之孔者。 或者’本發明之半導體裝置製造方法係一種包含有一在 半導體基板之所望區域透過一掩模來進行離子植入之製程 的半導體裝置製造方法，且該掩模係一具有··第一薄膜、 85019 1228277 形成於部分該第一薄膜之第一表面上的支撐框、形成於該 第一薄膜之第二表面上之第二薄膜、以及形成於該第一與 第二薄膜中為該支撐框所圍起來之部分上而供由該第一表 面侧入射之帶電粒子束或電磁波穿過之孔，且在該第一薄 膜與该第二薄膜之至少其中之一被導入有雜質，用以控制 内部應力者。 藉此’將可以減低一因離子植入所致掩模之損壞，而長 壽化掩模。又，根據本發明之半導體裝置製造方法，由於 不需要一供離子植入之光阻，將可以大幅減少半導體裝置 之製造成本與所需時間。 【實施方式】 以下’就本發明之掩模與其製造方法，以及半導體裝置 之製造方法之實施態樣，參照圖式作一說明。 實施例1 圖2為本發明之掩模截面圖。刻模掩模1在薄膜2上有一 保護膜3，且在薄膜2與保護膜3上形成有一供離子束通過 之孔4。當利用刻模掩模1進行離子植入時，離子束係由保 護膜3側入射，並在穿過孔4之後，打入一被配置在薄膜2側 之半導體基板所望位置上。 薄膜2屬矽層5之一部分，為支撐框（frame)6所支撐。矽層 5與框6之間的氧化矽層7，係在形成框6之製程中作為蝕^ 停止層用。保護膜3被形成於薄膜2之離子束入射側這一面 上。本實施例一之刻模掩模丨中之保護膜3雖使用厚ι〇 之 聚甲基丙晞酸甲酯（曱基丙晞樹脂）（PMMA)為例，但也可以 85019 1228277 使用其它樹脂膜。 、 尤光f生树爿曰膜來作為保護膜時，如後面所述，雖可 二利用曝光而在保護膜上形成孔，但若藉㈣刻而在保護 ，上形成孔時’保護膜之材料不限定於感光性樹脂。只要 疋種不會損傷到薄膜2即可剝離者，由樹脂以 形成保護膜亦可。 十不

”久，忒上述本實施例之掩模製造方法，參照圖3作一戈 首先，如圖3A所示，在⑽基板u之兩表面上，形成L 基板11係切基板14上隔著氧化 刻時H 層5者。氮切層13在料基板14進行触 寺係作為钱刻掩模用。 化:二也氮切層12、13而形成氧切層。氮 亡，:\ (或氧化石夕層）之厚度可以例如10〜1000聰左 -厚_議之氮切心 ，係例如形成 心光Γ3Β所示在碎基板14之底面，隔著氮化梦層 域；且有門口再：行曝光、顯影’而形成一在薄膜形成區 Λ Υ具I開口又光阻1 5。 行I其如圖3C所示，以光阻15為掩模，對氮化珍層η進 =:，而將光阻15之圖案，轉印至氮 來除去光阻1 5。 丹 其次， 進行银刻 形成一由 火匕層13為掩/氏…对吟卷相 ’再除去薄膜形成區域中之矽基板14。藉此， 碎基板14構成之框6。該㈣可以例如-利用歲 85019 1228277 化鉀（KOH)或四甲基銨氫氧化物（TMAH)所進行之渴蝕刻， 或是-利用氟系氣體之乾關來進行。在進行石夕基板咐 韻刻時，氧化碎層7係作為钱刻停止層。 。其次二如圖3E所示，除去氮化矽層…13。氮化矽層μ、 13可以藉由一例如利用熱磷酸之濕蝕刻來去除。 其次如圖3F所示，在石夕層5之表面上塗佈一層光阻，再進 行曝光、顯影，而形成一具有離子植入圖案開口之光阻16。 其次’如圖3G所示，以光阻16為掩模，對石夕層$進行乾蝕 刻’而將綠16之圖案轉窝至⑦層5上。藉此，將切… 上形成孔4。之後，除去光阻丨6。 曰 其次，如圖3H所示，對氧化石夕層7由其底面側（框_)進 行乾姓刻或濕蝕刻，而將薄膜部分之氧化矽層7除去。在此 —乾姓刻中，可以使用例如CF4。在濕㈣中，可 用敦酸卿。藉由以上製程，即形成—具有孔4之薄膜2。 、但是’在上述圖3F至圖3H所示之製程中，也可以作以下 ^更。如圖職示，在除去氮化石夕層i2、i3之後’如圖 所不，對氧切層7由其底面側（框6側）進行乾㈣或渴钱 刻，以除去薄膜部分之氧化石夕層7。在該乾姓刻中，可以、例 如使用C F 4。而濕蝕刻可以例如使用氟酸⑽)。 '佳其次，如圖輯示，切層5之表面塗佈上—層光阻，再 m形成—具有離子植人

口的光阻16。 j厂开 J 其次，以光阻16為掩模 16之圖案轉寫至矽層5上。 ’對矽層5進行乾蝕刻，而將光阻 藉此，在矽層5上形成孔4。之後， 85019 -12- 1228277 猎由除去光阻16，而如圖3H所示，形成一具有孔4之薄膜 如上所述，亦可在形成孔4之前，除去薄膜部分之氧化 矽層7。 —其次，如圖3K所示，在薄膜2之離子束入射側表面上黏著 —保護膜3。其中，保護膜3可以係由pMMA預先作成膜狀， 再裁成薄膜2所要被覆蓋之尺寸者。保護膜3之大小未必要 與薄膜2相同’只要可以覆蓋薄膜2中離子束所要入射之部 刀即可。保心3<厚度’可以因應刻模所要被使用之離子 植入製程當中所用之離子打入加速能量來決定。 .例如，若加速能量WV時，保護膜3之厚度需要2〜5 μπι ’但是，需要之保護膜3之厚度亦可0應要打人之離子種類 而變化，·而且，需要之保護膜3厚度一般係比例於加速能量。 -人如圖儿所不，對薄膜2之一與保護膜3相反側之表 :射波長356麵之紫外線（i線）。但是，保護膜3若具有感 =性，亦可照射消以外之紫外線。或者，照射電子束等帶 ^子束亦可。被照射之i線為薄膜2所 的保護膜3會被曝光。 之$刀 藉由進行-對保護膜3之顯影，保護膜3中之圖几 所不製程中被曝光之部分將 望， 1刀朴T被熔化，而形成一自我對準 4月旲2艾孔4的孔。藉由以上 本實施例所揭刻模掩模卜 &了件到—如圖靖示之 如上所述，亦可不藉由對 孔4，而设祖… 于保心3進行曝光與顯影來形成 而疋對保護膜3進行乾触刿； 如_ 仃粍蝕刻而形成孔4。在此場合，則 如圖3K所不，在黏著保護 便專艇2义一與保護膜3 85019 -13 - 1228277 相^侧之表面接觸氧氣電漿，而在保護膜3上形成孔4。在 S乾蝕刻中，要使用一種對於作為薄膜2之材料的矽係不具 有’舌性，但對於作為保護膜3之材料的PMMA等有機樹脂具 有活性的姓刻氣體。至於上述蝕刻氣體則可舉例如氧氣。 實施例2 圖4為本實施例之掩模截面圖。刻模掩模21係使用層積層 來作為薄片22。其中，薄片22係由作為第一薄膜之多晶矽 層23與作為第二薄膜之氮化矽層24這二層所構成。多晶矽 層23與氮化矽層24中，在刻模掩模之製造過程中，受到一 藉由離子植入所致之應力控制。在薄片22上形成有一供離 子束通過之孔25。離子束係由多晶矽層23侧入射，穿過孔 25之後，打入至一配置於氮化梦層24侧之半導體基板所望 位置上。 薄片22為框26所支撐。在多晶矽層23與框26之間的氧化 矽層27，在一形成框26之製程中係作為蝕刻停止層用。多 晶石夕層23之厚度以在刻模掩模21被使用於離子植入時，能 充分阻擋所打入之離子為原則。 其次’就上述本實施例所揭掩模之製造方法，參照圖5 作說明。首先，如圖5 A所示，在矽基板31上，形成一氧化 矽層27，再於其上方形成多晶矽層23。氧化矽層27之厚度 例如約100 nm左右。 多晶石夕層23之厚度例如1 〇 μιη，多晶石夕層23之厚度，係因 應刻模掩模21要被使用之離子植入當中之離子打入加速能 量而設定，其可因打入離子之種類而加減變化，當加速能 85019 -14- 1228277 量為1 MeV時，一般而言，多晶石夕層23之厚度係約丨〜^ μηχ。 需要之多晶矽層23厚度比例於離子打入加速能量。 其次，如圖5Β所示，對多晶矽層23進行一定劑量離子植 入，使其内部應力約為零◦一般而言，與構成母材之原子 相比’若打入半彳翌較大的離子’將在壓縮方向上產生内部 應力變化，而若打入半徑較小的離子，將在延伸方向上產 生内部應力變化。離子的打入量與内部應力之間的關係可 以藉由實驗而調查得，亦有理論性模式被建立了（例如八·

Degen et al·，Proc· SPIE 3997, 395 (2000)) 〇 在對多晶梦層23進行離子植入之後，進行退火程序而使 夕晶石夕層23之結晶性回復。另外，藉由進行退火程序，將 可以使離子均勻地擴散於多晶矽層23内。藉由使多晶石夕層 23之内部應力約為零，當將刻模掩模21使用於離子植入 時’即使多晶矽層23有被打入離子，亦可將薄片之變形量 抑制土最小。藉此，將可以防止一起因於刻模掩模21之圖 案歪斜，或内部應力之不均所造成之薄片損傷。 其次，如圖5C所示，在層積體之兩面形成氮化矽層24、 32。藉由氮化矽層24，薄片22部分（參見圖4)之多晶矽層u 將受到支撐。氮化矽層24之厚度與内部應力分別不滿足特 足值時，薄片將彎曲，圖案將產生歪斜。 氮化矽層24所需要之厚度與内部應力，因應薄片尺寸而 決定。例如，當薄片尺寸為20 mm時，為使薄片不產生彎曲， 氮化矽層24之厚度要達到500 nm，内部應力要在1〇 MPa。 如圖5D所示，對氮化矽層24進行離子植入，以使氮化矽 85019 -15- 1228277 層24之内邵應力達到該值。之後， 層24内之離子濃度均勾。 仃退火，以使氮切 24中之離子，可舉例 夕晶矽層23與氮化矽層 平則如磷、硼、砰等。 :’若變更第—薄膜與第二薄膜之材質 ‘ 與第二薄膜兩方，者 、 丨、 溥膜 盘豆後之n。“ 整内部應力之離子植入， 對第；二要溥片之内部應力可以控制在所望之值， 弟二薄膜兩者其中之-進行離子植入與退 /、/人’如圖5Ε所示，在石夕其士 土板31足辰面側氮化矽層： 以框26 (參照圖句之圖案 a 口木开y成先阻，再以光阻為掩模： 化矽層32進行蝕刻。之後，除去光阻。 '佳其次，如圖5F所示，以氮化石夕層32為掩模，對石夕基板3 …刻。藉此，形成框26。石夕基板31之韻刻與實施例_ ‘，可用濕蝕刻或乾钮刻進行。其中，氧化矽層 為蝕刻停止層。 ^ 其次，如圖5G所示，對氮切層％與多晶石夕層^進行乾 形成孔25。該㈣係在氮切層24上形成光阻，以 先阻為掩模而進行。㈣後，除去氮㈣層24上之光阻。 、之後，對氧化矽層27由形成有框26這一側進行乾蝕刻或 截餘刻。藉此’薄片22部分之氧切層27將被除去，而得 到—如圖4所示之刻模掩模21。 、又，如圖5F所示，在對矽基板31進行蝕刻後，形成孔 之岫，亦可除去薄片邵分之氧化矽層27。在此情形下，如 固Η所示，係對氧化矽層27由底面侧（框26側）進行乾蝕刻 85019 -16- 1228277 或濕钱刻，而除去薄片部分之氧化矽層27。在乾蝕刻中， 可以使用例如CF4。而在濕蝕刻則可以使用例如氟酸（HF)。 之後，在氮化矽層24上形成光阻，並以光阻為掩模，對 氮化矽層24與多晶矽層23進行乾蝕刻，而形成孔25，之後 再除去光阻。像這樣，即可形成一具有孔25之薄片22。 根據上述本發明之實施例所揭掩模，該構成薄片22之多 晶矽層23之厚度，充分厚至可以吸收離子打入加速能量即 可又，多晶矽層23與氮化矽層24之内部應力會因離子植 入而被最佳化。藉此，當將掩模使用於離子植入時，即可 防止一因所打入之離子所造成之薄片損傷。 本實施例所揭半導體裝置製造方法包含有一利用上述膏 施例-所揭刻模掩模而不用光阻之下，進行離子植入之製 程。圖6顯示本實施例所揭半導體裝置製造方法之流程圖。 ^圖6所示’在步驟！（ST1)中，於掩模之薄膜上形成孔。在 A2(ST2)中’在薄膜上形成保護膜。在步驟3阳）中， it:分上之保護膜。在步驟4 (ST4)中，隔著掩模，對 +導體基板進行離子植入。 (^=ΓΤ5)中，若保護膜因離子束而劣化，即在步驟6 )中除去保㈣。保護膜可以例如藉由進行—以氧氣電 行《灰化或洗淨處理而剥離之。保護膜已被除去之 =:再=豕圖城所示之製程而形成保護膜(步驟2) 護膜沒有因為離子束 / .牡5右保 予束而*化的話’即將掩模 85019 -17- 1228277 子植入製程（步驟4)中。 當使用實施例一之刻模掩模來進行離子植入時，離子會 被保護膜3所阻擋。因此，薄片2之劣化即被防止。亦即: 掩模之長壽命化或重複利用變為可能，而能減低半導體裝 置之製造成本。 2 又，根據本實施例所揭半導體裝置之製造方法，由於不 需要一供光阻形成用之照相刻版製程，或是一離子植入後 之光阻剝離製程，因而半導體裝置製造之週轉時間（Μ (turn all〇Wed time))將可縮短，製造成本亦可大幅減低。 貫施例4 —本實施例所揭半導體裝置之製造方法包含有一利用上述 實施例二所揭刻模掩模而不使用光阻來進行離子植入之製 程。圖7顯示一本實施例所揭半導體裝置之製造方法的流程 圖。^圖7所示，在步驟1(ST1)中，係製作一具有其内部應 力己焚到調整之薄膜的掩模。在步驟2 (ST2)中，係透過掩 模來對半導體基板進行離子植入。在步驟3 (8丁3)中，若薄 片沒有因為離子束而劣化的話，將掩模再度使用於離子植 入製私（步驟2)中。在步驟3中，若薄片有因為離子束而劣化 的話’在步騾4 (ST4)中即廢棄掩模。 田利用貫施例二所揭刻模掩模來進行離子植入時，離子 刼被夕曰曰矽層23所阻擋。由於薄片22之内部應力受到適當 之控制，即使多晶矽層23有被打入離子，薄片22之劣化亦 a被防止。藉此，掩模之長壽命化或重複利用性即變得可 能’而能減低半導體裝置之製造成本。 85019 -18- 1228277

本亦可大幅減低。 k置足製造方法，不需要 ’或是一離子植入後之光 :之TAT將可縮短，製造成

•法以及半導體裝置等之製造方 :明。例如，亦可將本發明之掩 之其它製程，例如離子束照相 又’本發明之掩模亦可適當地 而是以特定之掩模圖案將X線、 、紫外線、光等所謂電磁波照 此外’在不脫本發明之要旨的 範圍内，可以進行種種變更。 根據本發明之掩模，受到帶電粒子線照射之掩模的耐久 性提高了。根據本發明之掩模製造方法，將可以製造出一 對於帶電粒子束具有充分強度的掩模。 根據本發明之半導體裝置之製造方法，將可以大幅減少 離子植入製程中所要之成本與時間。 【圖式簡單說明】 圖1A〜1F為習知掩模製造方法之製程截面圖。 圖2為本發明之實施例一所揭掩模之截面圖。 圖3 A〜3L為本發明之實施例一所揭掩模製造方法之製程 截面圖。 圖4為本發明之實施例二所揭掩模之截面圖。 圖5 A〜5H為為本發明之實施例二所揭掩模製造方法之製 85019 -19- 1228277 程截面圖。 圖6為本發明之實施例三所揭半導體裝置製造方法之流 程圖。 圖7為本發明之實施例四所揭半導體裝置製造方法之流 程圖。 【圖式代表符號說明】 1、 2 1…刻模掩模 2、 22…薄片 3...保護膜 4、 25、108 …孔 5、 106···矽層 6、 26 > 107 …框 7、 27、105···氧化矽層 11、 101…SOI基板 12、 13、24、32、102、103·..氮化矽層 14、31、104...矽基板 1 5、1 6…光阻 23…多晶矽層 85019 -20-

Claims (1)

1228277 拾、申請專利範圍： h 一種掩模，具有： —薄膜； 形成於邵分該薄膜上之保護膜； 形成於該薄膜上且圍住該保護膜之支撐框；以及 形成於該薄膜與保護膜中，供由該保護膜侧入射之 帶電粒子束或電磁波穿過之孔。 申Μ專利範圍第1項所述之掩模，其中該帶電粒子束為 離子束。 3·如申請專利範圍第1項所述之掩模，其中該保護膜之厚度 係依使用該掩模之離子植入製程中的離子打入加速能 量而被決定。 4. 如申請專利範圍第丨項所述之掩模，其中該保護膜之材料 包含感光性樹脂。 5. —種掩模，具有·· 第一薄膜； 形成於部分該第一薄膜之第一表面上的支撐框； 形成於孩第一薄膜之第二表面上之第二薄膜；以及 形成於該第一與第二薄膜中為該支撐框所圍起來之部 刀上而供由该第一表面侧入射之帶電粒子束或電磁波穿 過之孔；而且 在孩第一薄膜與該第二薄膜之至少其中之一被導入有 雜質，用以控制内部應力。 6. 如申請專利範圍第5項所述之掩模，其中該帶電粒子束為 85019 1228277 離子束。 7. 如申請專利範園第5項所述之掩模，其中該第一薄膜之厚 度，依使用該掩模之離子植入製程中㈣子打入加速能 量而被決定。 8. 如申請專利範圍第5項所述之掩模，其中該第二薄膜之厚 度與該内部應力，係因應該支撐框所圍起來之部分的大 小而決定。 9. 如申請專利範園第5項所述之掩模，其中該雜質係藉由離 子植入而被導入，且在將該雜質導入該第一薄膜與該第 二薄膜之至少其中之一之該離子植入之後，進行退火。 10· —種掩模製造方法，包含： 一在基材上隔著一犧牲膜形成一薄膜之步驟； 一除去邵分該基材之一部份，直到露出該犧牲膜為止， 而形成一由該基材所構成之支撐框的步驟； 在該薄膜之沒有形成該支撐框之部分上，形成第一孔 之步騾； 除去該犧牲膜中沒有形成該支撐框之部分的步驟； 在忒薄膜之該支撐框側第一表面上沒有形成該支撐框 <邵分上，形成一保護膜之步驟；以及 在邊保護膜上，與該第一孔自我對準地形成第二孔的 步驟。 U·如申請專利範圍第10項所述之掩模製造方法，其中·· 為开y成居保濩膜之步驟包括一貼著感光性樹脂膜的製 程； 85019 1228277 孩形成第二孔之製程包括一由該薄膜之 透過^第一孔而對該保護膜進行曝光之製程；以及11 12. 13. 14. 15. 16. 對Μ保護膜進行顯影再除去曝光部分之製程。 如申請專利範圍第1〇項所述之掩模製造方法，兑/ 成第二孔之製程具有1該薄膜為掩 保❹ 行姓刻之製程。 膜進 如申請專利範圍第10項所述之掩模製 士今楚 W 、 乃/奢其中在形 “弟-孔《後，才進行該除去該犧牲膜中沒 支撐框之部分的製程。 成Μ 一種掩模製造方法，包含有： 在基材上隔著一犧牲膜形成一第一薄膜之步騾； 對該第-薄膜植入雜質，以調整該第—薄膜之 力的步驟； … 在該第一薄膜上形成一第二薄膜之步驟； 除去部分該基材直到該犧牲膜露出來而形成一由該基 材所構成之支撐框的步騾； ~ 土 、在該第一與第二薄膜中沒有形成該支撐框之部分，形 成一孔之步騾；以及 7 除去該犧牲膜中沒有形成該支撐框之部分的步·驟。 如申請專利範圍第14項所述之掩模製造方法，其中還包 各有一在形成孩第二薄膜後，且在形成該支撐框之前， 知雜質植入該第二薄膜，以調整該第二薄膜之内部應力 的製程。 〜 如申請專利範圍第14項所述之掩模製造方法，其中係在 85019 1228277 進仃邊除去該犧牲膜中沒有形成 形成該孔之製程之前， 該支撐框之部分的製程 17, 一禋枪筷製造方法，包含有： 在基材上隔著一犧牲 在該第-薄膜上來… 吴〈步驟； , 上形成—弟二薄膜之步驟； 對孩第二薄膜植入雜質 力的步驟； u弟—薄^内部應 隊玄那分茲基材之„立 一 β刀直到孩犧牲膜露出來而形成 一由孩基材所構成之支撐框的步驟； 在ρ玄弟 與弟二薄膜Φ读古：¢/ 〇?、、 子膜〒/又有形成孩支撐框之部分， 成一孔之步騾；以及 乂 除去該犧牲膜中沒有形成該支撐框之部分的步驟。 18.如中請專利範圍第17項所述之掩模製造方法，1中係在 形成該孔之製程之前，進㈣除去該犧牲財沒有形成 該支撐框之部分的製程。 19· 一種半導體裝置製造方法，係一種包含有一在半導體基 板之所期望區域，透過掩模進行離子植入之製程的半導 體裝置製造方法，且 該掩模係一具有一薄膜、一形成於部分該薄膜上之保 護膜、一形成於該薄膜上且圍住該保護膜之支撐框、以 及形成於該薄膜與保護膜中之孔者。 20· —種半導體裝置製造方法，係一種包含有一在半導體基 板之所期望區域，透過掩模進行離子植入之製程的半導 體裝置製造方法，且 85019 1228277 該掩模係一具有：第一薄膜、形成於邵分該第一薄膜 之第一表面上的支撐框、形成於該第一薄膜之第二表面 上之第二薄膜、以及形成於該第一與第二薄膜中為該支 撐框所圍起來之部分上而供入射至該第一表面侧之離子 束穿過之孔；且 在該第一薄膜與該第二薄膜之至少其中之一被導入有 雜質，用以控制内部應力者。 85019