WO2004003985A1 - マスクおよびその製造方法並びに半導体装置の製造方法 - Google Patents

マスクおよびその製造方法並びに半導体装置の製造方法 Download PDF

Info

Publication number
WO2004003985A1
WO2004003985A1 PCT/JP2003/007377 JP0307377W WO2004003985A1 WO 2004003985 A1 WO2004003985 A1 WO 2004003985A1 JP 0307377 W JP0307377 W JP 0307377W WO 2004003985 A1 WO2004003985 A1 WO 2004003985A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
film
mask
support frame
forming
Prior art date
Application number
PCT/JP2003/007377
Other languages
English (en)
French (fr)
Inventor
Kaoru Koike
Original Assignee
Sony Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corporation filed Critical Sony Corporation
Priority to EP03736139A priority Critical patent/EP1542265A1/en
Priority to JP2004517251A priority patent/JPWO2004003985A1/ja
Priority to KR10-2004-7019757A priority patent/KR20050010862A/ko
Priority to US10/516,414 priority patent/US20060051936A1/en
Publication of WO2004003985A1 publication Critical patent/WO2004003985A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof

Definitions

  • the present invention relates to a mask, a method of manufacturing the same, and a method of manufacturing a semiconductor device.
  • the present invention relates to a mask, a method of manufacturing the same, and a method of manufacturing a semiconductor device. More particularly, the present invention relates to a method of manufacturing a mask used in an ion implantation process and a method of manufacturing a semiconductor device using a stencil mask for ion implantation.
  • an ion implantation step is indispensable for producing a channel region and the like.
  • the resist is denatured by ions implanted into the resist in the ion implantation step, and the resist after ion implantation becomes difficult to peel off.
  • a series of steps such as resist coating, lithography, and resist stripping are required, which is a factor that increases the manufacturing cost of semiconductor devices.
  • silicon nitride films 102 and 103 are formed on both sides of an SOI substrate 101.
  • the SOI mask 101 has a silicon layer 106 on a silicon substrate 104 via a silicon oxide film 105.
  • the silicon nitride film 103 is used as an etching mask when etching the silicon substrate 104.
  • a silicon oxide film may be formed instead of the silicon nitride films 102 and 103.
  • the Jiii of the silicon nitride films 102 and 103 is, for example, about 10 to 100 nm, and is determined in consideration of the thickness of the silicon substrate 104 and the like.
  • silicon nitride films 102 and 103 having a thickness of 200 nm are formed.
  • a photoresist (not shown) is formed on the back surface of the silicon substrate 104 via a silicon nitride film 103, and the silicon nitride film 103 is formed using the photoresist as a mask. Dry etching. After removing the silicon nitride film 103 in the membrane formation region, the photoresist is removed.
  • a gate etching is performed on the silicon substrate 104 using the silicon nitride film 103 as a mask to remove the silicon substrate 104 in the membrane formation region.
  • a support frame (frame) 107 made of silicon film 104 is formed.
  • the silicon oxide film 105 becomes an etching stopper.
  • the silicon nitride films 102 and 103 are removed.
  • a photoresist (not shown) having a window with an ion implantation pattern is formed on the surface of the silicon layer 106, and then the silicon layer 106 is formed using the photoresist as a mask. 6 is dry-etched. After forming the hole 108 in the silicon layer 106, the photoresist is removed.
  • dry etching or wet etching is performed on the silicon oxide film 105 from the back side (the frame 107 side) to remove the silicon oxide film 105 in the membrane portion.
  • dry etching for example, CF 4 can be used.
  • hydrofluoric acid (HF) can be used for the photo-etching.
  • the present invention has been made in view of the above-described problems, and accordingly, the present invention provides a highly durable mask having sufficient strength for ion implantation, a method of manufacturing the same, and a semiconductor device using such a mask. It is an object of the present invention to provide a method for producing the same.
  • the mask of the present invention includes a thin film, a protective film formed on a part of the thin film, a support frame formed on the thin film so as to surround the protective film, And a hole formed in the thin film and the protective film, for transmitting a charged particle beam or an electromagnetic wave incident on the protective film side.
  • the mask according to the present invention includes a first thin film, a support frame formed on a part of the first thin film on the first surface, and a second thin film formed on the second surface of the first thin film. And a hole formed on the first and second thin films in a portion surrounded by the support frame and transmitting a charged particle beam or an electromagnetic wave incident on the first surface side.
  • An impurity is introduced into at least one of the thin film and the second thin film so as to control internal stress.
  • a method of manufacturing a mask according to the present invention includes the steps of: forming a thin film on a base material via a sacrificial film; removing a portion of the thin film until the sacrificial film is exposed; Forming a first hole in a portion of the thin film where the support frame is not formed, and removing the sacrificial film in a portion where the support frame is not formed. Forming a protective film on the first surface of the thin film on the side of the support frame, on which the support frame is not formed; and forming a protective film on the protective film in a self-aligned manner with the first hole. Forming a second hole.
  • a step of forming a first thin film on a base material via a sacrificial film implanting an impurity into the first thin film; Adjusting the thickness, forming a second thin film on the first thin film, and removing a part of the base material until the sacrificial film is exposed, thereby forming a support frame made of Forming a hole in the first and second thin films at a portion where the support frame is not formed, and removing the sacrificial film at a portion where the support frame is not formed.
  • a method for manufacturing a semiconductor device is a method for manufacturing a semiconductor device including a step of performing ion implantation through a mask on a desired region of a semiconductor substrate, A mask, a thin film, a protective film formed on a part of the thin film, a support frame formed on the thin film so as to surround the protective film, and holes formed in the thin film and the protective film. And a mask having holes for transmitting the charged particle beam incident on the protective film.
  • a method of manufacturing a semiconductor device is a method of manufacturing a semiconductor device including a step of ion-implanting a desired region of a semiconductor via a mask, wherein the mask includes a first thin film. And a support formed on a part of the first thin film on the first surface. A frame; a second thin film formed on a second surface of the first thin film; and a portion formed on the first and second thin films in a portion surrounded by the support frame, and incident on the first surface side.
  • a mask having holes for transmitting charged particle beams or electromagnetic waves, and at least one of the first thin film and the second thin film, into which impurities are introduced so as to control internal stress.
  • FIG. 1A to: LF is a cross-sectional view showing a manufacturing process of a conventional mask manufacturing method.
  • FIG. 2 is a cross-sectional view of the mask according to Embodiment 1 of the present invention.
  • 3A to 3L are cross-sectional views illustrating the manufacturing steps of the mask manufacturing method according to Embodiment 1 of the present invention.
  • FIG. 4 is a sectional view of a mask according to Embodiment 2 of the present invention.
  • 5A to 5H are cross-sectional views illustrating manufacturing steps of a method for manufacturing a mask according to Embodiment 2 of the present invention.
  • FIG. 6 is a flowchart showing a method for manufacturing a semiconductor device according to Embodiment 3 of the present invention.
  • FIG. 7 is a flowchart showing a method for manufacturing a semiconductor device according to Embodiment 4 of the present invention.
  • FIG. 2 is a cross-sectional view of a mask of this embodiment.
  • the stencil mask 1 has a protective film 3 on a membrane 2, and a hole 4 through which an ion beam passes is formed in the membrane 2 and the protective film 3.
  • the ion beam is incident on the protective film 3 side, passes through the hole 4, and is implanted at a desired position on the semiconductor substrate disposed on the membrane 2 side .
  • the membrane 2 is a part of the silicon layer 5 and is supported by a support frame (frame) 6.
  • the silicon oxide film between the silicon layer 5 and the frame 6 is used as an etching stopper layer in the step of forming the frame 6.
  • the protective film 3 is formed on the surface of the membrane 2 on the side where the ion beam is incident.
  • a polymethyl methacrylate (methacrylic resin) (PMMA) film having a thickness of 10 zm is used as the protective film 3, but other resin films can be used. .
  • a hole can be formed in the protective film by exposure, but when the protective film is etched to form a hole, the material of the protective film is photosensitive. It is not limited to resin.
  • a protective film made of a material other than resin may be formed as long as it can be peeled off without damaging the membrane 2.
  • a silicon oxide film may be formed instead of the silicon nitride films 12 and 13.
  • the thickness of the silicon nitride film 12 or 13 (or the silicon nitride film) is, for example, about 10 to 100 nm, and is determined in consideration of the thickness of the silicon film 14 and the like.
  • silicon nitride films 12 and 13 having a thickness of 20 nm are formed.
  • a photoresist is applied to the back surface of the silicon substrate 14 via the silicon nitride film 13, and then exposed and developed to form a photoresist 1 having a window in a membrane formation region. Form 5.
  • the silicon nitride film 13 is dry-etched using the photoresist 15 as a mask, and the pattern of the photoresist 15 is transferred to the silicon nitride film 13. The photoresist 15 is removed.
  • the silicon substrate 14 is etched using the silicon nitride film 13 as a mask to remove the silicon substrate 14 in the membrane formation region.
  • a frame 6 made of silicon 14 is formed. This etching is performed, for example, by gate etching using lithium hydroxide (KOH) or tetramethylammonium hydroxide (TMAH), or by dry etching using a fluorine-based gas. It can be carried out.
  • the silicon oxide film 7 becomes an etching dust layer.
  • the silicon nitride films 12 and 13 are removed.
  • the silicon nitride films 12 and 13 can be removed by, for example, wet etching using hot phosphoric acid.
  • a photoresist is applied to the surface of the silicon layer 5, and then exposed and developed to form a photoresist 16 having a window with an ion implantation pattern.
  • the silicon oxide film 7 is dry-etched or wet-etched from the back side (the frame 6 side) to remove the silicon oxide film 7 in the membrane portion.
  • CF 4 can be used. It can.
  • etching for example, hydrofluoric acid (HF) can be used.
  • the steps shown in FIGS. 3F to 3H described above can be modified as follows.
  • the silicon oxide film 7 is dried or wet-etched from the back side (the frame 6 side) as shown in FIG. 31 as shown in FIG. Then, the silicon oxide film 7 in the membrane portion is removed.
  • CF 4 can be used.
  • hydrofluoric acid (HF) can be used.
  • a photoresist is applied to the surface of the silicon layer 5, and then exposed and developed to form a photoresist 16 having a window with an ion implantation pattern.
  • a membrane 2 having holes 4 is formed as shown in FIG. 3H.
  • the silicon oxide film 7 in the membrane portion may be removed before the formation of the hole 4.
  • a protective film 3 is attached to the surface of the membrane 2 on the side where the ion beam is incident.
  • the protective film 3 a film in which PMMA is formed into a film shape in advance and cut into a size to cover the membrane 2 is used.
  • the size of the protective film 3 does not necessarily have to be the same as that of the membrane 2, as long as the portion of the membrane 2 where the ion beam enters is covered.
  • the thickness of the protective film 3 is determined according to the ion implantation acceleration energy of the ion implantation process using a stencil mask. For example, when the acceleration energy is 1 MeV, the thickness of the protective film 3 is 2 to 5 ⁇ 1. ! 1 Required. However, the required thickness of the protective film 3 varies depending on the type of ions to be implanted. Also, the required thickness of the protective film 3 is generally It is proportional to lugi.
  • the surface of the membrane 2 opposite to the protective film 3 is irradiated with ultraviolet light (i-line) having a wavelength of 356 nm.
  • ultraviolet light i-line
  • the protective film 3 has photosensitivity, ultraviolet rays other than the i-line may be irradiated.
  • a charged particle beam such as an electron beam may be irradiated. The irradiated i-ray is blocked by the membrane 2, and only the protective film 3 in the hole 4 is exposed.
  • the exposed portion of the protective film 3 in the step shown in FIG. 3L is solubilized, and holes are formed in the holes 4 of the membrane 2 in a self-aligned manner.
  • the stencil mask 1 of the present embodiment shown in FIG. 2 is obtained.
  • the protective film 3 may be dry-etched to form the hole 4. In this case, as shown in FIG. 3K, after attaching the protective film 3, oxygen plasma is applied from the surface of the membrane 2 opposite to the protective film 3 to form holes 4 in the protective film 3.
  • an etching gas that is inactive with respect to silicon as a material of the membrane 2 and active with respect to an organic resin such as PMMA as a material of the protective film 3 is used.
  • An example of such an etching gas is oxygen.
  • FIG. 4 is a cross-sectional view of the mask of the present embodiment.
  • the stencil mask 21 uses a laminated film as the membrane 22.
  • the membrane 22 is composed of two layers, a polysilicon layer 23 as a first thin film and a silicon nitride film 24 as a second thin film. Stress control by ion implantation is performed on the polysilicon layer 23 and the silicon nitride film 24 during the manufacturing process of the stencil mask.
  • the membrane 22 has a hole 25 through which the ion beam passes. The ion beam enters the polysilicon layer 23 side, penetrates the hole 25, and is implanted at a desired position of the semiconductor device arranged on the silicon nitride film 24 side.
  • Membrane 22 is supported by frame 26.
  • Polysilicon layer 2 3 The silicon oxide film 27 between the frame 26 and the frame 26 is used as an etching stopper layer in the step of forming the frame 26.
  • the stencil mask 21 is used for ion implantation, the polysilicon layer 23 is formed with a sufficient thickness to stop ions to be implanted.
  • a silicon oxide film 27 is formed on a silicon substrate 31 and a polysilicon layer 23 is formed thereon.
  • the silicon oxide film 27 is formed, for example, with a thickness of about 100 nm.
  • the thickness of the polysilicon layer 23 is, for example, 10 m.
  • the thickness of the polysilicon layer 23 is set according to the ion implantation acceleration energy of the ion implantation in which the stencil mask 21 is used. Although it varies somewhat depending on the type of ions to be implanted, when the acceleration energy is 1 MeV, the polysilicon layer 23 is generally formed with a thickness of about 1 to 5 zm. The required thickness of the polysilicon layer 23 is proportional to the ion implantation acceleration energy.
  • ions are implanted into the polysilicon layer 23 at a predetermined dose, and the internal stress is reduced to almost zero.
  • the internal stress changes in the compression direction when ions with a larger radius than the atoms that make up the base material are implanted, and in the tensile direction when ions with a smaller radius are implanted.
  • the relationship between the amount of implanted ions and the internal stress has been well studied experimentally, and a theoretical model has been established (for example, see A. Degen et al., Proc. SPIE 3997, 395 (2000)). .
  • annealing is performed to restore the crystallinity of the polysilicon layer 23.
  • the annealing uniformly diffuses ions into the polysilicon layer 23.
  • silicon nitride films 24 and 32 are formed on both surfaces of the laminate.
  • the polysilicon layer 23 of the membrane 22 (see FIG. 4) is supported by the silicon nitride film 24. If the thickness and the internal stress of the silicon nitride film 24 are less than the predetermined values, the membrane bends and the pattern is distorted.
  • the thickness and internal stress required for the silicon nitride film 24 are determined according to the membrane size. For example, if the membrane size is 20 mm square, the thickness of the silicon nitride film 24 must be 500 nm and the internal stress must be 10 MPa to prevent the membrane from bending. There is.
  • ions are implanted into the silicon nitride film 24 so that the internal stress of the silicon nitride film 24 becomes this value. Thereafter, annealing is performed to make the ion concentration in the silicon nitride film 24 uniform.
  • the ions implanted into the polysilicon layer 23 and the silicon nitride film 24 include, for example, phosphorus, boron, arsenic, etc.
  • Ion implantation and annealing may be performed on one of the second thin films.
  • a resist is formed in a pattern of a frame 26 (see FIG. 4) on the silicon nitride film 32 on the back surface of the silicon fiber 31 and the silicon nitride is used as a mask.
  • the film 32 is etched. After that, the resist is removed.
  • the silicon substrate 31 is etched using the silicon nitride film 32 as a mask. Thereby, a frame 26 is formed. Etching of the silicon substrate 31 is performed by gate etching or dry etching as in the first embodiment.
  • the silicon oxide film 27 is used as an etching stopper layer. Used as
  • the silicon nitride film 24 and the polysilicon layer 23 are dry-etched to form holes 25.
  • This etching is performed by forming a resist on the silicon nitride film 24 and using the resist as a mask. After the etching, the resist on the silicon nitride film 24 is removed.
  • the silicon oxide film 27 is subjected to dry etching or gate etching from the back side (the frame 26 side) to remove the silicon oxide film 27 in the membrane portion.
  • dry etching for example, CF 4 can be used.
  • wet etching for example, hydrofluoric acid (HF) can be used.
  • a resist is formed on the silicon nitride film 24, and the silicon nitride film 24 and the polysilicon layer 23 are dry-etched using the resist as a mask to form holes 25, and then the resist is removed. In this manner, the membrane 22 having the holes 25 may be formed.
  • the polysilicon layer 23 constituting the membrane 22 is formed with a thickness sufficient to absorb the ion implantation acceleration energy. Further, the internal stress of the polysilicon layer 23 and the silicon nitride film 24 is optimized by ion implantation. This prevents the implanted ions from damaging the membrane when the mask is used for ion implantation.
  • FIG. 6 shows a flowchart of a method for manufacturing a semiconductor device according to the present embodiment.
  • step 1 holes are formed in the thin film of the mask.
  • step 2 a protective film is formed on the thin film.
  • step 3 ST3
  • the protective film at the hole is removed.
  • step 4 ST4
  • ions are implanted into the semiconductor substrate through the mask.
  • step 5 ST5
  • step 6 ST6
  • the protective film can be peeled off, for example, by performing ashing and cleaning treatments using oxygen plasma. After the protective film is removed, the protective film is formed again according to the steps shown in FIGS. 3K to 3L (Step 2), and the mask is used in the subsequent ion implantation steps. If the protective film is not deteriorated by the ion beam in step 5, the mask is used again in the ion implantation step (step 4).
  • the ions are stopped by the protective film 3. Accordingly, inferiority of the membrane 2 is prevented. In other words, the lifetime of the mask can be prolonged and the mask can be repeatedly used, and the manufacturing cost of the semiconductor device can be reduced.
  • a lithography step for forming a resist and a resist stripping step after ion implantation are not required, and the turnaround time ( ⁇ ) for manufacturing a semiconductor device is reduced.
  • the cost is reduced, and manufacturing costs can be significantly reduced.
  • the method for manufacturing a semiconductor device of the present embodiment includes a step of performing ion implantation without using a resist by using the stencil mask of the second embodiment.
  • FIG. 7 shows a flowchart of a method for manufacturing a semiconductor device of this embodiment.
  • step 1 a mask having a thin film whose internal stress is adjusted is manufactured.
  • step 2 ions are implanted into the semiconductor via the mask.
  • step 3 if the membrane is not degraded by the ion beam, the mask is used again in the ion implantation step (Step 2).
  • step 3 if the membrane has been deteriorated by the ion beam, the mask is discarded in step 4 (ST4).
  • the ions are stopped by the polysilicon layer 23. Since the internal stress of the membrane 22 is appropriately controlled, even when ions are implanted into the polysilicon layer 23, the deterioration of the membrane 22 is prevented. As a result, the lifetime of the mask can be extended and the mask can be repeatedly used, and the manufacturing cost of the semiconductor device can be reduced.
  • the lithography step for forming a resist and the resist stripping step after ion implantation are not required, so that the TAT for manufacturing a semiconductor device is reduced, and the manufacturing cost is significantly increased. Can be reduced.
  • Embodiments of the mask, the method for manufacturing the same, and the method for manufacturing a semiconductor device of the present invention are not limited to the above description.
  • the mask of the present invention can be used for other processes using charged particle beams, for example, ion beam lithography or electron beam lithography.
  • the mask of the present invention is appropriately used in a process of irradiating an electromagnetic wave, such as X-ray, EUV (Extreme Ultraviolet) light, ultraviolet light, or light, on a target to be exposed in a predetermined mask pattern instead of a charged particle beam. You can also.
  • various changes can be made without departing from the gist of the present invention.
  • the durability of the mask irradiated with the charged particle beam is improved.
  • the method of manufacturing a mask of the present invention it is possible to manufacture a mask having sufficient strength against charged particle beams.
  • the cost and time required for the ion implantation step can be significantly reduced.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Electron Beam Exposure (AREA)

Abstract

イオン注入に十分な強度を持つ耐久性の高いマスクおよびその製造方法と、そのようなマスクを用いた半導体装置の製造方法を提供する。薄膜と、薄膜上の一部に形成された、好適には感光性樹脂からなる保護膜と、薄膜上に保護膜を囲むように形成された支持枠と、薄膜および保護膜に形成された孔であって、保護膜側に入射する荷電粒子線または電磁波を透過させる孔とを有するマスクおよびその製造方法と、それを用いたイオン注入工程を含む半導体装置の製造方法。

Description

明 細 書 マスクおよびその製造方法並びに半導体装置の製造方法 技術分野
本発明は、 マスクおよびその製造方法並びに半導体装置の製造方法に関し、 特 に、 イオン注入工程に用いられるマスクおよびその製造方法と、 イオン注入にス テンシルマスクを用いる半導体装置の製造方法に関する。 背景技術
半導体装置の製造において、 イオン注入工程はチャネル領域の作製等に不可欠 である。 しかしながら、 イオン注入工程でレジストに打ち込まれるイオンによつ てレジストが変性し、 イオン注入後のレジストを剥離しにくくなるという問題が ある。また、レジストをイオン注入のマスクとして使用する場合、レジスト塗布、 リソグラフィおよびレジスト剥離といった一連の工程が必要となり、 半導体装置 の製造コストを押し上げる要因となっている。
これらの問題点を解決できる方法として、 2000 IEEE International Electron Devices Meeting (2000 IEDM)においてステンシルマスクを用いるィォン注入方 法が発表されている。 この技術によれば、 シリコン製のステンシルマスク （開口 部を持つマスク） を用いて、 所望の位置にイオンが打ち込まれる。
従来のイオン注入用ステンシルマスクの製造方法の一例を、 図 1を参照して説 明する。 まず、 図 1 Aに示すように、 S O I基板 1 0 1の両面に例えばシリコン 窒化膜 1 0 2、 1 0 3を形成する。 S O I雄反 1 0 1はシリコン基板 1 0 4上に シリコン酸ィ匕膜 1 0 5を介してシリコン層 1 0 6を有する。 シリコン窒ィ匕膜 1 0 3はシリコン基板 1 0 4にェヅチングを行う際に、 エッチングマスクとして用い れる o あるいは、 シリコン窒化膜 1 0 2、 1 0 3のかわりにシリコン酸化膜を形成し てもよい。 シリコン窒化膜 1 0 2、 1 0 3 (またはシリコン酸化膜） の Jiii享は ί列 えば 1 0〜 1 0 0 0 nm程度とし、 シリコン基板 1 0 4の厚さ等を考慮して決定 する。 ここでは、 例えば膜厚 2 0 0 nmのシリコン窒化膜 1 0 2、 1 0 3を形成 する。
次に 図 1 Bに示すように、 シリコン基板 1 0 4の裏面にシリコン窒化膜 1 0 3を介してフォトレジスト (不図示) を形成し、 フォトレジストをマスクとして シリコン窒ィ匕膜 1 0 3にドライエッチングを行う。 メンブレン形成領域のシリコ ン窒ィ匕膜 1 0 3を除去してから、 フォトレジストを除去する。
次に、 図 1 Cに示すように、 シリコン窒化膜 1 0 3をマスクとしてシリコン基 板 1 0 4に例えばゥェヅトェヅチングを行い、 メンプレン形成領域のシリコン基 板 1 0 4を除去する。 これにより、 シリコン ¾反 1 0 4からなる支持枠 （フレー ム） 1 0 7が形成される。 シリコン基板 1 0 4のエッチングにおいて、 シリコン 酸化膜 1 0 5はェヅチングストヅパ一層となる。
次に、 図 1 Dに示すように、 シリコン窒ィ匕膜 1 0 2、 1 0 3を除去する。 続い て、 図 1 Eに示すように、 シリコン層 1 0 6の表面にイオン注入用パターンで窓 を有するフォトレジスト (不図示) を形成してから、 フォトレジストをマスクと してシリコン層 1 0 6にドライエッチングを行う。 シリコン層 1 0 6に孔 1 0 8 を形成した後、 フォトレジストを除去する。
その後、 図 1 Fに示すように、 シリコン酸化膜 1 0 5に裏面側 (フレーム 1 0 7側） からドライエッチングまたはウエットェヅチングを行い、 メンブレン部分 のシリコン酸化膜 1 0 5を除去する。 このドライエッチングには、 例えば C F4 を用いることができる。 ゥヱヅトエッチングには、 例えばフヅ酸 （H F) を用い ることができる。 以上の工程により、 イオン注入に使用できるステンシルマスク が作製される。
しかしながら、 上記のステンシルマスクを用いてイオン注入を行うと、 マスク 自体にもイオンが打ち込まれるため、 イオン注入ドーズ量に応じてマスク強度が 劣化する。 電子線リソグラフィ一やイオンビームリソグラフィ一等に用いられる 転写用ステンシルマスクの機械的強度を向上させる方法として、 例えばマスクに 金属導電層を設けたり、 多層誘電体コ一ティングを設けたりする方法が知られて いる。 しかしながら、 これらの方法によってマスクを補強した場合にも、 高ド一 ズイオン注入に対しては、 実用的に十分な耐久性が得られない。 発明の開示
本発明は上記の問題点に鑑みてなされたものであり、 したがって本発明は、 ィ オン注入に十分な強度を持つ耐久性の高いマスクおよびその製造方法と、 そのよ うなマスクを用いた半導体装置の製造方法を提供することを目的とする。
上記の'目的を達成するため、 本発明のマスクは、 薄膜と、 前記薄膜上の一部に 形成された保護膜と、前記薄膜上に前記保護膜を囲むように形成された支持枠と、 前記薄膜および保護膜に形成され、 前記保護膜側に入射する荷電粒子線または電 磁波を透過させる孔とを有することを特徴とする。 ' これにより、 薄膜に照射される荷電粒子線のエネルギーが保護膜で吸収され、 薄膜の長寿命化が可能となる。荷電粒子線の入射により保護膜が劣ィ匕した場合、 保護膜のみ交換することも可能である。 したがって、 半導体装置の製造における マスク作製コストの低減も可能となる。
あるいは、 本発明のマスクは、 第 1の薄膜と、 前記第 1の薄膜の第 1面上の一 部に形成された支持枠と、 前記第 1の薄膜の第 2面に形成された第 2の薄膜と、 前記支持枠で囲まれた部分の前記第 1および第 2の薄膜に形成され、 前記第 1面 側に入射する荷電粒子線または電磁波を透過させる孔とを有し、 前記第 1の薄膜 と前記第 2の薄膜の少なくとも一方に、 内部応力を制御するように不純物が導入 されていることを特徴とする。
これにより、 薄膜に照射される荷電粒子線に対するマスクの耐久性を高くする ことが可能となる。 したがって、 マスクの長寿命化が可能となる。
上記の目的を達成するため、 本発明のマスクの製造方法は、 基材上に犠牲膜を 介して薄膜を形成する工程と、 前記 の一部を前記犠牲膜が露出するまで除去 し、 前記 からなる支持枠を形成する工程と、 前記支持枠が形成されていない 部分の前記薄膜に、 第 1の孔を形成する工程と、 前記支持枠が形成されていない 部分の前記犠牲膜を除去する工程と、前記薄膜の前記支持枠側の第 1面であって、 前記支持枠が形成されていない部分に保護膜を形成する工程と、 前記第 1の孔に 自己整合的に前記保護膜に第 2の孔を形成する工程とを有することを特徴とする。 あるいは、 本発明のマスクの製造方法は、 基材上に犠牲膜を介して第 1の薄膜 を形成する工程と、 前記第 1の薄膜に不純物を注入し、 前記第 1の薄膜の内部応 力を調整する工程と、 前記第 1の薄膜上に第 2の薄膜を形成する工程と、 前記基 材の一部を前記犠牲膜が露出するまで除去し、 前記 からなる支持枠を形成す る工程と、 前記支持枠が形成されていない部分の前記第 1および第 2の薄膜に孔 を形成する工程と、 前記支持枠が形成されていない部分の前記犠牲膜を除去する 工程とを有することを特徴とする。
これにより、 荷電粒子線または電磁波の照射に対する耐久性が高いマスクを製 造することが可能となる。
さらに、 上記の目的を達成するため、 本発明の半導体装置の製造方法は、 半導 体基板の所望の領域にマスクを介してイオン注入を行う工程を含む半導体装置の 製造方法であって、 前記マスクとして、 薄膜と、 前記薄膜上の一部に形成された 保護膜と、 前記薄膜上に前記保護膜を囲むように形成された支持枠と、 前記薄膜 および保護膜に形成された孔であって、 前記保護膜に入射する荷電粒子線を透過 させる孔とを有するマスクを用いることを特徴とする。
あるいは、 本発明の半導体装置の製造方法は、 半導 板の所望の領域にマス クを介してイオン注入を行う工程を含む半導体装置の製造方法であって、 前記マ スクとして、 第 1の薄膜と、 前記第 1の薄膜の第 1面上の一部に形成された支持 枠と、 前記第 1の薄膜の第 2面に形成された第 2の薄膜と、 前記支持枠で囲まれ た部分の前記第 1および第 2の薄膜に形成され、 前記第 1面側に入射する荷電粒 子線または電磁波を透過させる孔とを有し、 前記第 1の薄膜と前記第 2の薄膜の 少なくとも一方に、 内部応力を制御するように不純物が導入されているマスクを 用いることを特徴とする。
これにより、 イオン注入によるマスクの損傷を低減し、 マスクを長寿命化する ことが可能となる。 また、 本発明の半導体装置の製造方法によれば、 イオン注入 のためのレジストが不要であり、 半導体装置製造のコストおよび所要時間を大幅 に削減できる。 図面の簡単な説明
図 1 A〜： L Fは、 従来のマスクの製造方法の製造工程を示す断面図である。 図 2は、 本発明の実施形態 1に係るマスクの断面図である。
図 3 A〜図 3 Lは、 本発明の実施形態 1に係るマスクの製造方法の製造工程を 示す断面図である。
図 4は、 本発明の実施形態 2に係るマスクの断面図である。
. 図 5 A〜図 5 Hは、 本発明の実施形態 2に係るマスクの製造方法の製造工程を 示す断面図である。
図 6は、 本発明の実施形態 3に係る半導体装置の製造方法を示すフローチヤ一 トである。
図 7は、 本発明の実施形態 4に係る半導体装置の製造方法を示すフローチヤ一 トである。 発明を実施するための最良の形態
以下に、 本発明のマスクおよびその製造方法並びに半導体装置の製造方法の実 施の形態について、 図面を参照して説明する。 赛施形態 1- 図 2は本 形態のマスクの断面図である。 ステンシルマスク 1はメンプレン 2上に保護膜 3を有し、 メンブレン 2と保護膜 3にはイオンビームが通過する孔 4が形成されている。 ステンシルマスク 1を用いてイオン注入を行う場合には、 イオンビームは保護膜 3側に入射して、 孔 4を透過した後、 メンブレン 2側に配 置された半導体基板の所望の位置に打ち込まれる。
メンプレン 2はシリコン層 5の一部であり、 支持枠 （フレーム） 6によって支 持されている。 シリコン層 5とフレーム 6の間のシリコン酸化膜 Ίは、 フレーム 6を形成する工程でエッチングストッパー層として用いられる。 保護膜 3は、 メ ンブレン 2のイオンビームが入射する側の面に形成される。 本 ^形態 1のステ ンシルマスク 1には、 保護膜 3として例えば厚さ 1 0 zmのポリメタクリル酸メ チル（メタクリル樹脂） ( P MMA)フィルムを用いるが、他の樹脂フィルムを用 いることもできる。
保護膜として感光性樹脂フィルムを用いた場合、 後述するように、 露光により 保護膜に孔を形成できるが、保護膜にェッチングを行って孔を形成する場合には、 保護膜の材料は感光性樹脂に限定されない。 メンブレン 2に損傷を与えずに剥離 できるものであれば、 樹脂以外の材料からなる保護膜を形成してもよい。 次に、 上記の本実施形態のマスクの製造方法について、 図 3を参照して説明す る。 まず、 図 3 Aに示すように、 S O I基板 1 1の両面に例えばシリコン窒化膜 1 2、 1 3を形成する。 S O I ¾反 1 1はシリコン基板 1 4上にシリコン酸化膜 7を介してシリコン層 5を有する。 シリコン窒化膜 1 3はシリコン基板 1 にェ ヅチングを行う際に、 ェヅチングマスクとして用いられる。
あるいは、 シリコン窒ィ匕膜 1 2、 1 3のかわりにシリコン酸化膜を形成しても よい。 シリコン窒ィ匕 B莫 1 2、 1 3 (またはシリコン酸ィ匕膜） の膜厚は例えば 1 0 〜1 0 0 0 nm程度とし、 シリコン ¾fe 1 4の厚さ等を考慮して決定する。 ここ では、 例えば膜厚 2 0 O nmのシリコン窒ィ匕膜 1 2、 1 3を形成する。 次に、 図 3 Bに示すように、 シリコン基板 1 4の裏面にシリコン窒化膜 1 3を 介してフォトレジストを塗布してから、 露光 ·現像を行い、 メンブレン形成領域 に窓を有するフォトレジスト 1 5を形成する。
次に、 図 3 Cに示すように、 フォトレジスト 1 5をマスクとしてシリコン窒ィ匕 膜 1 3にドライエッチングを行い、 フォトレジスト 1 5のパターンをシリコン窒 化膜 1 3に転写してから、 フォトレジスト 1 5を除去する。
次に、 図 3 Dに示すように、 シリコン窒ィ匕膜 1 3をマスクとしてシリコン基板 1 4にエッチングを行い、 メンプレン形成領域のシリコン¾|反 1 4を除去する。 これにより、 シリコン ¾« 1 4からなるフレーム 6が形成される。 このェヅチン グは、 例えば水酸化力リウム （ K 0 H) またはテトラメチルァンモニゥムヒドロ キシド （T MAH) を用いたゥェヅトエッチングや、 フヅ素系ガスを用いたドラ イエヅチングにより行うことができる。シリコン 反 1 4のェヅチングにおいて、 シリコン酸ィ匕膜 7はェヅチンダストッパー層となる。
次に、 図 3 Eに示すように、 シリコン窒化膜 1 2、 1 3を除去する。 シリコン 窒化膜 1 2、 1 3は、 例えば熱リン酸を用いたウエットエッチングにより除去で ぎる。
次に、 図 3 Fに示すように、 シリコン層 5の表面にフォトレジストを塗布して から、 露光 ·現像を行い、 イオン注入用パターンで窓を有するフォトレジスト 1 6を形成する。
次に、 図 3 Gに示すように、 フォトレジスト 1 6をマスクとしてシリコン層 5 にドライエッチングを行い、 フォトレジスト 1 6のパ夕一ンをシリコン層 5に転 写する。 これにより、 シリコン層 5に子し 4が形成される。 その後、 フォトレジス ト 1 6を除去する。
次に、 図 3 Hに示すように、 シリコン酸化膜 7に裏面側 （フレーム 6側） から ドライエッチングまたはウエットエッチングを行い、 メンプレン部分のシリコン 酸ィ匕膜 7を除去する。 このドライエッチングには、 例えば C F4 を用いることが できる。ゥエツトエッチングには、例えばフッ酸（H F )を用いることができる。 以上の工程により、 孔 4を有するメンプレン 2が形成される。
但し、 上記の図 3 F〜図 3 Hに示す工程は、 以下のように変更することもでき る。 図 3 Eに示すように、 シリコン窒化膜 1 2、 1 3を除去した後、 図 3 1に示 すように、 シリコン酸化膜 7に裏面側 （フレーム 6側） からドライェヅチングま たはウエットェヅチングを行い、メンブレン部分のシリコン酸化膜 7を除去する。 このドライエッチングには、 例えば C F4 を用いることができる。 ゥヱヅトェヅ チングには、 例えばフヅ酸 （H F ) を用いることができる。
次に、 図 3 Jに示すように、 シリコン層 5の表面にフォトレジストを塗布して から、 露光 ·現像を行い、 イオン注入用パターンで窓を有するフォトレジスト 1 6を形成する。
次に、 フォトレジスト 1 6をマスクとしてシリコン層 5にドライエッチングを 行い、 フォトレジスト 1 6のパターンをシリコン層 5に転写する。 これにより、 シリコン層 5に孔 4が形成される。 その後、 フォトレジスト 1 6を除去すること により、 図 3 Hに示すように、 孔 4を有するメンブレン 2が形成される。 以上の ように、 孔 4の形成前にメンブレン部分のシリコン酸化膜 7を除去してもよい。 次に、 図 3 Kに示すように、 メンブレン 2のイオンビームが入射する側の面に 保護膜 3を貼着する。 ここで、 保護膜 3としては P MMAがあらかじめフィルム 状に成形され、 メンブレン 2が覆われるサイズに裁断されたものを用いる。 保護 膜 3のサイズは必ずしもメンブレン 2と同じでなくてもよく、 メンブレン 2のィ オンビームが入射する部分が覆われればよい。 保護膜 3の厚さは、 ステンシルマ スクが用いられるイオン注入工程のィオン打ち込み加速エネルギーに応じて決定 例えば、 加速エネルギーが l M e Vのとき、 保護膜 3の厚さは 2〜5 ^ 1!1程度 必要とされる。 但し、 必要とされる保護膜 3の厚さは、 打ち込まれるイオンの種 類によっても変化する。 また、 必要とされる保護膜 3の厚さは、 一般に加速エネ ルギ一に比例する。
次に、 図 3 Lに示すように、 メンブレン 2の保護膜 3と反対側の面に波長 3 5 6 nmの紫外線 （i線） を照射する。 但し、 保護膜 3が感光性を持てば、 i線以 外の紫外線を照射してもよい。 あるいは、 電子線等の荷電粒子線を照射してもよ い。 照射された i線はメンブレン 2で遮断され、 孔 4部分の保護膜 3のみが露光 される。
その後、 保護膜 3の現像を行うことにより、 図 3 Lに示す工程で露光された部 分の保護膜 3が可溶化され、メンプレン 2の孔 4に自己整合的に孔が形成される。 以上の工程により、 図 2に示す本実施形態のステンシルマスク 1が得られる。 上記のように保護膜 3に露光および現像を行って孔 4を形成するかわりに、 保 ' 護膜 3にドライエッチングを行って孔 4を形成することもできる。 この場合、 図 3 Kに示すように保護膜 3を貼着した後、 メンプレン 2の保護膜 3と反対側の面 から酸素プラズマを当て、 保護膜 3に孔 4を形成する。 このドライェヅチングに は、 メンブレン 2の材料であるシリコンに対して不活性であり、 かつ保護膜 3の 材料である PMM A等の有機樹脂に対して活性なエッチングガスを用いる。 この ようなエツチングガスとしては、 例えば酸素が挙げられる。
実施形態 2
図 4は本実施形態のマスクの断面図である。 ステンシルマスク 2 1はメンブレ ン 2 2として積層膜が用いられる。 ここでは、 メンブレン 2 2が第 1の薄膜であ るポリシリコン層 2 3と第 2の薄膜であるシリコン窒化膜 2 4の 2層から構成さ れる。 ポリシリコン層 2 3とシリコン窒化膜 2 4にはステンシルマスクの製造過 程で、 イオン注入による応力制御がなされる。 メンブレン 2 2にはイオンビーム が通過する孔 2 5が形成されている。 イオンビームはポリシリコン層 2 3側に入 射して、 孔 2 5を透過した後、 シリコン窒化膜 2 4側に配置された半導体謝反の 所望の位置に打ち込まれる。
メンプレン 2 2はフレーム 2 6によって支持されている。 ポリシリコン層 2 3 とフレーム 2 6の間のシリコン酸化膜 2 7は、 フレーム 2 6を形成する工程でェ ヅチングストヅパ一層として用いられる。 ポリシリコン層 2 3はステンシルマス ク 2 1をイオン注入に用いる際に、 打ち込まれるイオンを止めるのに十分な厚さ で形成する。
次に、 上記の本実施形態のマスクの製造方法について、 図 5を参照して説明す る。 まず、 図 5 Aに示すように、 シリコン ¾反 3 1上にシリコン酸化膜 2 7を形 成し、 その上層にポリシリコン層 2 3を形成する。 シリコン酸化膜 2 7は例えば 厚さ 1 0 0 nm程度で形成する。
ポリシリコン層 2 3の厚さは例えば 1 0 mとする。 ポリシリコン層 2 3の厚 さは、 ステンシルマスク 2 1が用いられるイオン注入のイオン打ち込み加速エネ ルギ一に応じて設定する。打ち込まれるイオンの種類によっても多少変ィ匕するが、 加速エネルギーが 1 M e Vのとき、 一般に、 ポリシリコン層 2 3は 1〜 5 zm程 度の厚さで形成する。 必要とされるポリシリコン層 2 3の厚さは、 ィォン打ち込 み加速エネルギーに比例する。
次に、 図 5 Bに示すように、 ポリシリコン層 2 3に所定のドーズ量でイオン注 入を行い、 内部応力をほぼゼロにしておく。 一般に、 母材を構成する原子よりも 半径の大きいイオンを打ち込むと圧縮方向に、 半径の小さいイオンを打ち込むと 引っ張り方向に、 内部応力がそれそれ変化する。 イオンの打ち込み量と内部応力 の関係は実験的によく調べられており、 理論的なモデルも立てられている （例え ば、 A. Degen et al.， Proc. SPIE 3997, 395 (2000)参照）。
ポリシリコン層 2 3にイオン注入を行つた後、 ァニールを行ってポリシリコン 層 2 3の結晶性を回復させる。 また、 ァニールを行うことによりポリシリコン層 2 3内にイオンが均一に拡散する。 ポリシリコン層 2 3の内部応力をほぼゼロに しておくことにより、 ステンシルマスク 2 1をイオン注入に用いる際に、 ポリシ リコン層 2 3にイオンが打ち込まれても、 メンブレンの変形を最小限に抑えるこ とができる。 これにより、 ステンシルマスク 2 1のパターンの歪みや、 内部応力 の不均一に起因するメンブレンの損傷を防止できる。
次に、 図 5 Cに示すように、 積層体の両面にシリコン窒化膜 2 4、 3 2を形成 する。 シリコン窒化膜 2 4によりメンプレン 2 2部分 （図 4参照） のポリシリコ ン層 2 3が支持される。 シリコン窒化膜 2 4の厚さおよび内部応力がそれそれ所 定の値に満たない場合、 メンブレンがたわみ、 パターンの歪みが発生する。 シリコン窒化膜 2 4に必要な厚さおよび内部応力は、 メンブレンサイズに応じ て決定される。例えば、 メンブレンサイズが 2 0 mm角の場合、 メンプレンにた わみが生じないようにするには、 シリコン窒化膜 2 4の厚さを 5 0 0 nm、 内部 応力を 1 0 M P aとする必要がある。
シリコン窒化膜 2 4の内部応力がこの値となるように、 図 5 Dに示すように、 シリコン窒化膜 2 4にイオン注入を行う。 その後、 ァニールを行ってシリコン窒 化膜 2 4内のイオン濃度を均一にする。 ポリシリコン層 2 3およびシリコン窒ィ匕 膜 2 4に打ち込まれるイオンとしては、 例えばリン、 ホウ素、 ヒ素等が挙げられ なお、 第 1の薄膜および第 2の薄膜の材質を変更した場合には、 必ずしも第 1 の薄膜と第 2の薄膜の両方に 内部応力を調整するためのイオン注入とその後の ァニールを行う必要はなく、メンブレンの内部応力を所望の値に制御できる限り、 第 1の薄膜と第 2の薄膜のいずれか一方にイオン注入とァニールを行ってもよい。 次に、 図 5 Εに示すように、 シリコン繊 3 1の裏面側のシリコン窒化膜 3 2 上に、 フレーム 2 6 (図 4参照） のパターンでレジストを形成し、 レジストをマ スクとしてシリコン窒化膜 3 2にエッチングを行う。 その後、 レジストを除去す る。
次に、 図 5 Fに示すように、 シリコン窒化膜 3 2をマスクとしてシリコン基板 3 1にエッチングを行う。 これにより、 フレーム 2 6が形成される。 シリコン基 板 3 1のェヅチングは、 実施形態 1と同様にゥェヅトエッチングまたはドライエ ヅチングにより行う。 ここで、 シリコン酸ィ匕膜 2 7はエッチングストッパー層と して用いられる。
次に、 図 5 Gに示すように、 シリコン窒化膜 2 4およびポリシリコン層 2 3に ドライエッチングを行い、 孔 2 5を形成する。 このェヅチングは、 シリコン窒化 膜 2 4上にレジストを形成し、 レジストをマスクとして行う。 エッチング後、 シ リコン窒化膜 2 4上のレジストを除去する。
その後、 シリコン酸化膜 2 7にフレーム 2 6が形成されている側からドライエ ツチングまたはウエットエッチングを行う。 これにより、 メンブレン 2 2部分の シリコン酸化膜 2 7が除去され、 図 4に示すステンシルマスク 2 1が得られる。 また、 図 5 Fに示すように、 シリコン基板 3 1にエッチングを行った後、 孔 2 5を形成する前に、 メンブレン部分のシリコン酸化膜 2 7を除去してもよい。 こ の場合、 図 5 Hに示すように、 シリコン酸化膜 2 7に裏面側 （フレーム 2 6側） からドライエッチングまたはゥェヅトエッチングを行い、 メンプレン部分のシリ コン酸化膜 2 7を除去する。 このドライエッチングには、 例えば C F4 を用いる ことができる。 ウエットェヅチングには、 例えばフヅ酸 （H F ) を用いることが できる。
その後、 シリコン窒化膜 2 4上にレジストを形成し、 レジストをマスクとして シリコン窒化膜 2 4およびポリシリコン層 2 3にドライェヅチングを行って、 孔 2 5を形成してから、 レジストを除去する。 このようにして、 孔 2 5を有するメ ンブレン 2 2を形成してもよい。
上記の本発明の実施形態のマスクによれば、 メンブレン 2 2を構成するポリシ リコン層 2 3がイオン打ち込み加速エネルギーを吸収するのに十分な厚さで形成 される。 また、 ポリシリコン層 2 3とシリコン窒化膜 2 4の内部応力がイオン注 入によって最適化されている。 これにより、 マスクをイオン注入に用いた際に、 打ち込まれるイオンによってメンブレンが損傷するのを防止できる。
m 3
本実施形態の半導体装置の製造方法は、 上記の実施形態 1のステンシルマスク を用いて、 レジストを用いずにイオン注入を行う工程を含む。 図 6に、 本実施形 態の半導体装置の製造方法のフローチャートを示す。 図 6に示すように、 ステヅ プ 1 (ST1)で、 マスクの薄膜に孔を形成する。 ステップ 2 (ST2)で、 薄 膜上に保護膜を形成する。ステップ 3 ( S T 3 )で、孔部分の保護膜を除去する。 ステップ 4 (ST4)で、 マスクを介して半導体基板にイオン注入を行う。 ステップ 5 (ST5)で、 イオンビームにより保護 S莫が劣化していれば、 ステ ツプ 6 (ST6)で保護 fl莫を除去する。 保護膜は、 例えば酸素プラズマによるァ ッシングぉよび洗浄処理を行うことにより剥離できる。 保護膜が除去された薄莫 には、 再度、 図 3 K〜 3 Lに示す工程に従って保護膜が形成され （ステヅプ 2)、 以降のイオン注入工程にマスクが用いられる。 ステップ 5で、 イオンビームによ り保護膜が劣化していなければ、 マスクを再度、 イオン注入工程 （ステップ 4) に用いる。
実施形態 1のステンシルマスクを用いてイオン注入を行った場合、 イオンは保 護膜 3によって止められる。 したがって、 メンブレン 2の劣ィ匕が防止される。 す なわち、 マスクの長寿命化や繰り返し利用が可能となり、 半導体装置の製造コス トを低減できる。
また、 本実施形態の半導体装置の製造方法によれば、 レジスト形成のためのリ ソグラフィー工程や、 イオン注入後のレジスト剥離工程が不要であり、 半導体装 置製造のターンアラウンドタイム （ΤΑΤ) が短縮され、 製造コストも大幅に低 減できる。
蓥施形態 4
本実施形態の半導体装置の製造方法は、 上記の実施形態 2のステンシルマスク を用いて、 レジストを用いずにイオン注入を行う工程を含む。 図 7に、 本 形 態の半導体装置の製造方法のフローチャートを示す。 図 7に示すように、 ステツ プ 1 (ST1)で、 内部応力が調整された薄膜を有するマスクを作製する。 ステ ヅプ 2 (ST2)で、 マスクを介して半導体 反にイオン注入を行う。 ステップ 3 ( S T 3 ) で、 イオンビームによりメンブレンが劣ィ匕していなければ、 マスク を再度、 イオン注入工程 （ステヅプ 2 ) に用いる。 ステップ 3で、 イオンビーム によりメンブレンが劣化していれば、ステヅプ 4 ( S T 4 )でマスクを廃棄する。 実施形態 2のステンシルマスクを用いてイオン注入を行った場合、 イオンはポ リシリコン層 2 3によって止められる。 メンブレン 2 2の内部応力が適切に制御 されていることから、 ポリシリコン層 2 3にイオンが打ち込まれた場合にもメン プレン 2 2の劣化が防止される。 これにより、 マスクの長寿命化や繰り返し利用 が可能となり、 半導体装置の製造コストを低減できる。
また、 本実施形態の半導体装置の製造方法によれば、 レジスト形成のためのリ ソグラフイエ程や、 イオン注入後のレジスト剥離工程が不要であり、 半導体装置 製造の T A Tが短縮され、 製造コストも大幅に低減できる。
本発明のマスクおよびその製造方法と半導体装置の製造方法の実施形態は、 上 記の説明に限定されない。 例えば、 本発明のマスクを荷電粒子線が用いられる他 のプロセス、 例えばィオンビームリソグラフィあるいは電子ビームリソグラフィ に用いることも可能である。また、荷電粒子線のかわりに X線、 E UV (Extreme Ultraviolet) 光、 紫外線、 光といった電磁波を、 所定のマスクパターンで露光対 象物に照射するプロセスに、 本発明のマスクを適宜使用することもできる。 その 他、 本発明の要旨を逸脱しない範囲で、 種々の変更が可能である。
本発明のマスクによれば、荷電粒子線が照射されるマスクの耐久性が向上する。 本発明のマスクの製造方法によれば、 荷電粒子線に対して十分な強度を有するマ スクを製造することが可能となる。
本発明の半導体装置の製造方法によれば、 イオン注入工程に必要なコストおよ び時間を大幅に削減できる。

Claims

請 求 の 範 囲
1 . 薄膜と、
前記薄膜上の一部に形成された保護膜と、
前記薄膜上に前記保護膜を囲むように形成された支持枠と、
前記薄膜および保護膜に形成され、 前記保護膜側に入射する荷電粒子線ま たは電磁波を透過させる孔とを有する
マスク。
2 . 前記荷電粒子線はイオンビームである
請求項 1記載のマスク。
3 . 前記保護膜の厚さは、 前記マスクが用いられるイオン注入工程のイオン打 ち込み加速エネルギーに応じて決定されている
請求項 1記載のマスク。
4 . 前記保護膜の材料は感光性樹脂を含む
請求項 1記載のマスク。
5 . 第 1の薄膜と、
前記第 1の薄膜の第 1面上の一部に形成された支持枠と、
前記第 1の薄膜の第 2面に形成された第 2の薄膜と、
前記支持枠で囲まれた部分の前記第 1および第 2の薄膜に形成され、 前記 第 1面側に入射する荷電粒子線または電磁波を透過させる孔とを有し、
前記第 1の薄膜と前記第 2の薄膜の少なくとも一方に、 内部応力を制御す るように不純物が導入されている
マスク。
6 . 前記荷電粒子線はイオンビームである
請求項 5記載のマスク。
7 . 前記第 1の薄膜の厚さは、 編 3マスクが用いられるイオン注入工程のィォ ン打ち込み加速エネルギーに応じて決定されている
請求項 5記載のマスク。
8 . 前記第 2の薄膜の厚さおよび前記内部応力は、 前記支持枠で囲まれた部分 の大きさに応じて決定されている
請求項 5記載のマスク。
9 . 前記不純物はイオン注入により導入され、 前記不純物を前記第 1の薄膜と 前記第 2の薄膜の少なくとも一方に導入する前記イオン注入の後、 ァニールが行 われている
請求項 5記載のマスク。
1 0 . 基材上に犠牲膜を介して薄膜を形成する工程と、
前記 の一部を前記犠牲膜が露出するまで除去し、 前記 からなる支 持枠を形成する工程と、
前記支持枠が形成されていない部分の前記薄膜に第 1の孔を形成するェ 程と、
前記支持枠が形成されていない部分の前記犠牲膜を除去する工程と、 前記薄膜の前記支持枠側の第 1面であって、 前記支持枠が形成されていな い部分に保護膜を形成する工程と、
前記第 1の孔に自己整合的に前記保護膜に第 2の孔を形成する工程とを 有する
マスクの製造方法。
1 1 . 前記保護膜を形成する工程は、 感光性樹脂フィルムを貼着する工程を含 み、
前記第 2の孔を形成する工程は、 前記薄膜の第 2面側から前記第 1の孔を 介して前記保護膜に露光する工程と、
前記保護膜を現像して露光部分を除去する工程とを有する
請求項 1 0記載のマスクの製造方法。
1 2 . 前記第 2の孔を形成する工程は、 前記薄膜をマスクとして前記保護膜に エツチングを行う工程を有する
請求項 1 0記載のマスクの製造方法。
1 3 . 前記支持枠が形成されていない部分の前記犠牲膜を除去する工程を、 前 記第 1の孔を形成する後に行う
請求項 1 0記載のマスクの製造方法。
1 4 . 基材上に犠牲膜を介して第 1の薄膜を形成する工程と、
前記第 1の薄膜に不純物を注入し、 前記第 1の薄膜の内部応力を調整する 工程と、
前記第 1の薄膜上に第 2の薄膜を形成する工程と、
前記 の一部を前記犠牲膜が露出するまで除去し、 前記基材からなる支 持枠を形成する工程と、
前記支持枠が形成されていない部分の前記第 1および第 2の薄膜に孔を 形成する工程と、
前記支持枠が形成されていない部分の前記犠牲膜を除去する工程とを有 する
マスクの製造方法。
1 5 . 前記第 2の薄膜を形成した後、 前記支持枠を形成する前に、 前記第 2の 薄膜に不純物を注入し、 前記第 2の薄膜の内部応力を調整する工程をさらに有す る
請求項 1 4記載のマスクの製造方法。
1 6 . 前記支持枠が形成されていない部分の前記犠牲膜を除去する工程を、 前 記孔を形成する工程の前に行う
請求項 1 4記載のマスクの製造方法。
1 7 . 基材上に犠牲膜を介して第 1の薄膜を形成する工程と、
前記第 1の薄膜上に第 2の薄膜を形成する工程と、 前記第 2の薄膜に不純物を注入し、 前記第 2の薄膜の内部応力を調整する 工程と、
前記 の一部を前記犠牲膜が露出するまで除去し、 前記 からなる支 持枠を形成する工程と、
前記支持枠が形成されていない部分の前記第 1および第 2の薄膜に孔を 形成する工程と、
前記支持枠が形成されていない部分の前記犠牲膜を除去する工程とを有 する
マスクの製造方法。
1 8 . 前記支持枠が形成されていない部分の前記犠牲膜を除去する工程を、 前 記孔を形成する工程の前に行う
請求項 1 7記載のマスクの製造方法。
1 9 . 半導体 ¾反の所望の領域にマスクを介してイオン注入を行う工程を含む 半導体装置の製造方法であって、
前記マスクとして、 薄膜と、
前記薄膜上の一部に形成された保護膜と、
前記薄膜上に前記保護膜を囲むように形成された支持枠と、
前記薄膜および保護膜に形成された孔とを有するマスクを用いる 半導体装置の製造方法。
2 0. 半導体 ¾1反の所望の領域にマスクを介してイオン注入を行う工程を含む 半導体装置の製造方法であって、
前記マスクとして、 第 1の薄膜と、
前記第 1の薄膜の第 1面上の一部に形成された支持枠と、
前記第 1の薄膜の第 2面に形成された第 2の薄膜と、
前記支持枠で囲まれた部分の前記第 1および第 2の薄膜に形成され、 前記 第 1面側に入射するイオンビームを透過させる孔とを有し、 前記第 1の薄膜と前記第 2の薄膜の少なくとも一方に、 内部応力を制御す るように不純物が導入されているマスクを用いる
半導体装置の製造方法。
PCT/JP2003/007377 2002-06-26 2003-06-10 マスクおよびその製造方法並びに半導体装置の製造方法 WO2004003985A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP03736139A EP1542265A1 (en) 2002-06-26 2003-06-10 Mask and production method therefor and production method for semiconductor device
JP2004517251A JPWO2004003985A1 (ja) 2002-06-26 2003-06-10 マスクおよびその製造方法並びに半導体装置の製造方法
KR10-2004-7019757A KR20050010862A (ko) 2002-06-26 2003-06-10 마스크 및 그 제조 방법과 반도체 장치의 제조 방법
US10/516,414 US20060051936A1 (en) 2002-06-26 2003-06-10 Mask and production method therefor and production for semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002-186232 2002-06-26
JP2002186232 2002-06-26

Publications (1)

Publication Number Publication Date
WO2004003985A1 true WO2004003985A1 (ja) 2004-01-08

Family

ID=29996762

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/007377 WO2004003985A1 (ja) 2002-06-26 2003-06-10 マスクおよびその製造方法並びに半導体装置の製造方法

Country Status (6)

Country Link
US (1) US20060051936A1 (ja)
EP (1) EP1542265A1 (ja)
JP (1) JPWO2004003985A1 (ja)
KR (1) KR20050010862A (ja)
TW (1) TWI228277B (ja)
WO (1) WO2004003985A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158527A (ja) * 2002-11-05 2004-06-03 Hoya Corp イオン注入用ステンシルマスク
JP2008103386A (ja) * 2006-10-17 2008-05-01 Toppan Printing Co Ltd イオン注入用ステンシルマスクの製造方法
JP2011077091A (ja) * 2009-09-29 2011-04-14 Toppan Printing Co Ltd イオン注入用ステンシルマスクの製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174229A (ja) 1997-08-29 1999-03-16 Toshiba Microelectron Corp 半導体装置
KR100727818B1 (ko) 2006-06-16 2007-06-14 삼성광주전자 주식회사 진공청소기용 집진장치
US8349143B2 (en) * 2008-12-30 2013-01-08 Intermolecular, Inc. Shadow masks for patterned deposition on substrates
TWI398533B (zh) * 2009-12-29 2013-06-11 Au Optronics Corp 蔭罩及其製作方法
KR101182440B1 (ko) * 2010-01-11 2012-09-12 삼성디스플레이 주식회사 박막 증착용 마스크 프레임 조립체
KR101274718B1 (ko) * 2010-01-28 2013-06-12 엘지디스플레이 주식회사 증착마스크 및 그를 포함하는 마스크 어셈블리
US9333733B2 (en) 2013-07-26 2016-05-10 Varian Semiconductor Equipment Associates, Inc. Multi-part mask for implanting workpieces
US10937869B2 (en) * 2018-09-28 2021-03-02 General Electric Company Systems and methods of masking during high-energy implantation when fabricating wide band gap semiconductor devices

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58106822A (ja) * 1981-12-18 1983-06-25 Hitachi Ltd 不純物導入方法
US4448865A (en) * 1981-10-30 1984-05-15 International Business Machines Corporation Shadow projection mask for ion implantation and ion beam lithography
JPH04243118A (ja) * 1991-01-17 1992-08-31 Fujitsu Ltd 荷電粒子露光用透過マスク
US5728492A (en) * 1995-05-17 1998-03-17 Nikon Corporation Mask for projection system using charged particle beam
JPH10207045A (ja) * 1997-01-28 1998-08-07 Nikon Corp パターン投影用原版
US6319636B1 (en) * 1998-12-28 2001-11-20 Hyundai Electronics Industries Co., Ltd. Cell projection mask
US20020058400A1 (en) * 2000-10-31 2002-05-16 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device, stencil mask and method for manufacturing the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3193863B2 (ja) * 1996-01-31 2001-07-30 ホーヤ株式会社 転写マスクの製造方法
JP3678199B2 (ja) * 2001-05-16 2005-08-03 ソニー株式会社 半導体装置製造用マスクの作製方法、及び半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4448865A (en) * 1981-10-30 1984-05-15 International Business Machines Corporation Shadow projection mask for ion implantation and ion beam lithography
JPS58106822A (ja) * 1981-12-18 1983-06-25 Hitachi Ltd 不純物導入方法
JPH04243118A (ja) * 1991-01-17 1992-08-31 Fujitsu Ltd 荷電粒子露光用透過マスク
US5728492A (en) * 1995-05-17 1998-03-17 Nikon Corporation Mask for projection system using charged particle beam
JPH10207045A (ja) * 1997-01-28 1998-08-07 Nikon Corp パターン投影用原版
US6319636B1 (en) * 1998-12-28 2001-11-20 Hyundai Electronics Industries Co., Ltd. Cell projection mask
US20020058400A1 (en) * 2000-10-31 2002-05-16 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device, stencil mask and method for manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158527A (ja) * 2002-11-05 2004-06-03 Hoya Corp イオン注入用ステンシルマスク
JP2008103386A (ja) * 2006-10-17 2008-05-01 Toppan Printing Co Ltd イオン注入用ステンシルマスクの製造方法
JP2011077091A (ja) * 2009-09-29 2011-04-14 Toppan Printing Co Ltd イオン注入用ステンシルマスクの製造方法

Also Published As

Publication number Publication date
TW200409212A (en) 2004-06-01
EP1542265A1 (en) 2005-06-15
US20060051936A1 (en) 2006-03-09
TWI228277B (en) 2005-02-21
JPWO2004003985A1 (ja) 2005-11-04
KR20050010862A (ko) 2005-01-28

Similar Documents

Publication Publication Date Title
US6653231B2 (en) Process for reducing the critical dimensions of integrated circuit device features
US7846843B2 (en) Method for manufacturing a semiconductor device using a spacer as an etch mask for forming a fine pattern
WO2004003985A1 (ja) マスクおよびその製造方法並びに半導体装置の製造方法
CN108122734B (zh) 半导体装置的形成方法
US20110189616A1 (en) Pattern formation method
JPH08179519A (ja) 乾式マイクロリソグラフィ処理方法
US7851136B2 (en) Stabilization of deep ultraviolet photoresist
US9268228B2 (en) Techniques for patterning a substrate
US6589709B1 (en) Process for preventing deformation of patterned photoresist features
US6815359B2 (en) Process for improving the etch stability of ultra-thin photoresist
US20030222345A1 (en) Stabilization of resist material through ion implantation
JPH0478982B2 (ja)
US7176047B2 (en) Method for manufacturing MEMS structures
JPH08139011A (ja) 半導体の感光膜形成方法
US7348130B2 (en) Electron exposure to reduce line edge roughness
JP3592805B2 (ja) フォトレジストパターン形成方法
JPH08288200A (ja) パターン形成方法
US20010046776A1 (en) Method for fabricating a stencil mask
JP2000348996A (ja) ステンシルマスク、その製造方法、及びそれを用いた縮小投影露光方法
KR100369866B1 (ko) 반도체소자의미세콘택홀형성방법
US20140315133A1 (en) Method for fabricating a circuit
JP3441439B2 (ja) 微細レジストパターン形成方法および半導体装置の製造方法
KR100192931B1 (ko) 감광막 패턴 제조방법
KR100632040B1 (ko) 반도체 소자의 트랜지스터 제작방법
KR20050112666A (ko) 패턴 형성 방법

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref document number: 2006051936

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10516414

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020047019757

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2004517251

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2003736139

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020047019757

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2003736139

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10516414

Country of ref document: US