KR20050010862A - 마스크 및 그 제조 방법과 반도체 장치의 제조 방법 - Google Patents
마스크 및 그 제조 방법과 반도체 장치의 제조 방법 Download PDFInfo
- Publication number
- KR20050010862A KR20050010862A KR10-2004-7019757A KR20047019757A KR20050010862A KR 20050010862 A KR20050010862 A KR 20050010862A KR 20047019757 A KR20047019757 A KR 20047019757A KR 20050010862 A KR20050010862 A KR 20050010862A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film
- mask
- support frame
- forming
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 62
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 239000010408 film Substances 0.000 claims abstract description 167
- 239000010409 thin film Substances 0.000 claims abstract description 96
- 230000001681 protective effect Effects 0.000 claims abstract description 69
- 238000005468 ion implantation Methods 0.000 claims abstract description 54
- 238000000034 method Methods 0.000 claims abstract description 54
- 239000002245 particle Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 49
- 238000005530 etching Methods 0.000 claims description 21
- 238000010884 ion-beam technique Methods 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 10
- 230000001133 acceleration Effects 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 7
- 239000011347 resin Substances 0.000 claims description 7
- 229920005989 resin Polymers 0.000 claims description 7
- 239000012466 permeate Substances 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 44
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 44
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 39
- 229910052710 silicon Inorganic materials 0.000 description 39
- 239000010703 silicon Substances 0.000 description 39
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 26
- 229910052814 silicon oxide Inorganic materials 0.000 description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 25
- 229920005591 polysilicon Polymers 0.000 description 25
- 229920002120 photoresistant polymer Polymers 0.000 description 21
- 238000001312 dry etching Methods 0.000 description 20
- 125000000325 methylidene group Chemical group [H]C([H])=* 0.000 description 20
- 150000002500 ions Chemical class 0.000 description 19
- 238000001039 wet etching Methods 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229960002050 hydrofluoric acid Drugs 0.000 description 4
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 4
- 239000004926 polymethyl methacrylate Substances 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000000609 electron-beam lithography Methods 0.000 description 2
- 238000002164 ion-beam lithography Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000113 methacrylic resin Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Electron Beam Exposure (AREA)
Abstract
본 발명은 이온주입으로 충분한 강도를 가지는 내구성이 높은 마스크 및 그 제조방법과, 그러한 마스크를 이용한 반도체 장치의 제조방법을 제공한다. 본 발명은 박막과, 박막상의 일부에 형성된, 적절하게는 감광성 기능으로 이루어지는 보호막과, 박막상에 보호막을 둘러싸도록 형성된 지지틀과, 박막 및 보호막에 형성된 구멍이며, 보호막 측에 입사하는 하전입자선 또는 전자파를 투과시키는 구멍을 가지는 마스크 및 그 제조방법과, 이것을 이용한 이온주입 공정을 포함하는 반도체 장치의 제조방법을 제공한다.
Description
반도체 장치의 제조에 있어서, 이온 주입 공정은 채널 영역의 제작 등에 불가결하다. 그렇지만, 이온 주입 공정으로 레지스터에 박히는 이온에 의해서 레지스터가 변성하고, 이온 주입후의 레지스터를 박리하기 어렵게 된다고 하는 문제가 있다. 또, 레지스터를 이온 주입의 마스크로서 사용하는 경우, 레지스터 도포, 리소그래피 및 레지스터 박리라고 한 일련의 공정이 필요하고, 반도체 장치의 제조 코스트를 끌어올리는 요인이 되고 있다.
이러한 문제점을 해결할 수 있는 방법으로서, 2000 IEEE International Electron Devices Meeting(2000 IEDM)에 있어서 스텐실 마스크를 이용하는 이온 주입 방법이 발표되어 있다. 이 기술에 의하면, 실리콘제의 스텐실 마스크(개구부를 가지는 마스크)를 이용하고, 소망의 위치에 이온이 박힌다.
종래의 이온 주입용 스텐실 마스크의 제조 방법의 일례를, 도 1을 참조하여설명한다. 우선, 도 1a에 나타낸 바와 같이, SOI 기판(101)의 양면에 예를 들면 실리콘 질화막(102, 103)을 형성한다. SOI 기판(101)은 실리콘 기판(104)상에 실리콘 산화막(105)을 거쳐서 실리콘층(106)을 가진다. 실리콘 질화막(103)은 실리콘 기판(104)에 에칭을 실시할 때에, 에칭 마스크로서 이용된다.
혹은, 실리콘 질화막(102, 103)의 대신에 실리콘 산화막을 형성해도 좋다. 실리콘 질화막(102, 103)(또는 실리콘 산화막)의 막 두께는 예를 들면 10~1000 nm정도로 하고, 실리콘 기판(104)의 두께 등을 고려해서 결정한다. 여기에서는, 예를 들면 막 두께 200 nm의 실리콘 질화막(102, 103)을 형성한다.
다음에, 도 1b에 나타낸 바와 같이, 실리콘 기판(104)의 이면에 실리콘 질화막(103)을 거쳐서 포토레지스트(photoresist)(비도시)를 형성하고, 포토레지스트를 마스크로서 실리콘 질화막(103)에 드라이 에칭을 실시한다. 멘블렌 형성 영역의 실리콘 질화막(103)을 제거하고 나서, 포토레지스트를 제거한다.
다음에, 도 1c에 나타낸 바와 같이, 실리콘 질화막(103)을 마스크로서 실리콘 기판(104)에 예를 들면 웨트(wet) 에칭을 실시하고, 멘블렌 형성 영역의 실리콘 기판(104)을 제거한다. 이것에 의해, 실리콘 기판(104)으로 이루어지는 지지틀(프레임)(107)이 형성된다. 실리콘 기판(104)의 에칭에 있어서, 실리콘 산화막(105)은 에칭 스토퍼층이 된다.
다음에, 도 1d에 나타낸 바와 같이, 실리콘 질화막(102, 103)을 제거한다. 계속 하여, 도 1e에 나타낸 바와 같이, 실리콘층(106)의 표면에 이온 주입용 패턴으로 창을 가지는 포토레지스트(비도시)를 형성하고 나서, 포토레지스트를 마스크로서 실리콘층(106)에 드라이 에칭을 실시한다. 실리콘층(106)에 구멍(108)을 형성한 후, 포토레지스트를 제거한다.
그 후, 도 1f에 나타낸 바와 같이, 실리콘 산화막(105)에 이면측(프레임(107)측)으로부터 드라이 에칭 또는 웨트 에칭을 실시하고, 멘블렌 부분의 실리콘 산화막(105)을 제거한다. 이 드라이 에칭에는, 예를 들면 CF4를 이용할 수 있다. 웨트 에칭에는, 예를 들면 플루오르산(HF)을 이용할 수 있다. 이상의 공정에 의해, 이온 주입에 사용할 수 있는 스텐실 마스크가 제작된다.
그렇지만, 상기의 스텐실 마스크를 이용하여 이온 주입을 실시하면, 마스크 자체에도 이온이 박히기 때문에, 이온 주입 도스량에 따라 마스크 강도가 열화한다. 전자선 리소그래피나 이온빔 리소그래피 등에 이용되는 전사용 스텐실 마스크의 기계적 강도를 향상시키는 방법으로서, 예를 들면 마스크에 금속 도전층을 설치하거나, 다층 유전체 코팅을 설치하거나 하는 방법이 알려져 있다. 그렇지만, 이러한 방법에 의해 마스크를 보강했을 경우에도, 고(高)도스 이온 주입에 대해서는, 실용적으로 충분한 내구성을 얻을 수 없다.
본 발명은, 마스크 및 그 제조 방법과 반도체 장치의 제조 방법에 관한 것이고, 특히, 이온 주입 공정에 이용되는 마스크 및 그 제조 방법과, 이온 주입에 스텐실 마스크를 이용하는 반도체 장치의 제조 방법에 관한 것이다.
도 1a~1f는, 종래의 마스크의 제조 방법의 제조 공정을 나타내는 단면도이다.
도 2는, 본 발명의 실시 형태 1과 관련되는 마스크의 단면도이다.
도 3a~도 3l은, 본 발명의 실시 형태 1과 관련되는 마스크의 제조 방법의 제조 공정을 나타내는 단면도이다.
도 4는, 본 발명의 실시 형태 2와 관련되는 마스크의 단면도이다.
도 5a~도 5h는, 본 발명의 실시 형태 2와 관련되는 마스크의 제조 방법의 제조 공정을 나타내는 단면도이다.
도 6은, 본 발명의 실시 형태 3과 관련되는 반도체 장치의 제조 방법을 나타내는 플로차트이다.
도 7은, 본 발명의 실시 형태 4와 관련되는 반도체 장치의 제조 방법을 나타내는 플로차트이다.
*부호의 설명
1, 21. 스텐실 마스크 2, 22. 멘블렌
3. 보호막 4, 25, 108. 구멍
5, 106. 실리콘층 6, 26, 107. 프레임
7, 27, 105. 실리콘 산화막 11, 101. SOI 기판
12, 13, 24, 32, 102, 103. 실리콘 질화막 14, 31, 104. 실리콘 기판
15, 16…포토레지스트 23…폴리 실리콘층
본 발명은 상기의 문제점에 감안하여 이루어진 것이고, 따라서 본 발명은, 이온 주입에 충분한 강도를 가지는 내구성의 높은 마스크 및 그 제조 방법과, 그러한 마스크를 이용한 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
상기의 목적을 달성하기 위해, 본 발명의 마스크는, 박막과, 상기 박막상의 일부에 형성된 보호막과, 상기 박막상에 상기 보호막을 둘러싸도록 형성된 지지틀과, 상기 박막 및 보호막에 형성되고, 상기 보호막 측에 입사하는 하전입자선 또는 전자파를 투과시키는 구멍을 가지는 것을 특징으로 한다.
이것에 의해, 박막에 조사되는 하전입자선의 에너지가 보호막에서 흡수되고, 박막의 장기 수명화가 가능해진다. 하전입자선의 입사에 의해 보호막이 열화했을 경우, 보호막만 교환하는 것도 가능하다. 따라서, 반도체 장치의 제조에 있어서의 마스크 제작 코스트의 저감도 가능해진다.
혹은, 본 발명의 마스크는, 제 1의 박막과, 상기 제 1의 박막의 제 1면상의 일부에 형성된 지지틀과, 상기 제 1의 박막의 제 2면에 형성된 제 2의 박막과, 상기 지지틀로 둘러싸인 부분의 상기 제 1 및 제 2의 박막에 형성되고, 상기 제 1면측에 입사하는 하전입자선 또는 전자파를 투과시키는 구멍을 가지고, 상기 제 1의 박막과 상기 제 2의 박막의 적어도 한쪽에, 내부 응력을 제어하도록 불순물이 도입되어 있는 것을 특징으로 한다.
이것에 의해, 박막에 조사되는 하전입자선에 대한 마스크의 내구성을 높게 하는 것이 가능해진다. 따라서, 마스크의 장기 수명화가 가능해진다.
상기의 목적을 달성하기 위해, 본 발명의 마스크의 제조 방법은, 기재상에 희생막을 개입시켜 박막을 형성하는 공정과, 상기 기재의 일부를 상기 희생막이 노출할 때까지 제거하고, 상기 기재로부터 되는 지지틀을 형성하는 공정과, 상기 지지틀이 형성되어 있지 않는 부분의 상기 박막에, 제 1의 구멍을 형성하는 공정과, 상기 지지틀이 형성되어 있지 않은 부분의 상기 희생막을 제거하는 공정이라고 상기 박막의 상기 지지틀측의 제 1면이며, 상기 지지틀이 형성되어 있지 않은 부분에보호막을 형성하는 공정이라고 상기 제 1의 구멍에 자기 정합적으로 상기 보호막에 제2의 구멍을 형성하는 공정을 가지는 것을 특징으로 한다.
혹은, 본 발명의 마스크의 제조 방법은, 기재상에 희생막을 거쳐서 제 1의 박막을 형성하는 공정과, 상기 제 1의 박막에 불순물을 주입하고, 상기 제 1의 박막의 내부 응력을 조정하는 공정과, 상기 제 1의 박막상에 제 2의 박막을 형성하는 공정과, 상기 기재의 일부를 상기 희생막이 노출할 때까지 제거하고, 상기 기재로 이루어지는 지지틀을 형성하는 공정과, 상기 지지틀이 형성되어 있지 않은 부분의 상기 제 1 및 제 2의 박막에 구멍을 형성하는 공정과, 상기 지지틀이 형성되어 있지 않은 부분의 상기 희생막을 제거하는 공정을 가지는 것을 특징으로 한다.
이것에 의해, 하전입자선 또는 전자파의 조사에 대한 내구성이 높은 마스크를 제조하는 것이 가능해진다.
또한, 상기의 목적을 달성하기 위해, 본 발명의 반도체 장치의 제조 방법은, 반도체 기판의 소망한 영역에 마스크를 거쳐서 이온 주입을 실시하는 공정을 포함한 반도체 장치의 제조 방법에 있어서, 상기 마스크로서 박막과, 상기 박막상의 일부에 형성된 보호막과, 상기 박막상에 상기 보호막을 둘러싸도록 형성된 지지틀과, 상기 박막 및 보호막에 형성된 구멍에 있어서, 상기 보호막에 입사하는 하전입자선을 투과시키는 구멍을 가지는 마스크를 이용하는 것을 특징으로 한다.
혹은, 본 발명의 반도체 장치의 제조 방법은, 반도체 기판의 소망한 영역에 마스크를 거쳐서 이온 주입을 실시하는 공정을 포함한 반도체 장치의 제조 방법에 있어서, 상기 마스크로서 제 1의 박막과, 상기 제 1의 박막의 제 1면상의 일부에형성된 지지틀과, 상기 제 1의 박막의 제 2면에 형성된 제2의 박막과, 상기 지지틀로 둘러싸인 부분의 상기 제 1 및 제 2의 박막에 형성되고, 상기 제 1면측에 입사하는 하전입자선 또는 전자파를 투과시키는 구멍을 가지고, 상기 제 1의 박막과 상기 제 2의 박막의 적어도 한쪽에, 내부 응력을 제어하도록 불순물이 도입되어 있는 마스크를 이용하는 것을 특징으로 한다.
이것에 의해, 이온 주입에 의한 마스크의 손상을 저감하고, 마스크를 장기 수명화 하는 것이 가능해진다. 또, 본 발명의 반도체 장치의 제조 방법에 의하면, 이온 주입을 위한 레지스터가 불필요하고, 반도체 장치 제조의 코스트 및 소요 시간을 대폭으로 삭감할 수 있다.
이하에, 본 발명의 마스크 및 그 제조 방법과 반도체 장치의 제조 방법의 실시의 형태에 대해서, 도면을 참조하여 설명한다.
실시 형태 1
도 2는 본 실시 형태의 마스크의 단면도이다. 스텐실 마스크(1)는 멘블렌(2)상에 보호막(3)을 가지고, 멘블렌(2)과 보호막(3)에는 이온빔이 통과하는 구멍(4)이 형성되어 있다. 스텐실 마스크(1)를 이용하여 이온 주입을 실시하는 경우에는, 이온빔은 보호막(3) 측에 입사하고, 구멍(4)을 투과한 후, 멘블렌(2) 측에 배치된 반도체 기판의 소망한 위치에 박힌다.
멘블렌(2)은 실리콘층(5)의 일부이며, 지지틀(프레임)(6)에 의해서 지지를 받고 있다. 실리콘층(5)과 프레임(6)의 사이의 실리콘 산화막(7)은, 프레임(6)을 형성하는 공정에서 에칭 스토퍼층으로서 이용된다. 보호막(3)은, 멘블렌(2)의 이온빔이 입사하는 측의 면에 형성된다. 본 실시 형태 1의 스텐실 마스크(1)에는, 보호막(3)으로서 예를 들면 두께 10 μm의 폴리 메타크릴산 메틸(메타크릴 수지)(PMMA) 필름을 이용하지만, 다른 수지 필름을 이용할 수도 있다.
보호막으로서 감광성 수지 필름을 이용했을 경우, 후술한 바와 같이, 노광에 의해 보호막에 구멍을 형성할 수 있지만, 보호막에 에칭을 실시하여 구멍을 형성하는 경우에는, 보호막의 재료는 감광성 수지로 한정되지 않는다. 멘블렌(2)에 손상을 주지 않고 박리 할 수 있는 것이면, 수지 이외의 재료로 이루어지는 보호막을 형성해도 좋다.
다음에, 상기의 본 실시 형태의 마스크의 제조 방법으로 대해서, 도 3을 참조하여 설명한다. 우선, 도 3a에 나타낸 바와 같이, SOI 기판(11)의 양면에 예를 들면 실리콘 질화막(12, 13)을 형성한다. SOI 기판(11)은 실리콘 기판(14)상에 실리콘 산화막(7)을 개입시켜 실리콘층(5)을 가진다. 실리콘 질화막(13)은 실리콘 기판(14)에 에칭을 실시할 때에, 에칭 마스크로서 이용된다.
혹은, 실리콘 질화막(12, 13) 대신에 실리콘 산화막을 형성해도 좋다. 실리콘 질화막(12, 13)(또는 실리콘 산화막)의 막 두께는 예를 들면 10~1000 nm정도로 하고, 실리콘 기판(14)의 두께 등을 고려해서 결정한다. 여기에서는, 예를 들면 막 두께 200 nm의 실리콘 질화막(12, 13)을 형성한다.
다음에, 도 3b에 나타낸 바와 같이, 실리콘 기판(14)의 이면에 실리콘 질화막(13)을 거쳐서 포토레지스트를 도포하고 나서, 노광·현상을 실시하고, 멘블렌형성 영역에 창을 가지는 포토레지스트(15)를 형성한다.
다음에, 도 3c에 나타낸 바와 같이, 포토레지스트(15)를 마스크로서 실리콘 질화막(13)에 드라이 에칭을 실시하고, 포토레지스트(l5)의 패턴을 실리콘 질화막(13)에 전사하고 나서, 포토레지스트(15)를 제거한다.
다음에, 도 3d에 나타낸 바와 같이, 실리콘 질화막(13)을 마스크로서 실리콘 기판(14)에 에칭을 실시하고, 멘블렌 형성 영역의 실리콘 기판(14)을 제거한다. 이것에 의해, 실리콘 기판(14)으로 이루어지는 프레임(6)이 형성된다. 이 에칭은, 예를 들면 수산화 칼륨(KOH) 또는 테트라 메틸 암모늄 수산화물(TMAH)을 이용한 웨트 에칭이나, 불소계 가스를 이용한 드라이 에칭에 의해 실시할 수 있다. 실리콘 기판(14)의 에칭에 있어서, 실리콘 산화막(7)은 에칭 스토퍼층이 된다.
다음에, 도 3e에 나타낸 바와 같이, 실리콘 질화막(12, 13)을 제거한다. 실리콘 질화막(12, 13)은, 예를 들면 열인산을 이용한 웨트 에칭에 의해 제거할 수 있다.
다음에, 도 3f에 나타낸 바와 같이, 실리콘층(5)의 표면에 포토레지스트를 도포하고 나서, 노광·현상을 실시하고, 이온 주입용 패턴으로 창을 가지는 포토레지스트(16)를 형성한다.
다음에, 도 3g에 나타낸 바와 같이, 포토레지스트(16)를 마스크로서 실리콘층(5)에 드라이 에칭을 실시하고, 포토레지스트(16)의 패턴을 실리콘층(5)에 전사한다. 이것에 의해, 실리콘층(5)에 구멍(4)이 형성된다. 그 후, 포토레지스트(16)를 제거한다.
다음에, 도 3h에 나타낸 바와 같이, 실리콘 산화막(7)에 이면측(프레임(6)측)으로부터 드라이 에칭 또는 웨트 에칭을 실시하고, 멘블렌 부분의 실리콘 산화막(7)을 제거한다. 이 드라이 에칭에는, 예를 들면 CF4를 이용할 수 있다. 웨트 에칭에는, 예를 들면 프루오르산(HF)을 이용할 수 있다. 이상의 공정에 의해, 구멍(4)을 가지는 멘블렌(2)이 형성된다.
단, 상기의 도 3f~도 3h에 나타내는 공정은, 이하와 같이 변경할 수도 있다. 도 3e에 나타낸 바와 같이, 실리콘 질화막(12, 13)을 제거한 후, 도 3i에 나타낸 바와 같이, 실리콘 산화막(7)에 이면측(프레임(6)측)으로부터 드라이 에칭 또는 웨트 에칭을 실시하고, 멘블렌 부분의 실리콘 산화막(7)을 제거한다.
이 드라이 에칭에는, 예를 들면 CF4를 이용할 수 있다. 웨트 에칭에는, 예를 들면 플루오르산(HF)을 이용할 수 있다.
다음에, 도 3j에 나타낸 바와 같이, 실리콘층(5)의 표면에 포토레지스트를 도포하고 나서, 노광·현상을 실시하고, 이온 주입용 패턴으로 창을 가지는 포토레지스트(16)를 형성한다.
다음에, 포토레지스트(16)를 마스크로서 실리콘층(5)에 드라이 에칭을 실시하고, 포토레지스트(16)의 패턴을 실리콘층(5)에 전사한다. 이것에 의해, 실리콘층(5)에 구멍(4)이 형성된다. 그 후, 포토레지스트(16)를 제거하는 것으로써, 도 3h에 나타낸 바와 같이, 구멍(4)을 가지는 멘블렌(2)이 형성된다. 이상과 같이, 구멍(4)의 형성전에 멘블렌 부분의 실리콘 산화막(7)을 제거해도 좋다.
다음에, 도 3K에 나타낸 바와 같이, 멘블렌(2)의 이온빔이 입사하는 측의 면에 보호막(3)을 붙인다. 여기서, 보호막(3)으로서는 PMMA가 미리 필름형으로 성형되고, 멘블렌(2)이 덮이는 사이즈에 재단된 것을 이용한다. 보호막(3)의 사이즈는 반드시 멘블렌(2)과 같지 않아도 좋고, 멘블렌(2)의 이온빔이 입사하는 부분이 덮이면 좋다. 보호막(3)의 두께는, 스텐실 마스크가 이용되는 이온 주입 공정의 이온 박아 넣는 가속 에너지에 따라서 결정한다.
예를 들면, 가속 에너지가 1 MeV일 때, 보호막(3)의 두께는 2~5 μm정도 필요하게 된다. 단, 필요하게 되는 보호막(3)의 두께는, 박히는 이온의 종류에 의해서도 변화한다. 또, 필요하게 되는 보호막(3)의 두께는, 일반적으로 가속 에너지에 비례한다.
다음에, 도 3l에 나타낸 바와 같이, 멘블렌(2)의 보호막(3)과 반대측의 면에 파장 356 nm의 자외선(i선)을 조사한다. 단, 보호막(3)이 감광성을 가지면, i선 이외의 자외선을 조사해도 좋다. 혹은, 전자선 등의 하전입자선을 조사해도 좋다. 조사된 i선은 멘블렌(2)에서 차단되고, 구멍(4) 부분의 보호막(3)만이 노광된다.
그 후, 보호막(3)의 현상을 실시하는 것으로, 도 31에 나타내는 공정으로 노광된 부분의 보호막(3)이 가용화되고, 멘블렌(2)의 구멍(4)에 자기 정합적으로 구멍이 형성된다. 이상의 공정에 의해, 도 2에 나타내는 본 실시 형태의 스텐실 마스크(1)를 얻을 수 있다.
상기와 같이 보호막(3)에 노광 및 현상을 실시하여 구멍(4)을 형성하는 대신에, 보호막(3)에 드라이 에칭을 실시하여 구멍(4)을 형성할 수도 있다. 이 경우, 도 3k에 나타낸 바와 같이 보호막(3)을 붙인 후, 멘블렌(2)의 보호막(3)과 반대측의 면으로부터 산소 플라즈마를 붙이고, 보호막(3)에 구멍(4)을 형성한다. 이 드라이 에칭에는, 멘블렌(2)의 재료인 실리콘에 대해서 불활성이며, 한편 보호막(3)의 재료인 PMMA 등의 유기수지에 대해서 활성인 에칭 가스를 이용한다. 이러한 에칭 가스로서는, 예를 들면 산소를 들 수 있다.
실시 형태 2
도 4는 본 실시 형태의 마스크의 단면도이다. 스텐실 마스크(21)는 멘블렌(22)으로서 적층막이 이용된다. 여기에서는, 멘블렌(22)이 제 1의 박막인 폴리 실리콘층(23)과 제 2의 박막인 실리콘 질화막(24)의 2층으로부터 구성된다. 폴리 실리콘층(23)과 실리콘 질화막(24)에는 스텐실 마스크의 제조 과정에서, 이온 주입에 의한 응력 제어가 이루어진다. 멘블렌(22)에는 이온빔이 통과하는 구멍(25)이 형성되어 있다. 이온빔은 폴리 실리콘층(23) 측에 입사하고, 구멍(25)을 투과한 후, 실리콘 질화막(24) 측에 배치된 반도체 기판의 소망한 위치에 박힌다.
멘블렌(22)은 프레임(26)에 의해서 지지를 받고 있다. 폴리 실리콘층(23)과 프레임(26)의 사이의 실리콘 산화막(27)은, 프레임(26)을 형성하는 공정에서 에칭 스토퍼층으로서 이용된다. 폴리 실리콘층(23)은 스텐실 마스크(21)를 이온 주입에 이용할 때에, 박히는 이온을 멈추게 함에 있어서 충분한 두께로 형성한다.
다음에, 상기의 본 실시 형태의 마스크의 제조 방법에 대해서, 도 5를 참조하여 설명한다. 우선, 도 5a에 나타낸 바와 같이, 실리콘 기판(31)상에 실리콘 산화막(27)을 형성하고, 그 상층에 폴리 실리콘층(23)을 형성한다. 실리콘 산화막(27)은 예를 들면 두께 100 nm정도로 형성한다.
폴리 실리콘층(23)의 두께는 예를 들면 10 μm로 한다. 폴리 실리콘층(23)의 두께는, 스텐실 마스크(21)가 이용되는 이온 주입의 이온 박아 넣는 가속 에너지에 따라 설정한다. 박히는 이온의 종류에 의해서도 다소 변화하지만, 가속 에너지가 1 MeV일 때, 일반적으로, 폴리 실리콘층(23)은 1~5 μm정도의 두께로 형성한다. 필요하게 되는 폴리 실리콘층(23)의 두께는, 이온 박아 넣는 가속 에너지에 비례한다.
다음에, 도 5b에 나타낸 바와 같이, 폴리 실리콘층(23)에 소정의 도스량으로 이온 주입을 실시하고, 내부 응력을 거의 제로로 해 둔다. 일반적으로, 모재(母材)를 구성하는 원자보다도 반경이 큰 이온을 박으면 압축방향으로, 반경이 작은 이온을 박으면 끌어당기기 방향으로, 내부 응력이 각각 변화한다. 이온의 박아 넣는 량과 내부 응력의 관계는 실험적으로 잘 조사할 수 있고, 이론적인 모델도 세울 수 있다(예를 들면, A. Degen et al., Proc. SPIE 3997, 396(2000) 참조).
폴리 실리콘층(23)에 이온 주입을 실시한 후, 어닐을 실시하여 폴리 실리콘층(23)의 결정성을 회복시킨다. 또, 어닐을 실시하는 것으로 폴리 실리콘층(23)내에 이온이 균일하게 확산한다. 폴리 실리콘층(23)의 내부 응력을 거의 제로로 해 두는 것으로, 스텐실 마스크(21)를 이온 주입에 이용할 때에, 폴리 실리콘층(23)에 이온이 박혀도, 멘블렌의 변형을 최소한으로 억제할 수 있다. 이것에 의해, 스텐실 마스크(21)의 패턴의 일그러짐이나, 내부 응력의 불균일에 기인하는 멘블렌의 손상을 방지할 수 있다.
다음에, 도 5c에 나타낸 바와 같이, 적층체의 양면에 실리콘 질화막(24, 32)을 형성한다. 실리콘 질화막(24)에 의해 멘블렌(22) 부분(도 4 참조)의 폴리 실리콘층(23)이 지지를 받는다. 실리콘 질화막(24)의 두께 및 내부 응력이 각각 소정의 값에 못 미친 경우, 멘블렌이 휨, 패턴의 일그러짐이 발생한다.
실리콘 질화막(24)에 필요한 두께 및 내부 응력은, 멘블렌 사이즈에 따라 결정된다. 예를 들면, 멘블렌 사이즈가 20 mm각의 경우, 멘블렌에 휨이 생기지 않도록 하려면 , 실리콘 질화막(24)의 두께를 500 nm, 내부 응력을 10 MPa로 할 필요가 있다.
실리콘 질화막(24)의 내부 응력이 이 값이 되도록, 도 5d에 나타낸 바와 같이, 실리콘 질화막(24)에 이온 주입을 실시한다. 그 후, 어닐을 실시하여 실리콘 질화막(24)내의 이온 농도를 균일하게 한다. 폴리 실리콘층(23) 및 실리콘 질화막(24)에 박히는 이온으로서는, 예를 들면 인, 붕소, 비소 등을 들 수 있다.
또한, 제 1의 박막 및 제 2의 박막의 재질을 변경했을 경우에는, 반드시 제 1의 박막과 제 2의 박막의 양쪽 모두에, 내부 응력을 조정하기 위한 이온 주입과 그 후의 어닐을 실시할 필요는 없고, 멘블렌의 내부 응력을 소망한 값으로 제어할 수 있는 한, 제 1의 박막과 제 2의 박막의 어느 쪽이든 한쪽에 이온 주입과 어닐을 실시해도 좋다.
다음에, 도 5e에 나타낸 바와 같이, 실리콘 기판(31)의 표면측의 실리콘 질화막(32)상에, 프레임(26)(도 4 참조)의 패턴으로 레지스터를 형성하고, 레지스터를 마스크로서 실리콘 질화막(32)에 에칭을 실시한다. 그 후, 레지스터를 제거한다.
다음에, 도 5f에 나타낸 바와 같이, 실리콘 질화막(32)을 마스크로서 실리콘 기판(31)에 에칭을 실시한다. 이것에 의해, 프레임(26)이 형성된다. 실리콘 기판(31)의 에칭은, 실시 형태 1과 같이 웨트 에칭 또는 드라이 에칭에 의해 실시한다. 여기서, 실리콘 산화막(27)은 에칭 스토퍼층으로서 이용된다.
다음에, 도 5g에 나타낸 바와 같이, 실리콘 질화막(24) 및 폴리 실리콘층(23)에 드라이 에칭을 실시하고, 구멍(25)을 형성한다. 이 에칭은, 실리콘 질화막(24)상에 레지스터를 형성하고, 레지스터를 마스크로서 실시한다. 에칭 후, 실리콘 질화막(24)상의 레지스터를 제거한다.
그 후, 실리콘 산화막(27)에 프레임(26)이 형성되고 있는 측으로부터 드라이 에칭 또는 웨트 에칭을 실시한다. 이것에 의해, 멘블렌(22) 부분의 실리콘 산화막(27)이 제거되고, 도 4에 나타내는 스텐실 마스크(21)를 얻을 수 있다.
또, 도 5f에 나타낸 바와 같이, 실리콘 기판(31)에 에칭을 실시한 후, 구멍(25)을 형성하기 전에, 멘블렌 부분의 실리콘 산화막(27)을 제거해도 좋다. 이 경우, 도 5h에 나타낸 바와 같이, 실리콘 산화막(27)에 이면측(프레임(26) 측)으로부터 드라이 에칭 또는 웨트 에칭을 실시하고, 멘블렌 부분의 실리콘 산화막(27)을 제거한다. 이 드라이 에칭에는, 예를 들면 CF4를 이용할 수 있다. 웨트 에칭에는, 예를 들면 플루오르산(HF)을 이용할 수 있다.
그 후, 실리콘 질화막(24)상에 레지스터를 형성하고, 레지스터를 마스크로서 실리콘 질화막(24) 및 폴리 실리콘층(23)에 드라이 에칭을 실시해서, 구멍(25)을 형성하고 나서, 레지스터를 제거한다. 이와 같이 하여, 구멍(25)을 가지는 멘블렌(22)을 형성해도 좋다.
상기의 본 발명의 실시 형태의 마스크에 의하면, 멘블렌(22)을 구성하는 폴리 실리콘층(23)이 이온 박아 넣는 가속 에너지를 흡수함에 있어서 충분한 두께로 형성된다. 또, 폴리 실리콘층(23)과 실리콘 질화막(24)의 내부 응력이 이온 주입에 의해서 최적화되고 있다. 이것에 의해, 마스크를 이온 주입에 이용했을 때에, 박히는 이온에 의해서 멘블렌이 손상하는 것을 방지할 수 있다.
실시 형태 3
본 실시 형태의 반도체 장치의 제조 방법은, 상기의 실시 형태 1의 스텐실 마스크를 이용하고, 레지스터를 이용하지 않는 이온 주입을 실시하는 공정을 포함한다. 도 6에, 본 실시 형태의 반도체 장치의 제조 방법의 플로차트(flow chart)를 나타낸다. 도 6에 나타낸 바와 같이, 스텝 1(STl)에서, 마스크의 박막에 구멍을 형성한다. 스텝 2(ST2)에서, 박막상에 보호막을 형성한다. 스텝 3(ST3)에서, 구멍부분의 보호막을 제거한다. 스텝 4(ST4)에서, 마스크를 거쳐서 반도체 기판에 이온 주입을 실시한다.
스텝 5(ST5)에서, 이온빔에 의해 보호막이 열화하고 있으면, 스텝 6(ST6)에서 보호막을 제거한다. 보호막은, 예를 들면 산소 플라스마에 의한 애싱 및 세정 처리를 실시하는 것으로 박리할 수 있다. 보호막이 제거된 박막에는, 재차,도 3k~3l에 나타내는 공정에 따라서 보호막이 형성되고(스텝 2), 이후의 이온 주입 공정으로 마스크가 이용된다. 스텝 5에서, 이온빔에 의해 보호막이 열화되고 있지 않으면, 마스크를 재차, 이온 주입 공정(스텝 4)에 이용한다.
실시 형태 1의 스텐실 마스크를 이용하여 이온 주입을 실시했을 경우, 이온은 보호막(3)에 의해서 제지당한다. 따라서, 멘블렌(2)의 열화가 방지된다. 즉, 마스크의 장기 수명화나 반복하여 이용이 가능해지고, 반도체 장치의 제조 코스트를 저감 할 수 있다.
또, 본 실시 형태의 반도체 장치의 제조 방법에 의하면, 레지스터 형성을 위한 리소그래피 공정이나, 이온 주입후의 레지스터 박리 공정이 불필요하고, 반도체 장치 제조의 선회 타임(TAT)이 단선 되고, 제조 코스트도 큰 폭으로 저감 할 수 있다.
실시 형태 4
본 실시 형태의 반도체 장치의 제조 방법은, 상기의 실시 형태 2의 스텐실 마스크를 이용하고, 레지스터를 이용하지 않는 이온 주입을 실시하는 공정을 포함한다. 도 7에, 본 실시 형태의 반도체 장치의 제조 방법의 플로차트(flow chart)를 나타낸다. 도 7에 나타낸 바와 같이, 스텝 1(STl)에서, 내부 응력이 조정된 박막을 가지는 마스크를 제작한다. 스텝 2(ST2)에서, 마스크를 거쳐서 반도체 기판에 이온 주입을 실시한다. 스텝3(ST3)에서, 이온빔에 의해 멘블렌이 열화되고 있지 않으면, 마스크를 재차, 이온 주입 공정(스텝 2)에 이용한다. 스텝 3에서, 이온빔에 의해 멘블렌이 열화하고 있으면, 스텝 4(ST4)에서 마스크를폐기한다.
실시 형태 2의 스텐실 마스크를 이용하여 이온 주입을 실시했을 경우, 이온은 폴리 실리콘층(23)에 의해서 제지당한다. 멘블렌(22)의 내부 응력이 적절히 제어되고 있는 것으로부터, 폴리 실리콘층(23)에 이온이 박혔을 경우에도 멘블렌(22)의 열화가 방지된다. 이것에 의해, 마스크의 장기 수명화나 반복하여 이용이 가능해지고, 반도체 장치의 제조 코스트를 저감 할 수 있다.
또, 본 실시 형태의 반도체 장치의 제조 방법에 의하면, 레지스터 형성을 위한 리소그래피 공정이나, 이온 주입후의 레지스터 박리 공정이 불필요하고, 반도체 장치 제조의 TAT가 단축되고, 제조 코스트도 큰 폭으로 저감 할 수 있다.
본 발명의 마스크 및 그 제조 방법과 반도체 장치의 제조 방법의 실시 형태는, 상기의 설명으로 한정되지 않는다. 예를 들면, 본 발명의 마스크를 하전입자선이 이용되는 다른 프로세스, 예를 들면 이온빔 리소그래피 혹은 전자빔 리소그래피로 이용하는 것도 가능하다. 또, 하전입자선의 대신에 Ⅹ선, EUV(Extreme Ultraviolet) 광, 자외선, 광이라고 하는 전자파를, 소정의 마스크 패턴으로 노광 대상물에 조사하는 프로세스에, 본 발명의 마스크를 적당하게 사용할 수도 있다. 그외, 본 발명의 요지를 일탈하지 않는 범위에서, 여러 가지의 변경이 가능하다.
본 발명의 마스크에 의하면, 하전입자선이 조사되는 마스크의 내구성이 향상한다. 본 발명의 마스크의 제조 방법에 의하면, 하전입자선에 대해서 충분한 강도를 가지는 마스크를 제조하는 것이 가능해진다.
본 발명의 반도체 장치의 제조 방법에 의하면, 이온 주입 공정에 필요한 코스트 및 시간을 큰 폭으로 삭감할 수 있다.
Claims (20)
- 박막과,상기 박막상의 일부에 형성된 보호막과,상기 박막상에 상기 보호막을 둘러싸도록 형성된 지지틀과,상기 박막 및 보호막에 형성되고, 상기 보호막 측에 입사하는 하전입자선 또는 전자파를 투과시키는 구멍을 가지도록 구성된 것을 특징으로 하는 마스크.
- 제 1항에 있어서,상기 하전입자선은 이온빔인 것을 특징으로 하는 마스크.
- 제 1항에 있어서,상기 보호막의 두께는, 상기 마스크가 이용되는 이온 주입 공정의 이온 박아 넣는 가속 에너지에 따라 결정되도록 구성된 것을 특징으로 하는 마스크.
- 제 1항에 있어서,상기 보호막의 재료는 감광성 수지를 포함하는 것을 특징으로 하는 마스크.
- 제1의 박막과,상기 제 1의 박막의 제 1면의 일부에 형성된 지지틀과,상기 제 1의 박막의 제 2면에 형성된 제 2의 박막과,상기 지지틀로 둘러싸인 부분의 상기 제 1 및 제 2의 박막에 형성되고, 상기 제 1측에 입사하는 하전입자선 또는 전자파를 투과시키는 구멍을 가지고,상기 제 1의 박막과 상기 제 2의 박막의 적어도 한쪽에, 내부 응력을 제어하도록 불순물이 도입되도록 구성된 것을 특징으로 하는 마스크.
- 제 5항에 있어서,상기 하전입자선은 이온빔인 것을 특징으로 하는 마스크.
- 제 5항에 있어서,상기 제 1의 박막의 두께는, 상기 마스크가 이용되는 이온 주입 공정의 박아 넣는 가속 에너지에 따라 결정되도록 구성된 것을 특징으로 하는 마스크.
- 제 5항에 있어서,상기 제 2의 박막의 두께 및 상기 내부 응력은, 상기 지지틀로 둘러싸인 부분의 크기에 따라 결정되도록 구성된 것을 특징으로 하는 마스크.
- 제 5항에 있어서,상기 불순물은 이온 주입에 의해 도입되고, 상기 불순물을 상기 제 1의 박막과 상기 제 2의 박막의 적어도 한쪽에 도입하는 상기 이온 주입 후, 어닐을 하도록구성된 것을 특징으로 하는 마스크.
- 기재상에 희생막을 거쳐서 박막을 형성하는 공정과,상기 기재의 일부를 상기 희생막이 노출할 때까지 제거하고, 상기 기재로 이루어지는 지지틀을 형성하는 공정과,상기 지지틀이 형성되어 있지 않은 부분의 상기 박막에 제 1의 구멍을 형성하는 공정과,상기 지지틀이 형성되어 있지 않은 부분의 상기 희생막을 제거하는 공정과,상기 박막의 상기 지지틀 측의 제 1면에 있어서, 상기 지지틀이 형성되어 있지 않은 부분에 보호막을 형성하는 공정과,상기 제 1의 구멍에 자기 정합적으로 상기 보호막에 제 2의 구멍을 형성하는 공정을 가지도록 구성된 것을 특징으로 하는 마스크의 제조 방법.
- 제 10항에 있어서,상기 보호막을 형성하는 공정은, 감광성 수지 필름을 붙이는 공정을 포함하고,상기 제 2의 구멍을 형성하는 공정은, 상기 박막의 제 2면측으로부터 상기 제 1의 구멍을 거쳐서 상기 보호막에 노광하는 공정과,상기 보호막을 현상하여 노광 부분을 제거하는 공정을 가지도록 구성된 것을 특징으로 하는 마스크의 제조 방법.
- 제 10항에 있어서,상기 제 2의 구멍을 형성하는 공정은, 상기 박막을 마스크로서 상기 보호막에 에칭을 실시하는 공정을 가지도록 구성된 것을 특징으로 하는 마스크의 제조 방법.
- 제 10항에 있어서,상기 지지틀이 형성되어 있지 않은 부분의 상기 희생막을 제거하는 공정을, 상기 제 1의 구멍을 형성한 후에 실시하도록 구성된 것을 특징으로 하는 마스크의 제조 방법.
- 기재상에 희생막을 거쳐서 제 1의 박막을 형성하는 공정과,상기 제 1의 박막에 불순물을 주입하고, 상기 제 1의 박막의 내부 응력을 조정하는 공정과,상기 제 1의 박막상에 제 2의 박막을 형성하는 공정과,상기 기재의 일부를 상기 희생막이 노출할 때까지 제거하고, 상기 기재로 이루어지는 지지틀을 형성하는 공정과,상기 지지틀이 형성되어 있지 않은 부분의 상기 제 1 및 제 2의 박막에 구멍을 형성하는 공정과,상기 지지틀이 형성되어 있지 않은 부분의 상기 희생막을 제거하는 공정을가지도록 구성된 것을 특징으로 하는 마스크의 제조 방법.
- 제 14항에 있어서,상기 제 2의 박막을 형성한 후, 상기 지지틀을 형성하기 전에, 상기 제 2의 박막에 불순물을 주입하고, 상기 제 2의 박막의 내부 응력을 조정하는 공정을 더 가지도록 구성된 것을 특징으로 하는 마스크의 제조 방법.
- 제 14항에 있어서,상기 지지틀이 형성되어 있지 않은 부분의 상기 희생막을 제거하는 공정을, 상기 구멍을 형성하는 공정 전에 실시하도록 구성된 것을 특징으로 하는 마스크의 제조 방법.
- 기재상에 희생막을 거쳐서 제 1의 박막을 형성하는 공정과,상기 제 1의 박막상에 제 2의 박막을 형성하는 공정과,상기 제 2의 박막에 불순물을 주입하고, 상기 제 2의 박막의 내부 응력을 조정하는 공정과,상기 기재의 일부를 상기 희생막이 노출할 때까지 제거하고, 상기 기재로 이루어지는 지지틀을 형성하는 공정과,상기 지지틀이 형성되어 있지 않은 부분의 상기 제 1 및 제 2의 박막에 구멍을 형성하는 공정과,상기 지지틀이 형성되어 있지 않은 부분의 상기 희생막을 제거하는 공정을 가지도록 구성된 것을 특징으로 하는 마스크의 제조 방법.
- 제 17항에 있어서,상기 지지틀이 형성되어 있지 않은 부분의 상기 희생막을 제거하는 공정을, 상기구멍을 형성하는 공정 전에 실시하도록 구성된 것을 특징으로 하는 마스크의 제조 방법.
- 반도체 기판의 소망한 영역에 마스크를 거쳐서 이온 주입을 실시하는 공정을 포함한 반도체 장치의 제조 방법에 있어서,상기 마스크로서 박막과,상기 박막상의 일부에 형성된 보호막과,상기 박막상에 상기 보호막을 둘러싸도록 형성된 지지틀과,상기 박막 및 보호막에 형성된 구멍을 가지는 마스크를 이용하는 반도체 장치의 제조 방법.
- 반도체 기판의 소망한 영역에 마스크를 거쳐서 이온 주입을 실시하는 공정을 포함한 반도체 장치의 제조 방법에 있어서,상기 마스크로서 제1의 박막과,상기 제 1의 박막의 제 1면의 일부에 형성된 지지틀과,상기 제 1의 박막의 제 2면에 형성된 제 2의 박막과,상기 지지틀로 둘러싸인 부분의 상기 제 1 및 제 2의 박막에 형성되고, 상기 제 1면측에 입사하는 이온빔을 투과시키는 구멍을 가지고,상기 제 1의 박막과 상기 제 2의 박막의 적어도 한쪽에, 내부 응력을 제어하도록 불순물이 도입되고 있는 마스크를 이용하는 반도체 장치의 제조 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002186232 | 2002-06-26 | ||
| JPJP-P-2002-00186232 | 2002-06-26 | ||
| PCT/JP2003/007377 WO2004003985A1 (ja) | 2002-06-26 | 2003-06-10 | マスクおよびその製造方法並びに半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050010862A true KR20050010862A (ko) | 2005-01-28 |
Family
ID=29996762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2004-7019757A KR20050010862A (ko) | 2002-06-26 | 2003-06-10 | 마스크 및 그 제조 방법과 반도체 장치의 제조 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20060051936A1 (ko) |
| EP (1) | EP1542265A1 (ko) |
| JP (1) | JPWO2004003985A1 (ko) |
| KR (1) | KR20050010862A (ko) |
| TW (1) | TWI228277B (ko) |
| WO (1) | WO2004003985A1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7381233B2 (en) | 2006-06-16 | 2008-06-03 | Samsung Gwangju Electronics Co., Ltd. | Dust collecting apparatus for vacuum cleaner |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1174229A (ja) | 1997-08-29 | 1999-03-16 | Toshiba Microelectron Corp | 半導体装置 |
| JP2004158527A (ja) * | 2002-11-05 | 2004-06-03 | Hoya Corp | イオン注入用ステンシルマスク |
| JP2008103386A (ja) * | 2006-10-17 | 2008-05-01 | Toppan Printing Co Ltd | イオン注入用ステンシルマスクの製造方法 |
| US8349143B2 (en) * | 2008-12-30 | 2013-01-08 | Intermolecular, Inc. | Shadow masks for patterned deposition on substrates |
| JP5515564B2 (ja) * | 2009-09-29 | 2014-06-11 | 凸版印刷株式会社 | イオン注入用ステンシルマスクの製造方法 |
| TWI398533B (zh) * | 2009-12-29 | 2013-06-11 | Au Optronics Corp | 蔭罩及其製作方法 |
| KR101182440B1 (ko) * | 2010-01-11 | 2012-09-12 | 삼성디스플레이 주식회사 | 박막 증착용 마스크 프레임 조립체 |
| KR101274718B1 (ko) * | 2010-01-28 | 2013-06-12 | 엘지디스플레이 주식회사 | 증착마스크 및 그를 포함하는 마스크 어셈블리 |
| US9333733B2 (en) * | 2013-07-26 | 2016-05-10 | Varian Semiconductor Equipment Associates, Inc. | Multi-part mask for implanting workpieces |
| US11016383B2 (en) * | 2018-08-31 | 2021-05-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Pellicle for an EUV lithography mask and a method of manufacturing thereof |
| US10937869B2 (en) * | 2018-09-28 | 2021-03-02 | General Electric Company | Systems and methods of masking during high-energy implantation when fabricating wide band gap semiconductor devices |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0078336B1 (de) * | 1981-10-30 | 1988-02-03 | Ibm Deutschland Gmbh | Schattenwurfmaske für die Ionenimplantation und die Ionenstrahllithographie |
| JPS58106822A (ja) * | 1981-12-18 | 1983-06-25 | Hitachi Ltd | 不純物導入方法 |
| JP2555225B2 (ja) * | 1991-01-17 | 1996-11-20 | 富士通株式会社 | 荷電粒子露光用透過マスク |
| JPH0934103A (ja) * | 1995-05-17 | 1997-02-07 | Nikon Corp | 荷電粒子線転写用マスク |
| JP3193863B2 (ja) * | 1996-01-31 | 2001-07-30 | ホーヤ株式会社 | 転写マスクの製造方法 |
| JPH10207045A (ja) * | 1997-01-28 | 1998-08-07 | Nikon Corp | パターン投影用原版 |
| KR100447993B1 (ko) * | 1998-12-28 | 2004-10-14 | 주식회사 하이닉스반도체 | 셀 투사 마스크_ |
| JP2002203806A (ja) * | 2000-10-31 | 2002-07-19 | Toshiba Corp | 半導体装置の製造方法、ステンシルマスク及びその製造方法 |
| JP3678199B2 (ja) * | 2001-05-16 | 2005-08-03 | ソニー株式会社 | 半導体装置製造用マスクの作製方法、及び半導体装置の製造方法 |
-
2003
- 2003-06-10 US US10/516,414 patent/US20060051936A1/en not_active Abandoned
- 2003-06-10 KR KR10-2004-7019757A patent/KR20050010862A/ko not_active Application Discontinuation
- 2003-06-10 JP JP2004517251A patent/JPWO2004003985A1/ja not_active Abandoned
- 2003-06-10 WO PCT/JP2003/007377 patent/WO2004003985A1/ja active Application Filing
- 2003-06-10 EP EP03736139A patent/EP1542265A1/en not_active Withdrawn
- 2003-06-17 TW TW092116390A patent/TWI228277B/zh not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7381233B2 (en) | 2006-06-16 | 2008-06-03 | Samsung Gwangju Electronics Co., Ltd. | Dust collecting apparatus for vacuum cleaner |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1542265A1 (en) | 2005-06-15 |
| JPWO2004003985A1 (ja) | 2005-11-04 |
| WO2004003985A1 (ja) | 2004-01-08 |
| TW200409212A (en) | 2004-06-01 |
| TWI228277B (en) | 2005-02-21 |
| US20060051936A1 (en) | 2006-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3161362B2 (ja) | 微小構造体、その製造方法、その製造装置、基板および成形型 | |
| JP2004304097A (ja) | パターン形成方法および半導体装置の製造方法 | |
| US20020160320A1 (en) | Process for forming sub-lithographic photoresist features by modification of the photoresist surface | |
| KR20050010862A (ko) | 마스크 및 그 제조 방법과 반도체 장치의 제조 방법 | |
| US20100086877A1 (en) | Pattern forming method and pattern form | |
| US7851136B2 (en) | Stabilization of deep ultraviolet photoresist | |
| KR20050032581A (ko) | 갭 결함을 가진 리소그라픽 템플릿을 형성하고 수리하는방법 | |
| US6589709B1 (en) | Process for preventing deformation of patterned photoresist features | |
| US9268228B2 (en) | Techniques for patterning a substrate | |
| US6815359B2 (en) | Process for improving the etch stability of ultra-thin photoresist | |
| US6864144B2 (en) | Method of stabilizing resist material through ion implantation | |
| KR20050031389A (ko) | 스텐실 마스크 및 그 제조 방법, 노광 장치 및 노광 방법,전자 장치의 제조 방법 | |
| US6447688B2 (en) | Method for fabricating a stencil mask | |
| JP2004198905A (ja) | パターン形成方法 | |
| JP2000348996A (ja) | ステンシルマスク、その製造方法、及びそれを用いた縮小投影露光方法 | |
| JP2001265011A (ja) | 半導体装置の製造方法 | |
| KR100369866B1 (ko) | 반도체소자의미세콘택홀형성방법 | |
| KR0177587B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| JP2942825B1 (ja) | 面外分岐ミラーを有する光集積回路の製造方法 | |
| KR100801735B1 (ko) | 반도체 소자의 이온주입방법 | |
| KR100192931B1 (ko) | 감광막 패턴 제조방법 | |
| JPS6029921B2 (ja) | 回折格子作製方法 | |
| JPH06151349A (ja) | 半導体装置の製造方法 | |
| KR20050063324A (ko) | 포토마스크의 제작방법 | |
| JPH0319310A (ja) | レジストパターン形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |