JPS6391747A - 電子機器の検査方式 - Google Patents

電子機器の検査方式

Info

Publication number
JPS6391747A
JPS6391747A JP61238638A JP23863886A JPS6391747A JP S6391747 A JPS6391747 A JP S6391747A JP 61238638 A JP61238638 A JP 61238638A JP 23863886 A JP23863886 A JP 23863886A JP S6391747 A JPS6391747 A JP S6391747A
Authority
JP
Japan
Prior art keywords
input
inspection
connector
output
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61238638A
Other languages
English (en)
Inventor
Katsuya Taniguchi
克哉 谷口
Masayuki Kino
城野 雅行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP61238638A priority Critical patent/JPS6391747A/ja
Publication of JPS6391747A publication Critical patent/JPS6391747A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子機器の検査方式に関し、さらに詳しくは
インタフェースを介在させ、端末機器を制御する電子機
器の検査方式に関する。
背景技術 典型的な先行技術は、第4図に示゛されている。
マイクロプロセッサ31やプログラムを内蔵したROM
32などによって構成されるポケットコンピュータなど
の電子機器21と、電子機器21からの制御信号によっ
て動作するたとえばプリンタなどの端末tel器22と
の間には、I10ボートなどを備えたインク7エース3
3が介在し、両者間の信号授受の仲介を行なっている。
ポケットコンピュータのような小形化された電子機器2
1では、インタフェース33は通常マイクロプロセッサ
(以下、CPUと記t)31やROM32ht搭載すれ
ている同一の基板34に取付けられ、それより複数の入
出カライン35が引き出されて接続用コネクタ36aに
接!され、対をなすコネクタ36bおよび接続ケーブル
37によって端末機器22に接続されて一つのシステム
を形成している。
このようなシステムが設置された現場において、動作ト
ラブルの発生やメンテナンスなどのために電子機器21
の動作を点検する場合、従来は接続用コネクタ36a、
36bを分離して、電子機器21と端末8!器22を切
り離し、別に用意した同一機種の端末機器(図示せず)
をコネクタ3Gaを介して電子機器21に接続し、検査
用プログラムを実行させ、あるいは端末機器22に別に
用意した同一機種の電子機器(図示せず)を接続し、同
様にして検査を行ない、正常動作を行なうかどうか、入
出カラインの断線、短絡の有無などを検査し、原因の発
見や動作の良否を判定していた。
発明が解決しようとする問題点 しかしながら上述のような方法では、検査の都度、検査
担当者は検査用の電子機器や端末機器など多くの機材の
運搬に労力を要求され、現場では検査のため多くの時間
を必要とし、非能率的であった。このため簡単な構成で
、しかも確実に当該電子機器の動作の良否判定や原因の
所在を発見することのできる電子へ器の検査方式が所望
されていた。
したがって本発明の目的は、上述の技術的開運7αを解
決し、簡単な構成によって電子機器の動作が検査され、
原因の所在を容易に発見することのできる電子機器の検
査方式を提供することである。
問題点を解決するための手段 本発明は、演算処理手段と、記憶手段と、インタフェー
スと、インク7エースと接続される複数のピン列から成
る入出力部とを含む電子8w器と、上記入出力部に対応
するピン列を有し、かつ上記ピン列が予め定められた順
序に結111iIされた検査用治具とを含み、 電子機器はそのピン列に順次的に検査用信号を導出し、
上記治具を介して検査用信号が入力され、これによって
上記インタフェースに関連する結線状態を検査するよう
にしたことを特徴とする電子機器の検査方式である。
作  用 本発明に従う電子8!器は、演算処理手段と、記憶手段
と、インタフェースと、インク7エー又と接続される複
数のピン列から成る入出力部とを含む、また上記入出力
部に対応するピン列を有し、かつ上記ピン列は予め定め
られた順序に結+tQされた検査用治具が用いられる。
電子機器はそのピン列に順次的に検査用信号を導出し、
上記治具を介して検査用信号が再入力され、これによっ
て上記インタフェースに関連する結線状態を検査する。
実施例 第1図は本発明の一実施例の構成を示すブロック図であ
る。たとえばポケットコンピュータなどの電子機器1側
のインタフェース11がらの対をなす出力線ノ1.ノ2
.ノ3.・・べ総称するときは参照符ノで示す)と、入
力線ml yIa2 +m3 +・・・(総称するとき
は参照符部で示す)と、対をなす入出力#1tp1 +
I)2 +・・・+p(n −I L pn(総称する
ときは参照符pで示す)とは、それぞれ多数のピン列を
有する入出力部としての接続用コネクタ12aに個別的
に接続されている。
上記接続用コネクタ12aに対応するピン列を有し、か
つ上記ピン列は予め定められた順序に結線された検査用
治具13が、接続用コネクタ12aに接続される。検査
用治具13に取付けられた検査用コネクタ12bには、
対応する電子機器1側の対をなす入力線!と、出力線噛
と、対をなす入出力apl+p2+・・・とをそれぞれ
個別的にかつ相互に短絡接続する配線ラインkl 、に
、に3 、・・・、km(総称するときは参照符にで示
す)が施された基板14が取付けられ、検査用治具13
が形成されている。
電子8!器1の動作を点検するには、まず図示しない端
末機器側のコネクタを接続用コネクタ12aから取り外
し、代わりに検査用治具13の検査用コネクタ12I)
を電子機器1側の接続用コネクタ12aに嵌合させる。
これにより電子機器1側の出力線ノは、検査用治具13
側の基板14に施された連絡用配線kを介して、それぞ
れ入力1線泊に個別的に対をなして接続される。入出力
4Qpl+p2、・・・についても同様に連絡用配線k
n、・・・、に+aによって相互に短絡される。
この状態において、検査用プログラムを実行させる。す
なわち、CPU 2はまず出力線!1に所定の信号、た
とえば「I(」レベルの信号 (以下、fゴ号rHJと
記す)を出力線ノ1に出力する。信号rHJは、検査用
治具14内の連絡用配線に1  を経て入力線輪1に戻
り、正常ならば出力線ノ1と入力線−11とは同一レベ
ル「FI」となる。CPU 2はこの状態を調べ、正し
ければ次に同じ出力線11に信号rLJを出力し、入力
線輪1 に信号rLJが戻っているかどうかを調べる。
正しければ次の対をなす出力線!2と入力線輪2 に移
り、同様にして検査を行なう。もし出力した信号と異な
る結果がでた場合には、電子機器1内の表示手段3に「
エラー」を表示させる。以下、同様の手順を繰返しつつ
、対をなす出力線!と入力線輪および入出力線1)1+
92、・・・について検査を続ける。
第2図は本発明の一実施例の動作を示すフローチャート
である。同図(1)に示すステップn1 で第1図示の
検査用油A13の検査用コネクタ12bと電子g器1の
接続用コネクタ12’aとが接続され、検査用プログラ
ムが実行され検査が開始される。ステップn2  では
出力線ノ1に信号[I]」が出力される。ステップn3
  ではCPU2が検査用油Jfic13を介して接続
された入力線輪1 の状態な調べ、入力a如1 が出力
線ノ1と同じ[HJであればステップn4に移る。もし
出力線!1と入力線11との信号が違っておればステッ
プn5  に移って、CPU2は表示部3に「エラー」
メッセーノを表示させ、検査の進行は中断され、「エラ
ー」の原因を調べる。
ステップn61’はCPU2は出力線)1に信号「L」
を出力し、ステップn7  で入力線輪1の状態を調べ
、等しく「L」かどうかを調べる。正常ならばステップ
n7に進み、違っておればステップn8に移って「エラ
ー」を表示させるとともに、検査は中断され、原因が調
べられる。以下同様にして出力Rノと入力線lについて
の検査が終われば、同図(2)に示すステップq1に進
んで、対をなす入出力Mpl 、、2 、・・・につい
ての検査が実行される。
ステップq1で一方の入出力#iL p 1に信号「I
]」が出力され、ステップq2″C他方の入出力線p2
の状態が調べられ、等しければステップq3 に進んで
検査が続?′i′され、違っておればステップq4 1
こ移って「エラー」が表示される。
ステップq3では入出力M p 1に信号rLJが出力
され、ステップq5で入出力線p1と対をなす他方の入
出力線p2  の状態が調べられ、等しく「L」ならば
ステップq6 に進む。違っておればステップq7に移
って「エラー」が表示される。ステップq6からqll
では、ステップq1からq5  と逆に入出力線p2か
ら出力し、入出力m p 1の状態を調べることにより
検査を行なう。以後同様にして対をなす入出力#apご
とに、信号[HJと信号rLJとにつき交互に検査が行
なわれて0き、ステップqnで全部の出力線)、入力線
糟および入出力線pについて検査が行なわれたかどうか
が判断され、途中検査が中断なく進行して終了ならば表
示部3にたとえば「OK」の表示が出され、終了する。
上述の実施例では−の対をなす出力線lと入力#amあ
るいは入出力線1]1++32+・・・について交互に
信号のrHJ、rLJを切替えつつ検査を続けるように
したけれども、さきに全部の入力線mと出力線!および
入出力線pについてまず信号「I(」で検査を行ない、
次に信号rLJで再び検査を行なうようにしでもよい。
また「エラー」表示が出たらそのステップを記憶してお
き、検査は中断することなしに続行され、全部の検査が
終わった後、上記記憶さ胱たステップに基づいて原因を
調べるようにしてもよい。
第3図は、実際に使用されている電子機器と対応する検
査用治具との構成を示すブロック図である。13図にお
いてttrJ1図と対応する部分には同一の参照符を付
す。電子機器1内にはCPU 2、液晶などで実現され
る表示部3等の素子が内iされており、検査用プログラ
ムは予めROM7に格納されている。CPU2およびデ
ートアレイ6からは、対応するインタフェースlla、
llbを介して、それぞれ複数の出力a J: a +
 m a + ll & + 、e b、m 11 r
 l)bが、接続用フネクタ12a、12cに接続され
ている。検査用治具13a、13bの各検査用フネクタ
12b、12dを対応する上記接続用フネクタ】2a。
12I)に接続し、検査用プログラムを実行させること
により、予め定められた順序で電子機器1内の各素子の
動作状態が検査され、検査結果は表示部3に表示される
本実施例では予め検査用プログラムをROM7に格納し
ておくようにしたけれども、カードメモリなどで実現さ
れる外部メモリ15に予め検査用プログラムを記憶させ
ておき、検査の際には上記外部メモリ15を電子機器1
に設けられているスロッ)10aまたはスロッ)10b
に挿入してプログラムを読み取らせ、検査プログラムを
実行させるようにしてもよい。これによりROM7のメ
モリ容量に余裕が生じる。
効  果 以上のように本発明によれば、電子機器はそのビン列に
順次的に検査用信号を導出し、治具を介して検査用信号
が再入力され、これによって上記インタフェースに関連
する結線状態を検査する。
これによって、出力と入力とをつないだ簡単な検査用治
具を電子機器側の接続用コネクタに接続し、予め定めら
れた検査用プログラムを実行させるのみでよく、検査に
必要な低材は少なく、電子機器および電子機器を用いた
システムを使用中の現場においても簡単に検査を行なう
ことができる。
【図面の簡単な説明】
!#S1図は本発明の一実施例の構成を示すブロック図
、第2図は本発明の一実施例の動作を示す70−チャー
ト、第3図は実際に使用されている電子機器1と対応す
る検査用治具13との構成を示すブロック図、第4図は
先行技術を示すブロック図である。 1.21・・・電子機器、2,31・・・マイクロプロ
セッサ、3・・・表示部、11,11a、1 lb、3
3−インタフェース、12a、12c・・・接続用コネ
クタ、12 b、 12 d・・・検査用コネクタ、1
3,13a、13tI・・・検査用治具 代理人  弁理士 四教 圭一部 第 1 図 p人工p珂木1 第2図 第4図

Claims (1)

  1. 【特許請求の範囲】 演算処理手段と、記憶手段と、インタフェースと、イン
    タフェースと接続される複数のピン列から成る入出力部
    とを含む電子機器と、 上記入出力部に対応するピン列を有し、かつ上記ピン列
    が予め定められた順序に結線された検査用治具とを含み
    、 電子機器はそのピン列に順次的に検査用信号を導出し、
    上記治具を介して検査用信号が入力され、これによって
    上記インタフェースに関連する結線状態を検査するよう
    にしたことを特徴とする電子機器の検査方式。
JP61238638A 1986-10-06 1986-10-06 電子機器の検査方式 Pending JPS6391747A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61238638A JPS6391747A (ja) 1986-10-06 1986-10-06 電子機器の検査方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61238638A JPS6391747A (ja) 1986-10-06 1986-10-06 電子機器の検査方式

Publications (1)

Publication Number Publication Date
JPS6391747A true JPS6391747A (ja) 1988-04-22

Family

ID=17033113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61238638A Pending JPS6391747A (ja) 1986-10-06 1986-10-06 電子機器の検査方式

Country Status (1)

Country Link
JP (1) JPS6391747A (ja)

Similar Documents

Publication Publication Date Title
JP3382059B2 (ja) 半導体試験装置
KR20170113869A (ko) 테스트 시스템 및 테스트 컨트롤러
JPS5930288B2 (ja) クロツク信号監視方法
JPS6391747A (ja) 電子機器の検査方式
US20130139016A1 (en) Semiconductor integrated circuit device, method of controlling the semiconductor integrated circuit device and information processing system
KR0168539B1 (ko) 핀 커넥터 접속상태 검사 장치 및 그 방법
JPH0587889A (ja) 半導体回路素子とその試験処理方法
TW201840994A (zh) 晶圓檢查裝置及晶圓檢查裝置之診斷方法
JPH0213984Y2 (ja)
JPH11344542A (ja) デバイス検査方法およびデバイス検査装置
JP2752454B2 (ja) ディスプレイ装置の検査方法
JPS6363068B2 (ja)
JP2822738B2 (ja) 半導体icの検査方法
JP2851496B2 (ja) 半導体試験装置
JPS62236318A (ja) デジタル形保護継電装置
JPS63109543A (ja) デ−タ処理装置
JPH04238544A (ja) シフトパス故障診断方式
JPS5866135A (ja) バスの異常検出方法
CN112462246A (zh) 边界扫描测试系统及其方法
JPS63250575A (ja) プリント基板の試験装置
JPS58182567A (ja) 回路基板試験装置
JPH11190764A (ja) 多数の端子を有する基板等の検査装置および検査方法
JPS5914196A (ja) マイクロコンピユ−タの試験装置
JPS62203244A (ja) ハ−ドウエア診断方式
JPH0531174B2 (ja)