JPS58182567A - 回路基板試験装置 - Google Patents

回路基板試験装置

Info

Publication number
JPS58182567A
JPS58182567A JP57065276A JP6527682A JPS58182567A JP S58182567 A JPS58182567 A JP S58182567A JP 57065276 A JP57065276 A JP 57065276A JP 6527682 A JP6527682 A JP 6527682A JP S58182567 A JPS58182567 A JP S58182567A
Authority
JP
Japan
Prior art keywords
test
circuit board
circuit boards
storage device
testing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57065276A
Other languages
English (en)
Other versions
JPH0330836B2 (ja
Inventor
Masami Kaihara
貝原 正美
Toshiyuki Nakao
敏之 中尾
Seiichi Kurashina
蔵品 誠一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi High Tech Corp
Original Assignee
Hitachi Ltd
Hitachi Electronics Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Electronics Engineering Co Ltd filed Critical Hitachi Ltd
Priority to JP57065276A priority Critical patent/JPS58182567A/ja
Publication of JPS58182567A publication Critical patent/JPS58182567A/ja
Publication of JPH0330836B2 publication Critical patent/JPH0330836B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806Apparatus therefor, e.g. test stations, drivers, analysers, conveyors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 レシーバで検出される回路基板の不良に関する情報を記
録する制御装置とを具備し、1111別以上の複数の回
路基板の試験を自動的に繰り返し実行することを特徴と
する回路基板試験装置。
(2)前記の温度槽および電源はそれぞれ前記制御装置
の制御下で内部温度および給電電圧を自動的に変化させ
ることを特徴とする特許請求の範囲第1項記載の回路基
板試験装置。
本発明は、電子回路を実装した回路基板に対する試験を
自動的に行なう回路基板試験装置に関する。
従来技術 従来の回路基板試験装置にあっては、操作員はまず試験
しようとする回路基板の1つの種別(型名)を指示し、
ついで試験開始を指示する。試験装置は指示された回路
基板の種別に対する試験プログラムを記憶装置から検索
し、試験開始指示を受けるとその試験プログラムによる
回路基板の試験を1回だけ実行する。試験対象の回路基
板の種別が同じなら、試験開始指示を与えるだけで次々
に回路基板の試験を行い得る。しかし、回路基板の種別
が変わるときは、その都度、回路基板の種別の指定を改
めて行なってから、試験の開始を指示しなければならな
い。
このように従来装置は、人手の介入が多いため試験の作
業能率が悪く、ま九操作員が試験の間中、拘束されてし
まうという問題があった。さらに大きな欠点は、試験は
1回しか行なわれないため、インターミテントな不良の
摘出に失敗することが多く、試験結果の信頼度が低いこ
とである。勿論、何回も試験開始指示を与えて試験を繰
り返し実行させることにより、インターミテント不良の
摘出確度を高めることはできるが、試験時間が相当に長
くなってしまう。特に、周囲温度の変化によって生じる
誤動作を摘出するには、回路基板の周囲温度を人手で変
化させながら試験を繰り返さねばならず、試験時間が著
しく増大してしまうという問題があった。
発明の目的 本発明の目的は、前述の様な諸問題を解消する丸めに、
自動化を図った回路基板試験装置を提供することにある
発明の詳細な説明 本発明による回路基板試験装置は、複数の種別の回路基
板に対する試験プログラムを格納する記憶装置と、複数
の回路基板を収容可能な温度槽と、該温度槽内の回路基
板に給電する電源と、該温度槽内の回路基板に接続され
、入力される試験プログラムにし九がって接続の回路基
板に対する駆動およ2び動作チェックをそれぞれ行なう
複数のドライバおよびレシーバと、上記各部と連係して
試験を遂行する制御装置とを具備する。この制御装置は
、予め指定された種別の回路基板に対する試験プログラ
ムを予め指定された順序で、上記の記憶装置より繰り返
し順次読み出し、対応種別の回路基板が接続されたドラ
イバおよびレシーバに転送し、これにより1s別以上の
複数の回路基板の試験を人手の介入なしに繰り返し実行
する。この試験の過程で、レシーバにより回路基板の不
良が検出されると、制御装置はその不良に関する情報を
記録する。
また好ましい一実施態様によれば、上記の温度槽および
/または電源はそれぞれ上記の制御装置の制御下で、内
部温度および/または給電電圧を自動的に変化させるよ
うに構成される。
発明の実施例 第1図は本発明による回路基板試験装置の一実施例を示
すブロック図である。
lはプログラム制御の制御装置であり、内部記憶装置2
およびDMA (直接記憶アクセス)回路8を内蔵して
いる。4は磁気ディスク装置であり、試験対象となり得
る全穫別の回路基板に対する試験プログラムを格納して
いる。5は鍵盤装置などの入力装置、6はプリンタなど
の出力装置である。
7は緩衝記憶装置、8は接続切替回路である。
9、〜9よドライバであり、それぞれに接続され九回路
基板を、緩衝記憶装置?および接続切替回路8を介して
制御装置lより転送される試験プログラムにしたがって
駆動する。IOX〜10.はレシーバであり、それぞれ
に接続され九回路基板の出力信号と試験プログラムに設
定されている期待値とを照合し、各回路基板の動作の妥
轟性をチェックする。
11は可変温度槽であり、その内部に複数の回路基板1
2□〜1〜を収容できる。この可変ilf槽11は、内
部温度を指定の温度サイクルにしたがって自動的に変化
させる手段と、各時点における内部温度を検出し制御バ
ス20に出力する手段を備えている。18は回路基板1
21〜12nに給電する可変電源である。この可変電源
18は、指定の電圧サイクルにし九がって給電電圧(出
力電圧)を自動的に変化させる手段と、各時点の給電電
圧を検出し制御パス20に出力する手段を内被している
本実施例装置で試験する場合、まず準備作業として、ド
ライバ91〜9.とレシーバl(h〜10tvに接続さ
れた回路基板121〜12nの種別を順次入力装置5よ
り入力する。制御装置1は、入力される回路基板の種別
情報をその順に内部記憶装置12の特定エリアに格納し
、これにより、実行すべき試験プログラムとその実行順
序を示すテーブルを作成する。
その後、入力装置5より試験開始の指示を入力すると、
制御装置1は内部記憶装置2に格納されている試験実行
プログラムの実行を開始する。この試験実行プログラム
の概略流れ図を第2図に示す。
すなわち、試験開始指示が入力されると、制御装置1は
制御バス20を通じて、可変温度槽11に温度サイクル
を起動させ、i九電源装置118に電圧サイクルを起動
させる(処理100)、  なお、温度サイクルおよび
電圧サイクルは予め設定されている。
ついで制御装置1111は、上記テーブルの先頭のエン
トリ(ドライバ91.レシーバ10.に対応)を参照し
、その内容の示す試験プログラムを磁気ディスク装置番
”K指定したのち、DMA回路8に起動をかけるととも
K、制御バス2・1を通じて接続切替回路8にドライバ
9□とレシーバ10.の対を指定する(処理108 、
108 、104 )。磁気ディスク装置番から指定の
試験プログラムがDMA回路8により読み出され、デー
タバス88を通じて緩衝記憶装置7に転送される。
試験プログラムの緩衝記憶装置7への転送が終了すると
、制御装置lは制御バス21を通じて緩衝記憶装置7の
読出しを指示する(処理105 )。
緩衝記憶装置7は記憶した試験プログラムを1ステツプ
ずつ高速で読み出し、接続切替回路8で選択的に接続さ
れているドライバ91とレシーバ1oよVCNA次転送
する。ドライバ9□は入力される試験プログラムにした
がって、接続の回路基板12□を駆動する。ま九レシー
バ10□は回路基′&12□の出力信号と、入力される
試験プログラムに設定されている期待値と照合判定し、
回路基板121の動作の妥当性をチェックする。このよ
うにして回路基板121の試験が行なわれるが、試験プ
ログラムのステップ数が例えば8000ステツプとし、
lステップ当りの実行時間を例えば1マイクロ秒とする
と、試験プログラムの1回の実行時間は8ミリ秒になる
。この試験プログラムの実行は複数回、例えば850回
総り返される。つまり、緩衝記憶装置7から試験グミグ
ラムが850回繰り返し転送される。
この試験の実行中に、制御装置lは接続切替回路8およ
び制御バス21を通じてレシーバ101からの不良検知
信号の発生を監視する(処[106)。
不良検知信号が出ることなく回路基板121の試験を終
了すると、制御装置lは試験が完了したか調べる(処理
101)。ここではまだ試験は終了してないので、テー
ブルを参照して次の試験プログラムを検索する。すなわ
ち、テーブルの2番目のエントリの内容で示される試験
プログラムを磁気ディスク装置4より緩衝記憶装置7へ
DMA転送したのち、接続切替回路8に対しドライバ9
禽とレシーバlOaの接続を指示し、ついで緩衝記憶装
置7に試験プログラムの読出しを指示することにより、
回路基板12gの試験を実行させる。
同様にして、最終の回路基板IB、&の試験が終了する
と、制御装置1は内部記憶装置z内のカウンタエリアの
値を1だけインクリメントする。このカウンタエリアの
値は実行し九試験サイクル数を示しており、上記の処理
101はこのカウントエリアの値が所定の値に達したか
否かを判定し、所定値未満なら処理102に進む、テー
ブルの最初のエントリより試験プログラムの検索を再開
する。所定値に達すれば処理109に進む。つまり、回
路基板121〜lkに対する試験が、周囲温度および電
源電圧を一変化させながら繰り返し連続的に実行される
さて、ある回路基板12iの試験中にレシーバ10、よ
り不良検知信号が発生し、これが制御バス21を通じて
制御装置1に送られると、制御装置lは不良情報を採集
し磁気ディスク装置4に省き込む(処!110?)。具
体的には、不良検知信号が出た回路基板11iの種別、
それが接続されているドライバ9.とレシーバ101の
番号、試験開始後の経過時間、不良が検知された試験プ
ログラムのステップ番号、さらにその時の可変温度槽1
1の内部温度、可変電源1Bの出力電圧などを集め、記
録する。そして、制御装置1はテーブルのi番目のエン
トリにスキップフラグをセットしく処理108)、処理
101に戻る。この後は、テーブルのスキップフラグが
セットされたエントリについてはスキップし、試験プロ
グラムの検索は行なわない。
処理101で試験が完了したと判定されると、制御装置
1は制御バス20を通じて可変温度槽11と可変電源1
8に対し温度サイクルと電圧サイクルの停止な図示する
(処理109)。ついて制御装置lは、磁気ディスク装
置40所定エリアに記録しておいた不良情報を順次読み
出し、出力装置6より出力させる(処理■0)。この不
良情報の出力が終了すると、試験装置は停止する。
このように、予め指定された順序で1種別以上の複数の
回路基板についての試験が自動的に実行されるので、試
験時間が大幅に短縮する。また、個々の回路基板は高速
度で繰り返し試験されるので、インターミテント不良も
確、実に検出される。
さらに本実施例は、回路基板の周囲温度や電源電圧を変
化させながら試験を繰り返すので、温度変化や電源変動
によって生じるような誤動作も確実に検出できる。
以上に述べた実施例は、緩衝記憶装置7が1面だけであ
ったが、これを2面以上設け、ある面に転送された試験
プログラムを実行中に、別の面に次に実行すべき試験プ
ログラムを転送するように構成し、試験の実行時間をさ
らに短縮すること本できる。このような構成の試験装置
の例を第8図に示し、説明する。
7x、7mはそれぞれ独立して動作可能な緩衝記憶装置
であり、また8、、8□はそれぞれ独立して動作する接
続切替回路である。奇数番目のドライバ9119!II
 951・・・とレシーノ(1(h、 103.105
.・・・・は接続切替回路8□によって緩衝記憶装置7
□に選択的に接続され、偶数番目のドライ”92+94
*911+・・・ とレシーノ’ lOm、 10本、
 10a、・・・・は接続切替回路82を介して緩衝記
憶装置1172に選択的に接続される。図示してない部
分は第1図と同様である。
制御装f111(第1図)は、磁気ディスク装置4(第
1図)から試験プログラムを緩衝記憶装ff?1(7濡
)に転送し、その転送を終了するとその試験プログラム
の実行を開始させる。その直後、制御装置1はその次に
実行すべき試験プログラムを検索し、磁気゛ディスク装
f4よりもう1つの緩衝記憶装置7m(71)  への
転送を開始する。このように試験プログラムの実行と転
送を並行して行なうので、試験の実行速度を改善できる
ことは明らかである。
ここまでは、回路基板を1枚ずつ試験する例について説
明したが、同一種別の回路基板を複数枚、同時に試験す
ることも容易に可能である。例えば第1図において、回
路基板121〜12、が全て同一種別の回路基板の場合
を考えよう。この場合、ドライバ9□〜91とレシーバ
10□〜10,4をすべて緩衝記憶装置7に接続し、こ
れらに同時に試験プログラムを転送すればよい。または
、ドライバの駆動容量が大きければ、1つのドライノ(
で同一種別の回路基板を複数枚同時に駆動する構成も可
能である。ただし、制御装置lの作用は適宜変更する必
要があることは当然である。
つぎに、メイン接栓のほかにサブ接栓を有する回路基板
の試験を行なう場合について説明する。
最近のLSI化の進展による回路基板の実装密質の上昇
に伴うピン数増加に対処するために、メイン接栓の#1
かにサブ接栓を設けた回路基板が用いられ始めている。
このような回路基板に対しても、ドライバとレシーバの
ピン数を増加すれば、前記実施例の構成のままで試験が
可能である。しかし、ピン数を増加するとドライバとレ
シーバの価格、ひいては装置全体の価格が上昇すること
、さらに、メイン接栓のみの回路基板に対してはドライ
バとレシーバのピンの半分近くが遊ぶことになり不経済
である。このような点を考慮した場合、メイン接栓のみ
の回路基板に合せてドライバとレシーバのピン数を決め
ておき、サブ接栓+j雅の回路基板については、ドライ
バとレシーバを2組用いて試験を実行するのが有利なこ
とが多いといえる。これは、例えば第8図に示した構成
の試験装置の場合、例えば第4図に示すように接続およ
び制−?僅に変更するだけで実現できる。
すなわち1g4図において、回路基板121がメイン接
栓のほかにサブ接栓を有するとする。この場合、例えば
ドライバ9□とレシーバ10.の組に回路基板1B、の
メイン接栓を接続し、ドライバ9゜とレシーバ10.の
組にサブ接栓を接続する。そして、回路基板12□の試
験プログラムを、メイン接栓には緩衝記憶装fi171
.接続切替回路81+ドライバ91とレシーバ101の
経路で与え、サブ接栓には緩衝記憶装置7g、接続切替
回路8g、 ドライバ9麿とレシーバl(hの経路で与
えて試験を行なう。
この説明から容易に類推できるように、ドライバとレシ
ーバをさらに多数組合せることによって、さらに多接栓
の回路基板の試験が可能である。
発明の効果 以上に詳、述したように、本発明によれば、複数種別の
多数の回路基板の試験を自動的に行なうことができ、試
験効率が大幅に改善される。また、試験を繰り返して実
行するのでインターミテント不良も確実に検出でき、さ
らに8囲温度や電源電圧を変化させながら試験を繰り返
えすことで、周囲温度や電源電圧の変化に伴う誤動作を
確実に検出でき、したがって試験の信装置を大幅に向上
できる。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図、第2図は
同上実施例における制御装置の動作を示す概略流れ図、
第8図および第4図はそれぞれ本発明の別異の実施例を
示す一部省略ブロック図である。 l・・・制御装置、4・・・磁気ディスク装置、7・・
・緩衝記憶装置、8・・・接続切替回路、91〜9n・
・・ドライバ、lOよ〜1071・・・レシーバ、ll
・・・可変温度槽、121〜12rL・・・回路基板、
1B・・・可変電源。

Claims (1)

    【特許請求の範囲】
  1. (1)複数の種別の回路基板に対する試験プログラムを
    格納する記憶装置と、複数の回路基板を収容可能な温度
    槽と、該温度槽内の回路基板に給電する電源と、該温度
    槽内の回路基板VC1l続され、入力される試験プログ
    ラムにしたがって接続の回路基板に対する駆動および動
    作チェックをそれぞれ行なう複数のドライバおよびレシ
    ーバ−と、予め指定された種?すの回路基板に対する試
    験プログラムを予め指定された順序で該記憶装置より繰
    り返し順次読み出し、対応種別の回路基板が接続され九
    該ドライバと該レシーバに転送するとともに、骸
JP57065276A 1982-04-21 1982-04-21 回路基板試験装置 Granted JPS58182567A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57065276A JPS58182567A (ja) 1982-04-21 1982-04-21 回路基板試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57065276A JPS58182567A (ja) 1982-04-21 1982-04-21 回路基板試験装置

Publications (2)

Publication Number Publication Date
JPS58182567A true JPS58182567A (ja) 1983-10-25
JPH0330836B2 JPH0330836B2 (ja) 1991-05-01

Family

ID=13282234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57065276A Granted JPS58182567A (ja) 1982-04-21 1982-04-21 回路基板試験装置

Country Status (1)

Country Link
JP (1) JPS58182567A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63152570U (ja) * 1987-03-26 1988-10-06
JPH0216076U (ja) * 1988-07-19 1990-02-01

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63152570U (ja) * 1987-03-26 1988-10-06
JPH0216076U (ja) * 1988-07-19 1990-02-01

Also Published As

Publication number Publication date
JPH0330836B2 (ja) 1991-05-01

Similar Documents

Publication Publication Date Title
US4196386A (en) Method and portable apparatus for testing digital printed circuit boards
US4174805A (en) Method and apparatus for transmitting data to a predefined destination bus
US5537331A (en) Method of testing devices to be measured and testing system therefor
JPS58182567A (ja) 回路基板試験装置
US5940413A (en) Method for detecting operational errors in a tester for semiconductor devices
US5968193A (en) Dual site loadboard tester
JP2001273794A (ja) フェイル前情報取得回路およびその取得方法
JP2003203495A (ja) 半導体記憶装置の試験装置及び試験方法
CN118447912B (zh) 一种存储芯片状态数据的分析方法和系统
JPS5810853A (ja) 集積回路
JP2851496B2 (ja) 半導体試験装置
JPS6016653B2 (ja) 情報処理装置の自動試験方式
JP2920561B2 (ja) 1チップマイクロコンピュータのテスト方法
TW202437035A (zh) 測試裝置以及測試方法
JPH09181134A (ja) 半導体集積回路装置の検査装置および方法
KR20220091848A (ko) 이종의 피검사 디바이스를 테스트하는 테스트 시스템
CN118625092A (zh) 测试装置以及测试方法
CN118737256A (zh) 存储芯片测试平台及其测试控制方法
JP2595263B2 (ja) テストパターン自動作成方式
JPS6283676A (ja) Ic試験方式
JPS6111658Y2 (ja)
JPH0326459Y2 (ja)
JPS6370178A (ja) 試験装置
JPS58223765A (ja) 補助継電器盤自動試験装置
JPH03209700A (ja) 半導体記憶装置の検査装置