JPH0326459Y2 - - Google Patents
Info
- Publication number
- JPH0326459Y2 JPH0326459Y2 JP4091783U JP4091783U JPH0326459Y2 JP H0326459 Y2 JPH0326459 Y2 JP H0326459Y2 JP 4091783 U JP4091783 U JP 4091783U JP 4091783 U JP4091783 U JP 4091783U JP H0326459 Y2 JPH0326459 Y2 JP H0326459Y2
- Authority
- JP
- Japan
- Prior art keywords
- errors
- section
- test
- wiring
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012360 testing method Methods 0.000 claims description 37
- 238000001514 detection method Methods 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【考案の詳細な説明】
(a) 考案の技術分野
本考案は配線作業が終了した電子機器の導通を
配線データによつて順次接続してチエツクを行う
導通試験装置に関する。
配線データによつて順次接続してチエツクを行う
導通試験装置に関する。
(b) 従来技術と問題点
電子機器における配線のチエツクは一般的に第
１図に示す構成で行なわれる。第１図は従来の導
通試験装置の構成図である。
１図に示す構成で行なわれる。第１図は従来の導
通試験装置の構成図である。
被試験部１の入力インターフエイス部１Ａおよ
び出力インターフエイス部１Ｂのそれぞれに選択
部２Ａ，２Ｂが接続される。制御部６は配線デー
タ７によつて選択部２Ａと２Ｂを制御し所定の配
線ルートを選択する。検出部５は配線ルートの一
方より発振部３によつて発振信号を送出し、他方
から受信部４によつて受信し検出を行う。配線ル
ートが正規に接続されている場合は前記信号の検
出が行なわれるが、誤配線されている場合は前記
信号の検出が行なわれないので、検出部５より前
者は正常、後者はエラーとして検出信号が出力さ
れる。制御部６は検出信号を受け、正常の時は配
線データ７の次のステツプの実行に移り、エラー
の時は表示部８にエラー信号を送出しエラー回数
を表示して次のステツプの実行に移るように構成
されている。このようにして配線データ７による
全ステツプのチエツクが終了すると表示部８に試
験終了が表示され停止される。
び出力インターフエイス部１Ｂのそれぞれに選択
部２Ａ，２Ｂが接続される。制御部６は配線デー
タ７によつて選択部２Ａと２Ｂを制御し所定の配
線ルートを選択する。検出部５は配線ルートの一
方より発振部３によつて発振信号を送出し、他方
から受信部４によつて受信し検出を行う。配線ル
ートが正規に接続されている場合は前記信号の検
出が行なわれるが、誤配線されている場合は前記
信号の検出が行なわれないので、検出部５より前
者は正常、後者はエラーとして検出信号が出力さ
れる。制御部６は検出信号を受け、正常の時は配
線データ７の次のステツプの実行に移り、エラー
の時は表示部８にエラー信号を送出しエラー回数
を表示して次のステツプの実行に移るように構成
されている。このようにして配線データ７による
全ステツプのチエツクが終了すると表示部８に試
験終了が表示され停止される。
このような構成ではエラー件数が多発しても試
験は最後まで続行されるが、しかし、エラー件数
が多い場合は一般的に配線作業は誤配線を修正す
るのでなく、新に配線することが行なわれるた
め、試験を続行しても無意味である。特に、配線
量の多い場合は一つの試験データによる試験時間
は数時間に及び場合があり、エラー件数が多発し
ていても試験を最後まで続行することは無駄な試
験時間を費する問題を有していた。
験は最後まで続行されるが、しかし、エラー件数
が多い場合は一般的に配線作業は誤配線を修正す
るのでなく、新に配線することが行なわれるた
め、試験を続行しても無意味である。特に、配線
量の多い場合は一つの試験データによる試験時間
は数時間に及び場合があり、エラー件数が多発し
ていても試験を最後まで続行することは無駄な試
験時間を費する問題を有していた。
(c) 考案の目的
本考案の目的はエラーが多発した場合は試験の
途中で中止させることによつて、前述の問題点を
除去したものを提供するものである。
途中で中止させることによつて、前述の問題点を
除去したものを提供するものである。
(d) 考案の構成
本考案の目的は、かかる導通試験装置におい
て、所定のエラー件数が設定されると共に、該所
定のエラー件数に前記検出信号におけるエラーの
カウント数が達したことで試験中止の指令が出力
されるカウンタ部が設けられたことを特徴とする
導通試験装置により達成される。
て、所定のエラー件数が設定されると共に、該所
定のエラー件数に前記検出信号におけるエラーの
カウント数が達したことで試験中止の指令が出力
されるカウンタ部が設けられたことを特徴とする
導通試験装置により達成される。
(e) 考案の実施例
以下本考案を第２図を参考に詳細に説明する。
第２図は本考案による導通試験装置の一実施例
を示す構成図である。
を示す構成図である。
所定のエラー件数を設定でき、しかも、検出部
５より検出信号のエラーをカウントしたエラー数
を表示部８に送出すると共に、エラー件数とエラ
ー数とを比較しエラー数が設定したエラー件数に
達した場合は以降の試験を中止するように制御部
６に出力するカウンタ部９を設けたものであり、
その他は第１図と同じ構成である。
５より検出信号のエラーをカウントしたエラー数
を表示部８に送出すると共に、エラー件数とエラ
ー数とを比較しエラー数が設定したエラー件数に
達した場合は以降の試験を中止するように制御部
６に出力するカウンタ部９を設けたものであり、
その他は第１図と同じ構成である。
このように構成すると、先づ、試験すべき配線
データ７による配線量に相当したエラーの発生が
想定される件数を決めて、カウンタ部９に設定す
る。次ぎに試験をスタートさせ、配線データ７に
よつて順次チエツクが進行される。検出信号によ
るエラーは制御部６を介して制御部９でカウント
数し表示部８に表示される。そこで、エラー数が
設定したエラー件数に達しない場合は試験が最後
まで行なわれ、終了すると終了表示が表示部８に
出力される。しかし、エラー数が設定したエラー
件数に達すると、カウンタ部９は制御部６に試験
の中止を指令し、以降の試験を停止させると共
に、表示部８に試験の中止を表示する。
データ７による配線量に相当したエラーの発生が
想定される件数を決めて、カウンタ部９に設定す
る。次ぎに試験をスタートさせ、配線データ７に
よつて順次チエツクが進行される。検出信号によ
るエラーは制御部６を介して制御部９でカウント
数し表示部８に表示される。そこで、エラー数が
設定したエラー件数に達しない場合は試験が最後
まで行なわれ、終了すると終了表示が表示部８に
出力される。しかし、エラー数が設定したエラー
件数に達すると、カウンタ部９は制御部６に試験
の中止を指令し、以降の試験を停止させると共
に、表示部８に試験の中止を表示する。
試験中止によつて、被試験部１と選択部２Ａ，
２Ｂの接続を外し、次の被試験部１のセツトが行
なわれる。したがつて、エラーが多発する場合は
最後まで試験することなく途中で試験が中止され
る。
２Ｂの接続を外し、次の被試験部１のセツトが行
なわれる。したがつて、エラーが多発する場合は
最後まで試験することなく途中で試験が中止され
る。
(f) 考案の効果
以上説明したように本考案は予めエラー件数を
設定するカウンタ部９を設け、試験中の検出信号
によるエラー数が設定されたエラー件数に達しな
い場合は試験は進行されるが達した場合は試験を
中止させるようにしたものである。これにより、
エラーが多発した場合の無駄な試験時間を省くこ
とができ、試験作業の合理化が図れ実用効果は大
である。
設定するカウンタ部９を設け、試験中の検出信号
によるエラー数が設定されたエラー件数に達しな
い場合は試験は進行されるが達した場合は試験を
中止させるようにしたものである。これにより、
エラーが多発した場合の無駄な試験時間を省くこ
とができ、試験作業の合理化が図れ実用効果は大
である。
第１図は従来の導通試験装置の構成図、第２図
は本考案による導通試験装置の一実施例を示す構
成図を示す。 図中において、１は被試験部、１Ａは入力イン
ターフエイス部、１Ｂは出力インターフエイス
部、２Ａ，２Ｂは選択部、３は発振部、４は受信
部、５は検出部、６は制御部、７は配線データ、
８は表示部、９はカウンタ部とを示す。
は本考案による導通試験装置の一実施例を示す構
成図を示す。 図中において、１は被試験部、１Ａは入力イン
ターフエイス部、１Ｂは出力インターフエイス
部、２Ａ，２Ｂは選択部、３は発振部、４は受信
部、５は検出部、６は制御部、７は配線データ、
８は表示部、９はカウンタ部とを示す。
Claims (1)
- 被試験部のインターーフエイス部に接続され、
配線データによつて該インターフエイス部の所定
の端子間を選択する選択部と、該端子間の一方よ
り発信された信号を他方より受信して検出する検
出部と、該検出部の検出信号によつてチエツク結
果を表示する表示部とを備えた導通試験装置にお
いて、所定のエラー件数が設定されると共に、該
所定のエラー件数に前記検出信号におけるエラー
のカウント数が達したことで試験中止の指令が出
力されるカウンタ部が設けられたことを特徴とす
る導通試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4091783U JPS59146782U (ja) | 1983-03-22 | 1983-03-22 | 導通試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4091783U JPS59146782U (ja) | 1983-03-22 | 1983-03-22 | 導通試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59146782U JPS59146782U (ja) | 1984-10-01 |
| JPH0326459Y2 true JPH0326459Y2 (ja) | 1991-06-07 |
Family
ID=30171519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4091783U Granted JPS59146782U (ja) | 1983-03-22 | 1983-03-22 | 導通試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59146782U (ja) |
-
1983
- 1983-03-22 JP JP4091783U patent/JPS59146782U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59146782U (ja) | 1984-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0498367B1 (en) | Program debugging device and process | |
| JPH0326459Y2 (ja) | ||
| JPS61176868A (ja) | ワイヤ−ハ−ネス検査装置 | |
| JPH1183923A (ja) | 電子機器検査装置 | |
| JPH02189476A (ja) | 電子回路の測定方法 | |
| CN112881968B (zh) | 一种电表检定装置及检定方法 | |
| JPS58223765A (ja) | 補助継電器盤自動試験装置 | |
| JPH02108134A (ja) | 自動試験方式 | |
| JPH10177503A (ja) | 装置診断制御方式 | |
| JP3133048B2 (ja) | 自己検診機能を備えた半導体ハンドリング装置及び半導体ハンドリング装置の自己検診方法 | |
| JPH03106294A (ja) | 遠方監視制御装置 | |
| JP2599795B2 (ja) | マイクロプロセッサ搭載回路の試験方法 | |
| JPH0496123A (ja) | プリンタインタフェース回路 | |
| JPS58182567A (ja) | 回路基板試験装置 | |
| KR200146658Y1 (ko) | 반도체 소자용 검사장비 | |
| JPS636473A (ja) | テストシステム自己診断装置 | |
| JPH01191237A (ja) | 自動試験方式 | |
| JPS6384344A (ja) | 異常フレ−ム処理検査方式 | |
| JPH04338851A (ja) | 出力専用制御部の試験方式 | |
| JPS60165159A (ja) | 共通線デ−タ伝送リンク試験方式 | |
| JPH01289078A (ja) | 動作状態設定端子の接続良否確認方式 | |
| JPS6077207A (ja) | 入出力ユニツト装置の試験方法 | |
| JPH0675808A (ja) | マイクロコンピュータ試験装置 | |
| JPH01140834A (ja) | 通信障害検出方式 | |
| JPH05158724A (ja) | Ｌｓｉ間接続診断方式 |