JPH04238544A - シフトパス故障診断方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はシフトパス故障診断方式
に関し、特に複数の記憶素子が縦続的に接続された診断
ブロックを複数縦続的に接続して構成されるシフトパス
を有する情報処理装置のシフトパス故障診断方式に関す
る。

【０００２】

【従来の技術】従来、情報処理装置の試験診断を行う有
効な方法としては、装置内に点在する記憶素子をテスト
時に縦続的に接続して一連のシフトレジスタ回路（シフ
トパス）を構成し、テストの難しい順序回路を組合せ回
路に変換することによってテストを容易化するシフトパ
ス診断方式がある。

【０００３】

【発明が解決しようとする課題】このような従来の情報
処理装置のシフトパス診断方式では、複数の記憶素子を
縦続的に接続してシフトパスを構成しており、このシフ
トパスには故障時の保守交換単位が一つのシフト単位に
対して複数個含まれていたので、シフトパスそれ自身に
障害が発生すると保守交換単位を特定することができず
、修復時間が大きくなるという欠点があった。

【０００４】

【課題を解決するための手段】本発明のシフトパス故障
診断方式は、複数の記憶素子が縦続的に接続された診断
ブロックを複数縦続的に接続して構成されるシフトパス
を有する情報処理装置のシフトパス故障診断方式であっ
て、前記シフトパスを第１のシフトパスと第２のシフト
パスとに分割し、前記診断ブロック毎の第１のシフトパ
スのそれぞれの記憶素子と前記診断ブロック毎の第１の
シフトパスに対応する前記診断ブロック毎の第２のシフ
トパスのそれぞれの記憶素子とを接続し、かつ前記第１
のシフトパスのそれぞれの記憶素子の内容と前記第２の
シフトパスのそれぞれの記憶素子の内容とを相互に移送
する移送手段と、前記第１のシフトパスと前記第２のシ
フトパスとのうち一方を選択する選択手段とを備え、前
記第１のシフトパスに対してシフトイン動作により同一
データの書込みが行われたときに、前記移送手段は前記
第１のシフトパスのそれぞれの記憶素子の内容を前記第
２のシフトパスのそれぞれの記憶素子に移送し、前記選
択手段は前記第２のシフトパスを選択して前記診断ブロ
ック毎にそれぞれ前記第２のシフトパスのそれぞれの記
憶素子の内容を読み出して前記診断ブロックの故障の診
断を行うことを特徴とする。

【０００５】また、前記移送手段および選択手段は、記
憶内容の移送方向を指定する記憶移送方向指定回路と、
診断モードを指定するためのシフトモード指定回路と、
前記第１，第２のシフトパスのうち１つを指定するシフ
トパス指定回路と、デコーダと、このデコーダを介して
クロックを供給するクロック供給回路と、前記第１，第
２のシフトパスにデータを入力するシフトイン制御回路
とを含んでなることを特徴とする。

【０００６】

【実施例】次に、本発明の一実施例について図面を参照
して説明する。

【０００７】図１は本発明の一実施例を示すブロック図
である。図１に示すように本発明の一実施例は、シフト
パスｉＡ，ｉＢ（ｉ＝１，２，〜ｎ）と、記憶内容の移
送方向を指定する記憶移送方向指定回路１１と、診断モ
ードを指定するためのシフトモード指定回路１２と、複
数のシフトパスｉＡ，ｉＢのうち１つを指定するシフト
パス指定回路１３と、デコーダ１４と、デコーダ１４を
介してクロックを供給するクロック供給回路１５と、シ
フトパスｉＡ，ｉＢにデータを入力するシフトイン制御
回路１６と、シフトパスｉＡ，ｉＢからの出力を選択す
るマルチプレクサ１７と、マルチプレクサ１７により選
択されたデータを直列に出力するためのシフトアウト制
御回路１８と、シフトバッファ１９と、診断装置２０と
から構成されている。

【０００８】シフトパスｉＡは保守交換単位ｉｊ（ｊ＝
ａ，ｂ，〜ｋ）毎にそれぞれ装置内に点在する記憶素子
ｉｊ−ｇ（ｇ＝２，４，〜ｐ）が縦続的に接続されて構
成される一連のシフトレジスタ回路群で形成される第１
のシフトパスであり、シフトパスｉＢは保守交換単位ｉ
ｊ毎にそれぞれ記憶素子ｉｊ−ｈ（ｈ＝３，５，〜ｑ）
が縦続的に接続されて構成される一連のシフトレジスタ
回路群で形成される第２のシフトパスである。

【０００９】また、保守交換単位ｉｊにおいては、それ
ぞれの保守交換単位ｉｊ内の第１のシフトパスｉＡのそ
れぞれの記憶素子ｉｊ−ｇ（ｇ＝２，４，〜ｐ）と第２
のシフトパスｉＢのそれぞれの記憶素子ｉｊ−ｈ（ｈ＝
３，５，〜ｑ）との間の記憶内容の移送方向を記憶移送
方向指定回路１１に従って決定する記憶移送方向選択回
路ｉｊ−ｇｈ（ｇ＝２，４，〜ｐ　　ｈ＝３，５，〜ｑ
）がそれぞれ設けられている。

【００１０】次に、本実施例においてシフトパス異常を
検出する手順について説明する。

【００１１】まず、シフトパス指定回路１３で所望のシ
フトパス１Ａを選択し、シフトモード指定回路１２でシ
フトモードを“１”にセットし、クロック供給回路１５
からシフトパス１Ａにクロックを供給する。このクロッ
クの供給によりマルチプレクサ１７とシフトアウト制御
回路１８とを介してデータを１ビットずつシフトバッフ
ァ１９に取り込む。このとき、シフトパス１Ａのシフト
イン端子からシフトイン制御回路１６により“０”が入
力される。

【００１２】このようにして、シフトパス１Ａを構成す
る記憶素子１ｊ−ｇの内容をすべてシフトバッファ１９
に転送すると、シフトパス１Ａにはすべて“０”の内容
が格納されているはずである。これをチェックするため
に、さらにクロックを１回だけシフトパス１Ａに供給し
て、シフトアウト端子から出力されるビットが“０”で
あることをシフトアウト制御回路１８でチェックする。

【００１３】このとき、もしシフトパス１Ａ内のある記
憶素子１ｊ−ｇが“１”にスタックされるようなモード
の障害になっているとシフトアウト端子から出力される
ビットは“１”となり、“１”スタック故障を検出する
ことが可能である。シフトパス１Ａが正常であれば、さ
らにクロックを１回だけシフトパス１Ａに供給し、シフ
トイン端子からシフトイン制御回路１６により“１”を
入力する。これにより、シフトパス１Ａではシフトイン
端子側の記憶素子１ａ−２の１ビットだけが“１”とな
り、シフトパス１Ａを構成する他の記憶素子１ａ−４，
〜１ｋ−ｐの内容はすべて“０”となる。このときの“
１”をラストデジット（以下ＬＳＤとする）と呼び、上
述の手順をスキャンアウトと呼ぶ。

【００１４】スキャンアウト終了後、シフトパス指定回
路１３で所望のシフトパス１Ａを選択し、シフトモード
指定回路１２でシフトモードを“１”にセットし、クロ
ック供給回路１５からシフトパス１Ａにクロックを供給
して、シフトイン制御回路１６を用いて先にシフトバッ
ファ１９に取り込まれたデータを１ビットずつシフトバ
ッファ１９からシフトパス１Ａに転送する。

【００１５】このとき、シフトアウト端子から出力され
るデータをシフトアウト制御回路１８で“１”であるか
“０”であるかをチェックする。シフトアウト制御回路
１８が“１”を検出したときは、シフトパス１Ａの全ビ
ット数だけのクロックを供給したか否かをチェックし、
全ビット数だけのクロックを供給していないときは異常
終了とみなす。これは、この動作で“１”が出力される
のは、予めスキャンアウトが正常に終了したときに最後
にシフトインしたＬＳＤが全ビット数だけのクロックの
供給によりシフトアウトされる場合に限られているから
である。全ビット数だけのクロックが供給されていない
ときには、シフトアウト端子から出力されるデータは“
０”である。

【００１６】また、すでに全ビット数だけのクロックを
供給しているのに、シフトアウト端子から出力されるデ
ータが“０”のときには、シフトパス１Ａ内のある記憶
素子１ｊ−ｇが“０”にスタックされるようなモードの
障害になっていることを示し、“０”スタック故障の検
出が可能となる。上述の手順をスキャンインと呼ぶ。

【００１７】これらスキャンアウトとスキャンインとの
終了後に、診断回路２０はシフトバッファ１９の内容を
読み出すことによって任意のシフトパスｉＡ，ｉＢの内
容を表示することができる。また、スキャンアウト終了
後に診断装置２０から所望のデータをシフトバッファ１
９に転送し、そののちにスキャンインを行うことによっ
て任意のシフトパスｉＡ，ｉＢに所望のデータをセット
することができる。

【００１８】図２は図１における記憶素子のひとつが“
１”スタック故障を生じた場合のシフトパスおよびシフ
トバッファ状態遷移を示す図である。図２においては、
保守交換単位１ｂの記憶素子１ｂ−４に“１”スタック
故障を生じた場合について図示しており、この場合に故
障を生じた保守交換単位１ｂを指摘する手順について説
明する。

【００１９】まず、シフトパス指定回路１３によりシフ
トパス１Ａを選択し、シフトモード指定回路１２とクロ
ック供給回路１５とによりシフトパス１Ａの内容をシフ
トバッファ１９にスキャンアウトする。このとき、記憶
素子１ｂ−４に“１”スタック故障が生じているので、
このスキャンアウトは異常終了する。

【００２０】この異常終了したときのシフトパス１Ａの
記憶素子１ｊ−ｇの内容は、シフトイン端子から“１”
スタック故障の記憶素子１ｂ−４の直前の記憶素子１ｂ
−２までの記憶素子１ａ−２，〜１ｂ−２が“０”で、
記憶素子１ｂ−４からシフトアウト端子までの記憶素子
１ｂ−４，〜１ｋ−ｐはすべて“１”となっているはず
である。

【００２１】続いて、記憶移送方向指定回路１１を“０
”として記憶移送方向選択回路ｉｊ−ｇｈ（ｇ＝２，４
，〜ｐ，ｈ＝３，５，〜ｑ）により移送方向をシフトパ
ス１Ａからシフトパス１Ｂへと設定する。すなわち、保
守交換単位１ａにおいて、シフトパス１Ａの記憶素子１
ａ−ｇ（ｇ＝２，４，〜ｐ）の内容をシフトパス１Ｂの
記憶素子１ａ−ｈ（ｈ＝３，４，〜ｑ）に移送するよう
にルートを設定する。他の保守交換単位１ｂ〜１ｋも同
様なルートを設定する。

【００２２】次に、シフトモード指定回路１２を“０”
にして診断モードを解除し、シフトパス指定回路１３を
全パス指定してクロックを１つ供給すると、各保守交換
単位１ｊのシフトパス１Ａの記憶素子１ｊ−ｇ（ｇ＝２
，４，〜ｐ）の内容がそれぞれシフトパス１Ｂの記憶素
子１ｊ−ｈ（ｈ＝３，５，〜ｑ）に移送される。すなわ
ち、このとき記憶素子１ａ−ｈ（ｈ＝３，５，〜ｑ）お
よび１ｂ−２は“０”でそれ以外は“１”である。

【００２３】次に、シフトモード指定回路１２を“１”
にして診断モードとし、シフトパス指定回路１３により
シフトパス１Ｂを選択し、クロック供給回路１５により
クロックを供給してシフトパス１Ｂの内容をシフトバッ
ファ１９にスキャンアウトすると、保守交換単位１ａの
記憶素子１ａ−ｈ（ｈ＝３，５，〜ｑ）および１ｂ−３
のみが“０”で、故障のある保守交換単位１ｂの記憶素
子１ｂ−５からシフトアウト側に位置する保守交換単位
１ｋの記憶素子１ｋ−ｑまでそれぞれの記憶素子の内容
がそれぞれ“１”であることを読み取ることができるの
で、故障のある保守交換単位１ｂを記憶素子のレベルま
で指摘することができる。

【００２４】図３は図１における記憶素子のひとつに“
０”スタック故障が生じた場合のシフトパスおよびシフ
トバッファの状態遷移を示す図である。図３においては
、保守交換単位１ｂの記憶素子１ｂ−４に“０”スタッ
ク故障を生じた場合について図示しており、この場合に
故障を生じた保守交換単位１ｂを指摘する手順について
説明する。

【００２５】まず、シフトパス指定回路１３によりシフ
トパス１Ａを選択し、シフトモード指定回路１２とクロ
ック供給回路１５とによりシフトパス１Ａの内容をシフ
トバッファ１９にスキャンアウトする。このスキャンア
ウトでは“０”スタック故障をチェックすることができ
ないので、スキャンアウトは一見正常に終了するが、シ
フトバッファ１９に取り込まれたデータは“０”スタッ
ク故障の記憶素子１ｂ−４以降にシフトアウトされた記
憶素子１ａ−２，〜１ｂ−２のデータはすべて“０”と
なって、不正データとなる。

【００２６】続いて、シフトバッファ１９に取り込まれ
たデータをシフトイン制御回路１６を用いてシフトパス
１Ａにスキャンインする。このとき、シフトパス１Ａの
全ビット数だけのクロックをクロック供給回路１５から
供給してもＬＳＤの“１”が検出されず、スキャンイン
が異常終了して“０”スタック故障が検出される。

【００２７】この異常終了後に、シフトバッファ１９に
オール“１”のデータをセットしてシフトイン制御回路
１６を用いてスキャンインすると、シフトパス１Ａを構
成する記憶素子１ｊ−ｇの内容は、シフトイン端子から
“０”スタック故障の記憶素子１ｂ−４の直前の記憶素
子１ｂ−２までの記憶素子１ａ−２，〜１ｂ−２が“１
”で、“０”スタック故障の記憶素子１ｂ−４からシフ
トアウト端子までの記憶素子１ｂ−４，〜１ｋ−ｐはす
べて“０”となってるはずである。

【００２８】シフトバッファ１９のデータをスキャンイ
ン後、記憶移送方向指定回路１１を“０”として、記憶
移送方向選択回路１ｊ−ｇｈ（ｇ＝２，４，〜ｐ，ｈ＝
３，５，〜ｑ）により移送方向をシフトパス１Ａからシ
フトパス１Ｂへと設定する。すなわち、保守交換単位１
ａにおいて、シフトパス１Ａの記憶素子１ａ−ｇ（ｇ＝
２，４，〜ｐ）の内容をシフトパス１Ｂの記憶素子１ａ
−ｈ（ｈ＝３，５，〜ｑ）に移送するようにルートを設
定する。他の保守交換単位１ｂ，〜１ｋも同様なルート
を設定する。

【００２９】さらに、シフトモード指定回路１２を“０
”にして診断モードを解除し、シフトパス指定回路１３
を全パス指定してクロックを１つ供給すると、各保守交
換単位１ｊのシフトパス１Ａの記憶素子１ｊ−ｇ（ｇ＝
２，４，〜ｐ）の内容がそれぞれシフトパス１Ｂの記憶
素子１ｊ−ｈ（ｈ＝３，５，〜ｑ）に移送される。すな
わち、このとき記憶素子１ａ−ｈ（ｈ＝３，５，〜ｑ）
および１ｂ−３が“１”で他の記憶素子は“０”である
。

【００３０】次に、シフトモード指定回路１２を“１”
にして診断モードとし、シフトパス指定回路１３により
シフトパス１Ｂを選択し、クロック供給回路１５により
クロックを供給してシフトパス１Ｂの内容をシフトバッ
ファ１９にスキャンアウトすると、保守交換単位１ａの
記憶素子１ａ−ｈ（３，５，〜ｑ）の内容と１ｂ−３の
みが“１”で、故障のある保守交換単位１ｂの記憶素子
１ｂ−５からシフトアウト側に位置する保守交換単位１
ｋまでの記憶素子１ｋ−ｑまでの内容がそれぞれ“０”
であることを読み取ることができるので、故障のある保
守交換単位１ｂを記憶素子のレベルまで指摘することが
できる。

【００３１】また、シフトパス１Ｂを構成する記憶素子
ｉｊ−ｈが故障の場合は、記憶移送方向指定回路１１を
“１”として、記憶内容の移送方向をシフトパス１Ｂか
らシフトパス１Ａへと設定することによって故障のある
保守交換単位ｉｊを指摘することが可能である。

【００３２】このように本実施例では、保守交換単位ｉ
ｊ内に第１のシフトパスｉＡと第２のシフトパスｉＢと
を設け、それぞれのシフトパスｉＡ，ｉＢの最後部の記
憶素子ｉｊ−ｇ（ｇ＝２，４，〜ｐ），ｉｊ−ｈ（ｈ＝
３，５，〜ｑ）相互に記憶内用を移送する移送手段を設
けて、シフトパスｉＡに同一データをスキャンインした
ときの保守交換単位ｉｊ毎のシフトパスｉＡのそれぞれ
の記憶素子ｉｊ−ｇ（ｇ＝２，４，〜ｐ）の内容を保守
交換単位ｉｊ毎のシフトパスｉＢのそれぞれの記憶素子
ｉｊ−ｈ（ｈ＝３，５，〜ｑ）に移送して、このシフト
パスｉＢの記憶素子ｉｊ−ｈ（ｈ＝３，５，〜ｑ）の内
容を読み出して保守交換単位ｉｊ毎の故障の診断を行う
ことによって、シフトパスｉＡ，ｉＢ自身の故障の診断
を記憶素子のレベルまで容易に行うことができ、故障し
た保守交換単位ｉｊを特定できるので、この故障の修復
に要する時間を短縮することができる。

【００３３】

【発明の効果】以上説明したように本発明によれば、第
１のシフトパスと第２のシフトパスとの二つのシフトパ
スと、それぞれのシフトパスのそれぞれの記憶素子相互
に記憶内容を移送する移送手段と、第１，第２のシフト
パスのうち一方を選択する選択手段とを診断ブロック毎
に設けて、第１のシフトパスに同一のデータをシフトイ
ンしたときに、診断ブロック毎の第２のシフトパスのそ
れぞれの記憶素子に診断ブロック毎の第１のシフトパス
のそれぞれの記憶素子の内容を移送し、この第２のシフ
トパスの記憶素子の内容を読み出して診断ブロック毎の
故障の診断を行うようにすることによって、シフトパス
自身の故障の診断を記憶素子のレベルで容易に行うこと
ができ、修復時間を短縮することができるという効果が
ある。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】図１における記憶素子のひとつに“１”スタッ
ク故障が生じた場合のシフトパスおよびシフトバッファ
の状態遷移を示す図である。

【図３】図１における記憶素子のひとつに“０”スタッ
ク故障が生じた場合のシフトパスおよびシフトバッファ
の状態遷移を示す図である。

【符号の説明】

１Ａ〜ｎＡ，１Ｂ〜ｎＢ　　　　シフトパス１ａ〜１ｋ
，ｎａ〜ｎｋ　　　　保守交換単位１ａ−２３，１ａ−
４５〜１ａ−ｐｑ　　　　記憶移送方向選択回路 １ａ−２〜１ａ−ｑ，〜ｎｋ−２〜ｎｋ−ｑ　　　　記
憶素子 １１　　　　記憶移送方向指定回路 １２　　　　シフトモード指定回路 １３　　　　シフトパス指定回路 １６　　　　シフトイン制御回路 １８　　　　シフトアウト制御回路 １９　　　　シフトバッファ ２０　　　　診断装置

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　複数の記憶素子が縦続的に接続された
   診断ブロックを複数縦続的に接続して構成されるシフト
   パスを有する情報処理装置のシフトパス故障診断方式で
   あって、前記シフトパスを第１のシフトパスと第２のシ
   フトパスとに分割し、前記診断ブロック毎の第１のシフ
   トパスのそれぞれの記憶素子と前記診断ブロック毎の第
   １のシフトパスに対応する前記診断ブロック毎の第２の
   シフトパスのそれぞれの記憶素子とを接続し、かつ前記
   第１のシフトパスのそれぞれの記憶素子の内容と前記第
   ２のシフトパスのそれぞれの記憶素子の内容とを相互に
   移送する移送手段と、前記第１のシフトパスと前記第２
   のシフトパスとのうち一方を選択する選択手段とを備え
   、前記第１のシフトパスに対してシフトイン動作により
   同一データの書込みが行われたときに、前記移送手段は
   前記第１のシフトパスのそれぞれの記憶素子の内容を前
   記第２のシフトパスのそれぞれの記憶素子に移送し、前
   記選択手段は前記第２のシフトパスを選択して前記診断
   ブロック毎にそれぞれ前記第２のシフトパスのそれぞれ
   の記憶素子の内容を読み出して前記診断ブロックの故障
   の診断を行うことを特徴とするシフトパス故障診断方式
   。
2. 【請求項２】　　前記移送手段および選択手段は、記憶
   内容の移送方向を指定する記憶移送方向指定回路と、診
   断モードを指定するためのシフトモード指定回路と、前
   記第１，第２のシフトパスのうち１つを指定するシフト
   パス指定回路と、デコーダと、このデコーダを介してク
   ロックを供給するクロック供給回路と、前記第１，第２
   のシフトパスにデータを入力するシフトイン制御回路と
   を含んでなることを特徴とする請求項１記載のシフトパ
   ス故障診断方式。