JPS6389937A - シフトパス故障診断方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はシフトパス故障診断方式に関し、特に複数の記
憶素子が縦続的に接続された診断ブロン。

りを複数縦続的に接続して構成されるシフトパスを有す
る情報処理装置のシフトパス故障診断方式従来、情報処
理装置の試験診断を行う有効な方法としては、装置内に
点在する記憶素子をテスト時に縦続的に接続して一連の
シフトレジスタ回路（シフトパス）を構成し、テストの
難しい順序回路を組合せ回路に変換することでテストを
容易化するシフトパス診断方式がある。

このような従来の情報処理装置のシフトパス診断方式で
は、複数の記憶素子を縦続的に接続してシフトパスを構
成しており、このシフトパスには故障時の保守交換単位
が一つのシフト単位に対して複数個含まれていたので、
シフトパスそれ自身に障害が発生すると保守交換単位を
特定することができず、修復時間が大きくなるという欠
点があった。

発明の目的 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、シフトパス自身の故障の診断を容易に行
うことができ、修復時間を短縮することができるシフト
パス故障診断方式の提供を目的とする。

発明の構成 本発明によるシフトパス故障診断方式は、複数の記憶素
子が縦続的に接続された診断ブロックを複数縦続的に接
続して構成されるシフトパスを有する情報処理装置のシ
フトパス故障診断方式であって、前記シフトパスに対し
てシフトイン動作により同一データの書込みが行われた
ときめ前記診断ブロック毎の複数の記憶素子に記憶され
た内容を、前記シフトパスの先頭の診断ブロックから順
にシフトアウト動作により読出して前記診断ブロックの
故障の診断を行、うようにしたことを特徴とする。

実施例 次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例を示すブロック図である。図
において、本発明の一実施例は、シフトパスｉ＜ｉ＝１
．２．・・・・・・、ｎ）と、シフトパス選択モードを
指定するシフトパス選択モード指定回路１１と、診断モ
ードを指定するためのシフトモード指定回路１２と、複
数のシフトパスｉのうち１つを指定するシフトパス指定
回路１３と、デコーダ１４と、デコーダ１４を介してク
ロックを供給するクロック供給回路１５と、シフトパス
ｉにデータを入力するシフトイン制御回路１６と、シフ
トパス１からの出力を選択するマルチプレクサ１７と、
マルチプレクサ１７により選択されたデータを直列に出
力するためのシフトアウト制御回路１８と、シフトバッ
ファ１９と、診断装置２０とから構成されている。

シフトパスｉは保守交換単位＋ｊ（ｊ＝ａ、ｂ。

・・・・・・、ρ）が夫々縦続的に接続されて構成され
ている。この保守交換単位１ｊは夫々、装置内に点在す
る記憶素子ｉ　ｊ−ｋ　（ｋ＝２．３．・・・・・・、
ｑ）が縦続的に接続されて構成される一連のシフトレジ
スタ回路群で形成されるシフトパスと、これらのシフト
パス毎にシフトパス選択モード指定回路１１に従って保
守交換単位１３間のシフトパス接続順序を変更するシフ
トパス選択回路ｉｍ、１ｊ−１とから構成されている。

保守交換単位１ｊのシフトパス接続順序は、シフトパス
選択モード指定回路１１でシフトパス選択モードがＯ１
１にセットされると、保守交換単位１ａ、　１ｂ、ｉｃ
、・・・・・・、１ｐの順序にシフトパス１が構成され
る（以下順接続構成とする）。

また、シフトパス選択モード指定回路１１でシフトパス
選択モードが１″にセットされると、保守交換単位１ρ
、・・・・・・、１ｃ、１ｂ、１ａの順序にシフトパス
１が構成される（以下逆接続構成とする）。他のシフト
パス２〜ｎについても同様である。

次に、本発明の一実施例において、シフトパス異常を検
出する手順について説明する。

まず、シフトパス選択モード指定回路１１でシフトパス
選択モードを“０″にセットし、シフトパスｉを順接続
構成とする。

つづいて、シフトパス指定回路１３で所望のシフトパス
１を選択し、シフトモード指定回路１２でシフトモード
を１゛′にセットし、りＯツク供給回路１５からシフト
パス１にクロックを供給する。このクロックの供給によ
りマルチプレクサ１７とシフトアウト制御回路１８とを
介してデータを１ビツトづつシフトバッファ１９に取込
む。このとき、シフトパス１のシフトイン端子からシフ
トイン制御回路１６により“０１１が入力される。

このようにして、シフトパス１を構成する記憶素子１ｊ
−にの内容をすべてシフトバッファ１９に転送すると、
シフトパス１にはすべて０″の内容が格納されているは
ずである。これをチェックするために、さらにクロック
を１回だけシフトパス１に供給して、シフトアウト端子
から出力されるビットがＯ″であることをシフトアウト
制御回路１８でチェックする。

このとき、もしシフトパス１内のある記憶素子１ｊ−ｋ
が１”にスタックされるようなモードの障害になってい
るとシフトアウト端子から出力されるビットは“１″と
なり、ｉｉ　１　ｔ＋スタック故障を検出することが可
能である。シフトパスコが正常であれば、さらにクロッ
クを１回だけシフトパス１に供給し、シフトイン端子が
らシフトイン制御回路１６により１″を入力する。これ
により、シフトパス１ではシフトイン端子側の記憶素子
１ａ−２の１ビツトだけが“１″となり、シフトパスコ
を構成する他の記憶素子１ａ−３〜１ｆｌ−ｑの内容は
すべて′Ｏ″となる。このときの“１″をラストデジッ
ト（以下ＬＳＤとする）と呼び、上述の手順をスキャン
アウトと呼ぶ。

スキャンアウト終了後、シフトパス選択モード指定回路
１１でシフトパス選択モードを０″にセットし、シフト
パスｉを順接続構成とする。

つづいて、シフトパス指定回路１３で所望のシフトパス
１を選択し、′シフトモード指定回路１２でシフトモー
ドを′１″にセットし、クロック供給回路１５からシフ
トパス１にクロックを供給して、シフトイン制御回路１
６を用いてさきにシフトバッファ１９に取込まれたデー
タを１ビツトづつシフトバッファ１９からシフトパス１
に転送する。

このとき、シフトアウト端子から出力されるデータをシ
フトアウト制御回路１８で“１″であるか、“０”であ
るかをチェックする。シフトアウト制御回路１８が“１
″を検出したならば、シフトパス１の全ビット数だけク
ロックを供給したか否かをチェックし、全ビット数だけ
クロックを供給していないときは異常終了とみなす。こ
れは、この動作で１″が出力されるのは、予めスキャン
アウトが正常に終了したときに最後にシフトインしたＬ
ＳＤが、全ビット数だけのクロックの供給によりシフト
アウトされる場合に限られるからである。全ビット数だ
けクロックが供給されていないときには、シフトアウト
端子から出力されるデータは０″である。

また、すでに全ビット数だけのクロックを供給している
のに、シフトアウト端子から出力されるデータが０″の
ときは、シフトパス１内のある記憶素子１ｊ−ｋがＯ″
にスタックされるようなモードの障害になってることを
示し、゛０″スタック故障の検出が可能となる。上述の
手順をスキャンインと呼ぶ。

これらスキャンアウトとスキャンインとの終了後に、診
断回路２０はシフトバッファ１９の内容を読出すことに
よって、任意のシフトパスｉの内容を表示することがで
きる。また、スキャンアウト終了後に診断装置２０から
所望のデータをシフトバッファ１９に転送し、そののち
にスキャンインを行うことによって、任意のシフトパス
ｉに所望のデータをセットすることができる。

第２図は記憶素子１ｊ−にのひとつが“１″スタツク故
障を生じた場合のシフトパス１およびシフトバッファ１
９の状態遷移を示す図である。図においては、保守交換
単位１ｂの記憶素子１ｂ−３に“１″スタツク故障を生
じた場合について図示しており、この場合に故障を生じ
た保守交換単位１ｂを指摘する手順について図を用いて
説明する。

まず、シフトパス選択モード指定回路１１によりシフト
パス１を順接続構成として、シフトパス指定回路１３に
よりシフトパス１を選択する。シフトモード指定回路１
２とクロック供給回路１５とによりシフトパス１の内容
をシフトバッファ１９にスキャンアウトする。このとき
、記憶素子１ｂ−３に“１”スタック故障が生じている
ので、このスキャンアウトは異常終了する。

この異常終了したときのシフトパス１の記憶素子１ｊ−
にの内容は、シフトイン端子から°゛１″１″スタツク
故障素子１ｂ−３の直前の記憶素子１ｂ−２までの記憶
素子１ａ−２〜１ｂ−２が“０″で、記憶素子１ｂ−３
からシフトアウト端子までの記憶素子１ｂ−３〜１ρ−
ｑはすべて“１″となっているはずである。

次に、シフトパス選択モード指定回路１１を“１″にセ
ットしてシフトパスｉを逆接続構成として、シフトパス
指定回路１３によりシフトパスコを選択する。クロック
供給回路１５によりクロックを供給して、シフトパス１
の内容をシフトバッファ１つにスキャンアウトすると（
この場合、シフトパス１は逆接続となっているのでシフ
ドパツファ１９には保守交換単位１ａのデータから取込
まれる〉、保守交換単位１ａのデータのみが１１０１＋
で、故障のある保守交換単位１ｂから保守交換単位１ρ
までのデータがすべて“１′”となっているので、故障
のある保守交換単位１ｂを指摘することができる。

第３図は記憶素子１ｊ−にのひとつに“Ｏ″スタツク故
障生じた場合のシフトパス１およびシフトバッファ１９
の状態遷移を示す図である。図においては、保守交換単
位１ｂの記憶素′：Ｆ１ｂ−３に゛０″スタック故障を
生じた場合について図示しており、この場合に故障を生
じた保守交換単位１ｂを指摘する手順について図を用い
て説明する。

まず、シフトパス選択モード指定回路１１によりシフト
パス１を順接続構成として、シフトパス指定回路１３に
よりシフトパス１を選択する。シフトモード指定回路１
２とクロック供給回路１５とによりシフトパス１の内容
をシフトバッファ１つにスキャンアウトする。このスキ
ャンアウトでは“０″スタツク故障をチェックすること
ができないので、スキャンアウトは一見正常に終了する
が、シフトバッファ１９に取込まれたデータは、“０″
スタツク故障の記憶素子１ｂ−３以降にシフトアウトさ
れた記憶素子１ａ−２〜１ｂ−２のデータはすべて“Ｏ
″となって、不正データとなる。

つづいて、シフトバッファ１９に取込まれたデータをシ
フトイン制御回路１６を用いてシフトパス１にスキャン
インする。このとき、シフトパス１の全一ビット数だけ
のクロックをクロック供給回路１５から供給しても、Ｌ
ＳＤの“１″が検出されず、スキャンインが異常終了し
て゛０″スタック故障が検出される。

この異常終了後に、シフトバッファ１９にオール“１″
のデータをセットして、シフトイン制御回路１６を用い
てスキャンインすると、シフトパス１を構成する記憶素
子１ｊ−にの内容は、シフトイン端子から゛０″スタッ
ク故障の記憶素子１ｂ−３の直前の記憶素子１ｂ−２ま
での記憶素子１ａ−２〜１ｂ−２が’　１　”　ｒ、１
１０９７７．タック故障の記憶素子１ｂ−３からシフト
アウト端子までの記憶素子１ｂ−３〜１ρ−ｑはすべて
０″となってるはずである。

次に、シフトパス選択モード指定回路１１を１″にセッ
トしてシフトパスｉを逆接続構成として、シフトパス指
定回路１３によりシフトパス１を選択する。クロック供
給回路１５によりクロックを供給して、シフトパス１の
内容をシフトバッファ１９にスキャンアウトすると、保
守交換単位１ａのデータのみが゛１”で、故障のある保
守交換単位１ｂから保守交換単位１ｇまでのデータがす
べて０″となっているので、故障のある保守交換単位１
ｂを指摘することができる。

このように、シフトパスｉの接続順序を変更するシフト
パス選択回路ｉｍ、１ｊ−１を設けて、シフトパスｉに
同一データをスキャンインしたときにシフトパスｉの接
続順序を変更して、シフトパスｉを構成する先頭の保守
交換単位ｉａのデータから順に読出して保守交換単位ｉ
ｊ毎の故障の診断を行うことによって、シフトパス自身
の故障の診断を容易に行うことができ、故障した保守交
換単位ｉｊを特定できるので、この故障の修復に要する
時間を短縮することができる。

尚、本発明の一実施例では、説明をわかりやすくするた
めに、シフトパス１を構成する保守交換単位ｉｊの数お
よび記憶素子ｉｊ−にの数をシフトパスｉ毎に同数とし
たが、保守交換単位ｉｊを構成する記憶素子ｉｊ−にの
数およびシフトパスｉを構成す・る保守交換単位ｉｊの
数がシフトパスｉ毎に異なっていても動作に変わりはな
く、問題とはならない。また、シフトパスｉを構成する
記憶素子１ｊ−ｋを保守交換単位ｉｊ毎にグループ化し
たが、診断ブロック毎にグループ化してもよく、これに
限定されない。

発明の詳細 な説明したように本発明によれば、シフトパスに同一の
データをシフトインしたときに、シフトパスを構成する
先頭の診断ブロックから順に、その内容を読出して診断
ブロック毎の故障の診断を行うようにすることによって
、シフトパス自身の故障の診断を容易に行うことができ
、修復時間を短縮することができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図の記憶素子のひとつに゛１″スタック故障が生じ
た場合のシフトパスおよびシフトバッファの状態遷移を
示す図、第３図は第１図の記憶素子のひとつに゛′０″
スタック故障が生じた場合のシフトパスおよびシフトバ
ッファの状態遷移を示す図である。 主要部分の符号の説明 １〜ｎ・・・・・・シフトパス １ａ〜１ρ、・・・・・・。 ｎａ−ｎρ・・・・・・保守交換単位 １ａ−１，１ｂ−１゜ ・・・・・・、１ρ−１゜ １ｍ、・・・・・・、ｎｍ・・・・・・シフトパス選択
回路１８−２〜１　ａ−Ｑ。 ００００　。 ｎｕ−２〜ｎρ−ｑ・・・・・・記憶素子１１・・・・
・・シフトパス選択 モード指定回路 １２・・・・・・シフトモード 指定回路 １３・・・・・・シフトパス 指定回路 １６・・・・・・シフトイン 制御回路 １８・・・・・・シフトアウト 制御回路 １９・・・・・・シフトバッファ ２０・・・・・・診断装置

Claims (1)

【特許請求の範囲】
1. 複数の記憶素子が縦続的に接続された診断ブロックを複
   数縦続的に接続して構成されるシフトパスを有する情報
   処理装置のシフトパス故障診断方式であつて、前記シフ
   トパスに対してシフトイン動作により同一データの書込
   みが行われたときの前記診断ブロック毎の複数の記憶素
   子に記憶された内容を、前記シフトパスの先頭の診断ブ
   ロックから順にシフトアウト動作により読出して前記診
   断ブロックの故障の診断を行うようにしたことを特徴と
   するシフトパス故障診断方式。