JPS6389938A - シフトパス故障診断方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はシフトパス故障診断方式に関し、特に複数の記
憶素子が縦続的に接続された診断ブロックを複数縦続的
に接続して構成されるシフトパスを有する情報処理装置
のシフトパス故障診断方式従来、情報処理装置の試験診
断を行う有効な方法としては、装置内に点在する記憶素
子をテスト時に縦続的に接続して一連のシフトレジスタ
回路（シフトパス）を構成し、テストの難しい順序回路
を組合せ回路に変換することでテストを容易化するシフ
トパス診断方式がある。

このような従来の情報処理装置のシフトパス診断方式で
は、複数の記憶素子を縦続的に接続してシフトパスを構
成しており、このシフトパスには故障時の保守交換単位
が一つのシフト単位に対して複数個含まれていたので、
シフトパスそれ自身に障害が発生すると保守交換単位を
特定することができず、修復時間が大きくなるという欠
点があった。

及Ｊ１目１カ 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、シフトパス自身の故障の診断を容易に行
うことができ、修復時間を短縮することができるシフト
パス故障診断方式の提供を目的とする。

発明の構成 本発明によるシフトパス故障診断方式は、複数の記憶素
子が縦続的に接続された診断ブロックを複数縦続的に接
続して構成される第１のシフトパスを有する情報処理装
置のシフトパス故障診断方式であって、前記第１のシフ
トパスと、前記診断ブロック毎の最後部の記憶素子が縦
続的に接続されて構成される第２のシフトパスとのうち
一方を選択する選択手段を設け、前記第１のシフトパス
に対してシフトイン動作により同一データの書込みが行
われたときに、前記選択手段により前記第２のシフトパ
スを選択して前記診断ブロック毎の最後部の記憶素子に
記憶された内容をシフトアウト動作により読出して前記
診断ブロックの故障の診断を行うようにしたことを特徴
とする。

実施例 次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例を示すブロック図である。図
において、本発明の一実施例は、シフトパスｒ　（＋＝
１．２．・・・・・・、ｎ）と、シフトパス選択モード
を指定するシフトパス選択モード指定回路１１と、診断
モードを指定するためのシフトモード指定回路１２と、
複数のシフトパスｉのうち１つを指定するシフトパス指
定回路１３と、デコーダ１４と、デコーダ１４を介して
クロックを供給するクロック供給回路１５と、シフトパ
スｉにデータを入力するシフトイン制御回路１６と、シ
フトパスｉからの出力を選択するマルチプレクサ１７と
、マルチプレクサ１７により選択されたデータを直列に
出力するためのシフトアウト制御回路１８と、シフトバ
ッファ１９と、診断袋＠２０とから構成されている。

シフトパス１は保守交換単位ｉｊ　（ｊ＝ａ、ｂ。

・・・・・・、ρ）が夫々縦続的に接続されて構成され
ている。この保守交換単位ｉｊは夫々、装置内に点在す
る記憶素子ｒ　ｊ−ｋ　＜ｋ＝２．３．・・・・・・、
ｐ。

ｑ）が縦続的に接続されて構成される一連のシフトレジ
スタ回路群で形成される第１のシフトパスと、記憶素子
１ｊ−Ｑのみで形成される第２のシフトパスと、これら
のシフトパスをシフトパス選択モード指定回路１１に従
って切換えるシフトパス選択回路１ｊ−１とから構成さ
れている。

保守交換単位１ａにおいては、シフトパス選択モード指
定回路１１でシフトパス選択モードが“０°′にセット
されると、シフトパス選択回路１ａ−１によって記憶素
子１ａ−２〜Ｉａ−ｑが縦続的に接続され、一連のシフ
トレジスタ回路を構成して第１のシフトパスを構成する
（以下全素子構成とする）。また、シフトパス選択モー
ド指定回路１１でシフトパス選択モードが１″にセット
されると、シフトパス選択回路１ａ−１によって記憶素
子１　ａ−ｑのみが第２のシフトパスを構成する（以下
単素子構成とする）。

保守交換単位１ａ以外の他の保守交換単位１ｂ。

・・・、ＩＬ・・・ｎρも夫々保守交換単位１ａと同様
に構成される。

次に、本発明の一実施例において、シフトパス異常を検
出する手順について説明する。

まず、シフトパス選択モード指定回路１１でシフトパス
選択モードを“ＯＩ＋にセットし、保守交換単位１ｊ夫
々のシフトパスを全素子構成とする。

つづいて、シフトパス指定回路１３で所望のシフトパス
１を選択し、シフトモード指定回路１２でシフトモード
を１″にセットし、クロック供給回路１５からシフトパ
ス１にクロックを供給する。このクロックの供給により
マルチプレクサ１７とシフトアウト制御回路１８とを介
してデータを１ビツトづつシフトバッファ１９に取込む
。このとき、シフドパ・ス１のシフトイン端子からシフ
トイン制御回路１６によりＯｔ＋が入力される。

このようにして、シフトパス１を構成する記憶素子１ｊ
−にの内容をすべてシフトバッファ１９に転送すると、
シフトパス１にはすべて′Ｏ″の内容が格納されている
はずである。これをチェックするために、ざらにクロッ
クを１回だけシフトパスコに供給して、シフトアウト端
子から出力されるビットがＯＩ＋であることをシフトア
ウト制御回路１８でチェックする。

このとき、もしシフトパス１内のある記憶素子Ｉｊ−ｋ
が１″にスタックされるようなモードの障害になってい
るとシフトアウト端子から出力されるビットは“１″と
なり、１１１　ＩＩスタック故障を検出することが可能
である。シフトパス１が正常であれば、さらにクロック
を１回だけシフトパス１に供給し、シフトイン端子から
シフトイン制御回路１６により“１″を入力する。これ
により、シフトパス１ではシフトイン端子側の記憶素子
１ａ−２の１ビツトだけが“１″となり、シフトパスコ
を構成する他の記憶素子１ａ−３〜１ｆｌ−〇の内容は
すべてＯ″となる。このときの“１″をラストデジット
（以下ＬＳＤとする〉と呼び、上述の手順をスキャンア
ウトと呼ぶ。

スキャンアウト終了後、シフトパス選択モード指定回路
１１でシフトパス選択モードを“０″にセットし、保守
交換単位ｉｊ内のシフトパスを全素子構成とする。

つづいて、シフトパス指定回路１３で所望のシフトパス
コを選択し、シフトモード指定回路１２でシフトモード
を“１″にセットし、クロック供給回路１５からシフト
パス１にクロックを供給して、シフトイン制御回路１６
を用いてさきにシフトバッファ１９に取込まれたデータ
を１ビツトづつシフトバッファ１９からシフトパス１に
転送する。

このとき、シフトアウト端子から出力されるデータをシ
フトアウト制御回路１８でｉｔ　１　ｐｐであるか、“
Ｏ″であるかをチェックする。シフトアウト制御回路１
８が“１″を検出したならば、シフトパス１の全ビット
数だけクロックを供給したか否かをチェックし、全ビッ
ト数だけクロックを供給していないときは異常終了とみ
なす。これは、この動作で１″が出力されるのは、予め
スキャンアウトが正常に終了したときに最後にシフトイ
ンしたＬＳＤが、全ビット数だけのクロックの供給によ
りシフトアウトされる場合に限られるからである。全ビ
ット数だけクロックが供給されていないときには、シフ
トアウト端子から出力されるデータは′０″である。

また、すでに全ビット数だけのクロックを供給している
のに、シフトアウト端子から出力されるデータがＯ″の
ときは、シフトパスコ内のある記憶素子１ｊ−ｋが０″
にスタックされるようなモードの障害になってることを
示し、“ＯＩＩスタック故障の検出が可能となる。上述
の手順をスキャンインと呼ぶ。

これらスキャンアウトとスキャンインとの終了後に、診
断回路２０はシフトバッファ１９の内容を読出すことに
よって、任意のシフトパスｉの内容を表示することがで
きる。また、スキャンアウト終了後に診断装置２０から
所望のデータをシフトバッファ１９に転送し、そののち
にスキャンインを行うことによって、任意のシフトパス
ｉに所−Ｑ　　　　− 望のデータをセットすることができる。

第２図は記憶素子１ｊ−にのひとつが“１″スタツク故
障を生じた場合のシフトパスコおよびシフトバッファ１
つの状態遷移を示す図である。図においては、保守交換
単位１ｂの記憶素子１ｂ−３に“１″スタツク故障を生
じた場合について図示しており、この場合に故障を生じ
た保守交換単位１ｂを指摘する手順について図を用いて
説明する。

まず、シフトパス選択モード指定回路１１によりシフト
パスｉを全素子構成として、シフトパス指定回路１３に
よりシフトパスコを選択する。シフトモード指定回路１
２とクロック供給回路１５とによりシフトパスコの内容
をシフトバッファ１９にスキャンアウトする。このとき
、記憶素子１ｂ−３に“１″スタツク故障が生じている
ので、このスキャンアウトは異常終了する。

この異常終了したときのシフトパスコの、記、憶、素子
１ｊ−にの内容は、シフトイン端子から゛１″スタック
故障の記憶素子１ｂ−３の直前の記憶素子１ｂ−２まで
の記憶素子１ａ−２〜１ｂ−２が“Ｏ″で、記憶素子１
ｂ−３からシフトアウト端子までの配憶素子１ｂ−３〜
１ρ−ｑはすべて１゛１”となっているはずである。

次に、シフトパス選択モード指定回路１１を１″にセッ
トしてシフトパス１を単素子構成として、シフトパス指
定回路１３によりシフトパス１を選択する。クロック供
給回路１５によりクロックを供給して、シフトパス１の
内容をシフトバッファ１９にスキャンアウトすると、保
守交換単位１ａのデータのみが０”で、故障のある保守
交換単位１ｂからシフトアウト側に位置する保守交換単
位１ｆｌまでのデータがすべて“１″となっているので
、故障のある保守交換単位１ｂを指摘することができる
。

第３図は記憶素子１ｊ−にのひとつに゛０″スタック故
障が生じた場合のシフトパス１およびシフトバッファ１
９の状態遷移を示す図である。図においては、保守交換
単位１ｂの記憶素子１ｂ−３に゛０″スタック故障を生
じた場合について図示しており、この場合に故障を生じ
た保守交換単位１ｂを指摘する手順について図を用いて
説明する。

まず、シフトパス選択モード指定回路１１によりシフト
パスｉを全素子構成として、シフトパス指定回路１３に
よりシフトパス１を選択する。シフトモード指定回路１
２とクロック供給回路１５とによりシフトパス１の内容
をシフトバッファ１９にスキャンアウトする。このスキ
ャンアウトでは゛０″スタック故障をチェックすること
ができないの゛で、スキャンアウトは一見正常に終了す
るが、シフトバッファ１９に取込まれたデータは、１１
０１１スタツク故障の記憶素子１ｂ−３以降にシフトア
ウトされた記憶素子１ａ−２〜１ｂ−２のデータはすべ
て“０″となって、不正データとなる。

つづいて、シフトバッファ１９に取込まれたデータをシ
フトイン制御回路１６を用いてシフトパス１にスキャン
インする。このとき、シフトパス１の全ビット数だけの
クロックをクロック供給皿路１５から供給しても、ＬＳ
Ｄの“１゛′が検出されず、スキャンインが異常終了し
て“０″スタツク故障が検出される。

この異常終了後に、シフトバッファ１９にオール゛１”
のデータをセットして、シフトイン制御回路１６を用い
てスキャンインすると、シフトパス１を構成する記憶素
子１ｊ−にの内容は、シフトイン端子から“Ｏ”スタッ
ク故障の記憶素子１ｂ−３の直前の記憶素子１ｂ−２ま
での記憶素子１ａ−２〜１ｂ−２が’　１　”　１’、
０”スタック故障の記憶素子１ｂ−３からシフトアウト
端子までの記憶素子１ｂ−３〜１ρ−ｑはすべてＯ″と
なってるはずである。

次に、シフトパス選択モード指定回路１１を１１１　ｔ
ｌにセットしてシフトパスｉを単素子構成として、シフ
トパス指定回路１３によりシフトパス１を選択する。ク
ロック供給回路１５によりクロックを供給して、シフト
パス１の内容をシフトバッファ１９にスキャンアウトす
ると、保守交換単位１ａのデータのみが１″で、故障の
ある保守交換単位１ｂからシフトアウト側に位置する保
守交換単位１ｉ）までのデータがすべて０゛′となって
いるので、故障のある保守交換単位１ｂを指摘すること
ができる。

上述の方法では、シフトバス選択モード指定回路１１を
１″にセットしてシフトパスｉを単素子構成とした場合
の記憶素子１ｊ−ｑが故障した場合、保守交換単位ｉｊ
の指摘が困難となるが、各保守交換単位ｉｊ内の記憶素
子数は非常に多いので、たまたま単素子構成の記憶素子
ｉｊ’−ｑの故障が発生する確率は非常に小さいため、
実際の影響は無視できる程度のものである。また、どう
しても無視できない場合には、同様の手段で保守交換単
位ｉｊ内のシフトパスをもう一つ設けることにより解決
できる。

このように、シフトパス１を構成する保守交換単位ｉｊ
毎のシフトパスの最後の記憶素子１ｊ−ｑのみでもう一
つのシフトパスを構成させ、シフトパスｉに同一データ
をスキャンインしたときに保守交換単位ｉｊ毎のシフト
パスの最後の記憶素子１ｊ−ｑで構成するシフトパスを
選択して、これらの記憶素子１ｊ−ｑの内容を読出して
保守交換単位ｌｊ毎の故障の診断を行うことによって、
シフトパス自身の故障の診断を容易に行うことができ、
故障した保守交換単位１ｊを特定できるので、この故障
の修復に要する時間を短縮することができる。

尚、本発明の一実施例では、説明をわかりやすくするた
めに、シフトパス１を構成する保守交換単位１ｊの数お
よび記憶素子ｉｊ−にの数をシフトバスｉ毎に同数とし
たが、保守交換単位ｉｊを構成する記憶素子ｉｊ−にの
数およびシフトパス１を構成する保守交換単位ｉｊの数
がシフトパスｉ毎に異なっていても動作に変わりはなく
、問題とはならない。また、シフトパス；を構成する記
憶素子１ｊ−ｋを保守交換単位１ｊ毎にグループ化した
が、診断ブロック毎にグループ化してもよく、これに限
定されない。

１１皮夏１ 以上説明したように本発明によれば、シフドパスを構成
する診断ブロック毎にシフトパスを構成する最後の記憶
素子でもう一つのシフトパスを設けて、シフトパスに同
一のデータをシフトインしたときに、診断ブロック毎の
シフトパスの最後の記憶素子の内容を読出して診断ブロ
ック毎の故障の診断を行うようにすることによって、シ
フトバス自身の故障の診断を容易に行うことができ、修
復時間を短縮することができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図の記憶素子のひとつに゛１″スタック故障が生じ
た場合のシフトパスおよびシフトバッファの状態遷移を
示す図、第３図は第１図の記憶素子のひとつに“０″ス
タツク故障が生じた場合のシフトパスおよびシフトバッ
ファの状態遷移を示す図である。 主要部分の符号の説明 １〜ｎ・・・・・・シフトパス １ａ〜１Ｆ、・・・・・・。 ｎａ〜ｎｉ）・・・・・・保守交換単位１ａ−１，１ｂ
−１゜ ・・・・・・、１　ｇ−１゜ ・・・・・・、ｎρ−１・・・・・・シフトパス選択回
路１ａ−２〜１　ａ−Ｑ。 ０°００−　。 ｎｆｌ−２〜ｒｌ−Ｑ・・・・・・記憶素子１１・・・
・・・シフトバス選択 モード指定回路 １２・・・・・・シフトモード 指定回路 １３・・・・・・シフトパス 指定回路 １６・・・・・・シフトイン 制御回路 １８・・・・・・シフトアウト 制御回路 １９・・・・・・シフトバッファ ２０・・・・・・診断装置

Claims (1)

【特許請求の範囲】
1. 複数の記憶素子が縦続的に接続された診断ブロックを複
   数縦続的に接続して構成される第１のシフトパスを有す
   る情報処理装置のシフトパス故障診断方式であつて、前
   記第１のシフトパスと、前記診断ブロック毎の最後部の
   記憶素子が縦続的に接続されて構成される第２のシフト
   パスとのうち一方を選択する選択手段を設け、前記第１
   のシフトパスに対してシフトイン動作により同一データ
   の書込みが行われたときに、前記選択手段により前記第
   ２のシフトパスを選択して前記診断ブロック毎の最後部
   の記憶素子に記憶された内容をシフトアウト動作により
   読出して前記診断ブロックの故障の診断を行うようにし
   たことを特徴とするシフトパス故障診断方式。