JPS6341050B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は縮小投影露光方法に関する。

半導体装置の製造において、例えばフオトエツ
チング（写真食刻）に用いるフオトマスクは最終
寸法の10倍大の寸法をもつレチクル（マスク原
版）をリピータ（ステツプ・アンド・リピート機
構と縮小投影機構を有する）により10分の１に縮
小したパターンを複数配列したマスタマスクを作
成し、さらに密着プリンタによりワークマスクを
作成し、このワークマスクを介してフオトレジス
トの塗布された半導体表面に複数のチツプに対応
する所要のパターンを焼付けるのが一般的であ
る。最近はレチクルからウエハへ10分の１縮小結
像したパターンを直接に焼付ける方法が採られ、
このためリピータとプロジエクタを結合した縮小
マスクアライナーが用いられる。この縮小マスク
アライナーに用いるマスクには、現在、レチクル
（マスク原版）を使用するようになつており、こ
のレチクルは第１図に示すようにマスク・ガラス
板１の中央にデバイス・パターン２を、左右に位
置合せ用の規準線マークすなわち位置合せ用パタ
ーン３を、上部にデータ用のネーム４を有するも
のである。しかし、このようなレチクルをそのま
ま用いることは(1)縮小マスクアライナーの処理時
間が長いこと（１：１アライナーでは３分／枚・
ウエハであるのに対し１：10縮小マスクアライナ
ーでは30分／枚・ウエハ）(2)そのレチクルにゴミ
やキズが付くとそれを使用したウエハは全部不良
となる等の問題点がある。又、従来のレチクルで
は位置合せ用の規準線の間隔ａが固定されてお
り、これをステツプ・アンド・リピートしてウエ
ハ上に縦横に配列して焼込んだ場合に第２図に示
すようにマークがデバイスパターンに干渉するこ
とが問題となつている。

本発明は上記した従来技術の問題を解決するた
めになされたものである。したがつてこの発明の
一つの目的は縮小マスクアライナーの処理時間を
短縮でき、ゴミ等による歩留り低下を少なくし得
る縮小投影露光法の提供にあり、他の目的は含せ
マークの干渉のない縮小投影露光方法にある。

上記目的を達成するため本発明は、ガラス基板
上に拡大されて配列された複数のデバイスパター
ンと、それらデバイスパターンの境界領域である
スクライブラインと、スクライブライン上に位置
合せを行うための位置合せ用パターンとを形成し
たレチクルを用い、該レチクルに形成された前記
各種のパターンを単位パターンとして半導体ウエ
ハ上に順次繰り返して縮小露光することを特徴と
する縮小投影露光方法である。

以下、一実施例にそつて本発明を説明する。

第３図に本発明を実施する際に用いる縮小マス
クアライナー用のレチクルの一つが示される。こ
のレチクルはマスク板において、アライナーの縮
小レンズの有効視野（ウエハ上でMA×14〓）５
の中に４個の10倍大のデバイス・パターン（メモ
リー用パターン）２，２，２，２を配置してある
このレチクルにおいて位置合せ用の規準線マーク
３がペレツトの境界部であるスクライブ線６上に
設けてるものである。

第１２図に示すように、縮小マスクアライナー
に拡大されたデバイスパターンと位置合せ用基準
マークを形成したレチクル１０をセツトし、XY
ステージ１４上の半導体ウエハ１３に縮小投影を
行い、前記半導体ウエハを順次移動させながら露
光を繰り返すことによつて、第１２Ｂ図に示すよ
うな複数配列のパターンを焼付けることができる
ものである。したがつて本発明の縮小投影露光方
法によれば露光時に上記マークがデバイス・パタ
ーンを横切ることがなく、第４図に示すようにウ
エハ上にデバイスパターンとマークとが干渉する
ことのないパターンを形成することができる。

第５図は、縮小マスクアライナー用レチクルに
３個のペレツトに対応するパターンを形成した場
合を示す。これらの場合にもスクライブ線上に位
置合せマークを形成してある。

上記した本発明の実施例によれば、１つのレチ
クル上に４ペレツトに対応するデバイスパターン
が形成されており、これを同時に露光することに
より縮小マスクアライナーの処理時間が従来の30
分／枚から30×1/4＝7.5分／枚と高速化される。
またレチクルに上の１つのデバイスパターンにゴ
ミ等が付着する確率も1/4となりプロセス歩留り
の向上が期待できる。

さらに、本発明によれば、位置合せ用のマーク
をウエハ上に配列されたペレツトの間すなわちス
クライブラインに形成することにより、従来のよ
うにフオトマスク上に形成したパターンをウエハ
上に順次露光しても他のパターンに干渉すること
なく露光できるものであります。

以下に本発明の露光に用いるレチクルの一つの
製造方法について説明する。従来、位置合せ用マ
ークをデバイスパターンと干渉させないためにス
クライブ線上に入れる場合に、第１図に示したレ
チクルからパターンジエネレータを用いて縮小マ
スクアライナー用レチクルを形成する場合に、(1)
デバイスごとに位置が異なるためにパターンの入
力を変更させる必要がある、(2)縮小アライナー用
レチクルにおいて第６図に示すようにマスク板
（ガラス板）端面からの精度（Ｘ，Ｙ）が悪く、
現在の技術で±２mmの誤差が生じる。

そこで本発明の実施の際に用いる縮小マスクア
ライナー用レチクルの製造法においては、パター
ンジエネレータを使用し、一つのペレツトに対応
する最終寸法の複数倍大、例えば10倍大のデバイ
スパターンを有するレチクル７をつくり、第８図
に示すように規準線（位置合せマーク）のパター
ン３を有するレチクル８を作り、１：１光学系と
ステツプアンドリピート機構を有するマスク製造
装置を使用し、第１０図に示すように上記デバイ
スパターンを有するレチクル７からこれと同じパ
ターンを複数個ならべて焼付けたマスク９をつく
り、次いで第１１図に示すように同じマスク製造
装置で上記レチクル７を位置合せマークパターン
を有するレチクル８と交換して前記焼付けられた
デバイスパターン９の境界部（スクライブ線上）
に位置合せマークのパターンを焼込むことでレチ
クル１０をつくる。第９図はXYテーブル１１上
で３点のピン１２に位置規定された縮小マスクア
ライナーにおけるレチクルの形態を示すものであ
る。

このようにあらかじめ位置合せマークのレチク
ルを作つてデバイスパターン用のレチクルと交換
して縮小マスクアライナー用マスク製造装置によ
りレチクルを製造すれば、(1)位置合せマークのパ
ターンを１枚作れば異なる全てのデバイスパター
ンのマスク作成に共用できる、(2)位置合せマーク
の装入位置はその座標を指示することで自由に入
れることができる、(3)第９図に示すようにマスク
板（ガラス）端面からの精度もプレート自体が３
点ピンで固定されるので、従来の誤差±２mmを±
0.05mm程度に減少することができる。したがつて
この方法によれば、パターンジエネレータのソフ
ト変更が不要となり、工数を低減することがで
き、又、合せマーク位置の精度を向上させるため
にアライメントの自動化が可能であり、同時に歩
留りを向上できる等の効果が期待される。

【図面の簡単な説明】

第１図は従来の縮小マスクアライナーに用いる
レチクルの形態を示す平面図、第２図は従来のレ
チクルを用いた縮小投影露光方法によるウエハに
おけるパターンの形態を示す平面図である。第３
図は本発明の実施に使用するレチクルの一例を示
す平面図、第４図は本発明の一実施例によつて得
られるウエハにおけるパターンの形態を示す平面
図、第５図は本発明の実施に用いるレチクルの他
の各例を示す平面図である。第６図はレチクルに
おける位置合せマークの形態を示す平面図、第７
図及び第８図は本発明の実施に用いるレチクルの
一製造方法で使用するレチクルの形態を示す平面
図、第９図は本発明の実施に用いるレチクル作成
時のレチクルの一形態を示す平面図、第１０図及
び第１１図は本発明の実施に用いるレチクルの一
製造方法によるレチクル作成時の形態を示す説明
図、第１０Ａ図、第１０Ｂ図、第１１Ａ図、第１
１Ｂ図は第１０図及び第１１図における各、Ａ，
Ｂ位置におけるパターンを示す平面図、第１２図
は縮小マスクアライナーによりウエハにパターン
を焼込む本発明の一実施例を示す説明図、第１２
Ａ図、第１２Ｂ図は第１２図におけるＡ，Ｂ位置
におけるパターンを示す平面図である。 １……マスク（ガラス）板（又はレチクル）、
２……デバイス・パターン、３……位置合せ用マ
ーク、（規準線）、４……ネーム、５……有効視野
を囲む円、６……スクライブ線、７，８，９，１
０……レチクル、１１……Ｘ―Ｙステージ、１２
……ピン、１３……半導体ウエハ、１４……Ｘ―
Ｙステージ。

Claims (1)

【特許請求の範囲】
1. １ ガラス基板上に拡大されて配列された複数の
   デバイスパターンと、それらデバイスパターンの
   境界領域であるスクライブラインと、スクライブ
   ライン上に位置合せを行うための位置合せ用パタ
   ーンとを形成したレチクルを用い、該レチクルに
   形成された前記各種のパターンを単位パターンと
   して半導体ウエハ上に順次繰り返して縮小露光す
   ることを特徴とする縮小投影露光方法。