JPS62247372A - 縮小投影露光方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は縮小投影露光方法に関する。

半導体装置の製造において、例えばフォトエツチング（
写真食刻）に用いるフォトマスクは鍛終寸法の１０倍大
の寸法をもつレチクル（マスク原版）をリピータ（ステ
ップ・アンド・リピート機構と縮小投影機構を有する）
により１０分の１に縮小したパターンを複数配列したマ
スタマスクを作成し、さらに密着プリンタによりワーク
マスクを作成し、このワークマスクを介してフォトレジ
ストの塗布された半導体表面に複数のチップに対応す木
所要のパターンを焼付けるのが一般的である。最近はレ
チクルからウニノ１へ１０分の１縮小°結像したパター
ンを直接に焼付ける方法が採られ、このためリピータと
プロジェクタを結合した縮小マスクアライナ−が用いら
れる。この縮小マスクアライナ−に用いるマスクには、
現在、レチクル（マスク原版）を使用するようになって
おり、このレチクルは第１図に示すようにマスク・ガラ
ス板１の中央にデバイス・パターン２を、左右に位置合
せ用の規準線マークすなわち位置合せ用パターン３を、
上部にデータ用のネーム４を有するものである。しかし
、このようなレチクルをそのまま用いることは（１）縮
小マスクアライナ−の処理時間が長いこと（ｌ：１７ラ
イナーでは３分／枚・ウェハであるのに対し１：１０縮
小マスクアライナ−では３０分／枚・ウェハ）（２）そ
のレチクルにゴミやキズが付くとそれを使用したウニノ
ーは全部不良となる等の問題点がある。又、従来のレチ
クルでは位置合せ用の規準線の間隔ａが固定されており
、これをステップ・アンド・リピートしてウェハ上に縦
横に配列して焼込んだ場合に第２図に示すようにマーク
がデバイスパターンに干渉することが問題となっている
。

本発明は上記した従来技術の問題を解決するためになさ
れたものである。したがってこの発明の一つの目的は縮
小マスクアライナ−の処理時間を短縮でき、ゴミ等によ
る歩留り低下を少なくし得る縮小投影露光方法の提供に
あり、他の目的は合せマークの干渉のない縮小投影露光
方法にある。

上記目的を達成するため本発明は、ガラス基板上に拡大
されて配列された複数のデバイスパターンと、それらデ
バイスパターンの境界領域であるスクライプラインと、
スクライプライン上に位置合せを行うための位置合せ用
パターンとを形成したレチクルを用い、該レチクルく形
成された前記各種のパターンを単位パターンとして半導
体ウェハ上に順次繰り返して縮小露光することを特徴と
する縮小投影露光方法である。

以下、一実施例にそって本発明を説明する。

第３図に本発明を実施する際に用いる縮小マスクアライ
ナ−用のレチクルの一つが示される。このレチクルはマ
スク板において、アライナ−の縮小レンズの有効視野（
ウェハ上でＭＡＸｌ　４φ）５の中に４個の１０倍大の
デバイス・パターン（メモリー用パターン）２，２．２
．２を配置しであるこのレチクルにおいて位置合せ用の
規準線マーク３がペレットの境界部であるスクライプ線
６上に設けてるものである。

第１２図に示すようＫ、縮小マスクアライナ−に拡大さ
れたデバイスパターンと位置合せ用基準マークを形成し
たレチクル１０をセットし、ＸＹステージ１４上の半導
体ウェハ１３に縮小投影を行い、前記半導体ウェハな順
次移動させながら露光を繰り返すことによって、第１Ｉ
Ｂ図に示すような複数配列のパターンを焼付けることが
できるものである。したがって本発明の縮小投影露光方
法によれば露光時に上記マークがデバイス・パターンを
横切ることがなく、第４図に示すようにウニ２、上にデ
バイスパターンとマークとが干渉することのないパター
ンを形成することができる。

第５図は、縮小マスクアライナ−用レチクｌＬ−に３個
のペレヴ）Ｋ対応するパターンを形成した場合を示す。

これらの場合にもスクライプ線上に位置合せマークを形
成しである。

上記した本発明の実施例によれば、１つのレチクル上に
４ペレツトに対応するデバイスパターンが形成されてお
り、これを同時に露光することにより縮小マスクアライ
ナ−の処理時間が従来の３０分／枚から３０Ｘ１／４＝
７．５分／枚と高速化される。またレチクルに上の１つ
のデバイスパターンにゴミ等が付着する確率も１／４と
なりプロセス歩留りの向上が期待できる。

さらに、本発明によれば、位置合せ用のマークをウェハ
上に配列されたペレットの間すなわちスクライプライン
に形成することにより、従来のようにフォトマスク上に
形成したパターンをウェハ上に順次露光しても他のパタ
ーンに干渉することなく露光できるものであります。

以下に本発明の露光に用いるレチクルの一つの用 製造方法について説明する。従来、位置合せ要マークを
デバイスパターンと干渉させないためにスクライブ線上
に入れる場合に、第１図に示したレチクルからパターン
ジェネレータを用いて縮小マスクアライナ−用レチクル
を形成する場合に、（１）デバイスごとに位置が異なる
ためにパターンの入力を変更させる必要がある、（２）
縮小アライナ−用レチクルにおいて第６図に示すように
マスク板（ガラス板）端面からの精度（Ｘ、Ｙ）が悪く
、現在の技術で±２ｍの誤差が生じる。

そこで本発明の実施の際に用いる縮小マスクアＷ′）Ｉ
レ ライナご胛万ｉ造法においては、パターンジェネレータ
を使用し、一つのペレットに対応する最終寸法の複数倍
大、例えば１０倍大のデバイスパターンを有するレチク
ル７をつくり、第８図に示すように規準線（位置合せマ
ーク）のパターン３を有するレチクル８を作り、１：１
光学系とステップアンドリピート機構を有するマスク製
造装置を使用し、第１０図に示すように上記デバイスパ
タ−ンを有するレチクル７からこれと同じノくターンを
複数個ならべて焼付けたマスク９をつくり、次いで第１
１図に示すように同じマスク製造装置で上記レチクル７
を位置合せマークパターンを有するレチクル８と交換し
て前記焼付けられたデバイスパターン９の境界部（スク
ライブ線上）に位置合せマークのパターンを焼込むこと
でレチクル１０をつくる。第９図はＸＹテーブル１１上
で３点のビン１２に位置規定された縮小マスクアライナ
−におけるレチクルの形態を示すものである。

このようにあらかじめ位置合せマークのレチクルを作っ
てデバイスパターン用のレチクルと交換して縮小マスク
アライナ−用マスク製造装置によリレチクルを製造すれ
ば、（１１位置合せマークのパターンを１枚作れば異な
る全てのデバイスパターンのマスク作成に共用できる、
（２）位置合せマークの装入位置はその座標を指示する
ことで自由に入れることができる、（３）第９図に示す
ようにマスク板（ガラス）端面からの精度もプレート自
体が３点ビンで固定されるので、従来の誤差±２ｎを±
０．０５０程度に減少することができる。したがってこ
の方法によれば、パターンジェネレータのソフト変更が
不要となり、工数を低減することができ、又、合せマー
ク位置の精度を向上させるためにアライメントの自動化
が可能であり、同時に歩留りを向上できる等の効果が期
待される。

【図面の簡単な説明】

第１図は従来の縮小マスクアライナ−に用いるレチクル
の形態を示す平面図、第２図は従来のレチクルを用いた
縮小投影露光方法によるウェハにおけるパターンの形態
を示す平面図である。第３図は本発明の実施に使用する
レチクルの一例を示す平面図、第４図は本発明の一実施
例によって得られるウェハにおけるパターンの形態を示
す平面図、第５図は本発明の実施に用いるレチクルの他
の各側を示す平面図である。第６図はレチクルにおける
位置合せマークの形態を示す平面図、第７図及び第８図
は本発明の実施に用いるレチクルの−製造方法で使用す
るレチクルの形態を示す平面図、第９図は本発明の実施
に用いるレチクル作成時のレチクルの一形態を示す平面
図、第１０図及び第１１図は本発明の実施に用いるレチ
クルの一製造方法によるレチクル作成時の形態を示す説
明図、第１０Ａ図、第１０Ｂ図、第１１Ａ図、第１１Ｂ
図は第１０図及び第１１図における各、人。 二 Ｂ位置におけるパターンを示す平面図、第１３図は縮小
マスクアライナ−によりウェハにパターンを焼込む本発
明の一実施例を示す説明図、第１２人図、第１２Ｂ図は
第１２図におけるＡ、Ｂ位置におけるパターンを示す平
面図である。 １・・・マスク（ガラス）板（又はレチクル）、２・・
・デバイス・パターン、３・・・位置合せ用マーク、（
規準線）、４・・・ネーム、５・・・有効視野を囲む円
、６・・・スクライブ線、７．８，９．１０・・・レチ
クル、１１・・・Ｘ−Ｙステージ、１２・・・ビン、１
３・・・半導体ウェハ、１４・・・Ｘ−Ｙステージ。 代理人　弁理士　　小　川　勝　樫 第　　　１　　図　　　　　　　　　第　　２　　固気
　　５ｍ 第　　６　　図　　　　　　　第　　７　　図第　　８
　　図　　　　　　　　　第　　９　　固気１２Ａ図 第１２８図

Claims (1)

【特許請求の範囲】
1. １、ガラス基板上に拡大されて配列された複数のデバイ
   スパターンと、それらデバイスパターンの境界領域であ
   るスクライブラインと、スクライブライン上に位置合せ
   を行うための位置合せ用パターンとを形成したレチクル
   を用い、該レチクルに形成された前記各種のパターンを
   単位パターンとして半導体ウェハ上に順次繰り返して縮
   小露光することを特徴とする縮小投影露光方法。