JPS63281572A - 帰線消去回路 - Google Patents

帰線消去回路

Info

Publication number
JPS63281572A
JPS63281572A JP11589687A JP11589687A JPS63281572A JP S63281572 A JPS63281572 A JP S63281572A JP 11589687 A JP11589687 A JP 11589687A JP 11589687 A JP11589687 A JP 11589687A JP S63281572 A JPS63281572 A JP S63281572A
Authority
JP
Japan
Prior art keywords
transistor
current
circuit
voltage
during
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11589687A
Other languages
English (en)
Other versions
JPH0563067B2 (ja
Inventor
Hiroshi Tamayama
宏 玉山
Takashi Yano
孝 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Priority to JP11589687A priority Critical patent/JPS63281572A/ja
Publication of JPS63281572A publication Critical patent/JPS63281572A/ja
Publication of JPH0563067B2 publication Critical patent/JPH0563067B2/ja
Granted legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は帰線消去回路に関する。
[従 来 例] 従来、第2図に示す帰線消去回路がある。まず構成を説
明すると、N P N t−ランジスタQ1゜Q2のコ
レクタが共に電源Vccに接続され、夫々のエミッタが
共に定電流源回路1を介してグランド端子に接続されて
、NPNトランジスタQ1゜Q2は差動対を形成してい
る。NPNトランジスタQ のベースには基準電圧源■
  の基準電圧2             REF が印加され、NPN)−ランジスタQ  、Q  の共
通エミッタが出力端子2に接続している。NPNトラン
ジスタQ1のベースは抵抗3を介して他の定電流源回路
4及びPNPトランジスタQ3のエミッタに接続され、
PNPトランジスタQ3のコレクタはグランド端子に、
ベースは入力端子5に夫々接続し、入力端子に映像信号
■ioが供給されるようになっている。更に、N l)
 N トランジスタ一 Qlのベース(接続点A)にはカレント・ミラー回路か
ら成る電流スイッチを形成するN P N トランジス
タQ  、Q  のNPNトランジスタQ4のコレクタ
が接続し、ダイオード接続されたNPNトランジスタQ
5のコレクタに制御電流1bを供給するようになってい
る。
次にかかる帰線消去回路の作動を述べると、第3図に示
すように、例えばカメラの撮像管より出力された映像信
号■ioが入力端子に供給し、帰線期間T、中の映像信
号は走査の際の戻り期間で発生したものであるから画像
再生には意味のないものであるため、この帰線用11T
、の間だけ制m電流!、を流して接続点Aの電位を降下
させ、これによりNPNトランジスタQ1をカットオフ
させて同図中の波形■  に示すような帰線期間Tbu
t で一定の帰線レベルを有するような映像信号を発生させ
る。
即ち、帰線期間T において制御電流I、がNPNトラ
ンジスタQ5に供給されると、定電流源回路4よりの電
流I、が抵抗3を介してN P NトランジスタQ4に
流れ、抵抗3に発生する電I−E降下でもってNPNト
ランジスタQ1をカットオフさせる。これに対してNP
NトランジスタQ2はオンとなるので、このi〜ランジ
スタQ2のベース・エミッタ間電圧を■be2とすれば
、この期間T での映像信号■  は■  −■  と
なり、b        out   REF   b
c2映像信号から不要な部分を消去するようになってい
る。
[発明が解決しようとする問題点] しかしながら従来のこのような帰線消去回路にあっては
次のような問題があった。即ち、第4図に示すように、
帰線期間Tbにおいて、上記抵抗3による電圧降下より
6高い電圧レベルが入力の映像信号V′;。に発生する
と、接続点への1位はNPNトランジスタQ1をカット
オフさせる電Lfまで降下せず、同図中の波形■−に示
すようout に不要な電圧が生じることとなる。
この問題点を解決する手段として、制御電流■、の電流
を増加して一抵抗3の電圧降下を増大させることも考え
られるが、NPNトランジスタQ4が飽和して帰線期間
からいわゆる走査期間へ切換わるときの反転動作が遅く
なる問題を生ずる。
又、この帰線消去回路を半導体集積回路技術によってI
C化する場合、定電流源回路4をラテラル型PNPトラ
ンジスタによるカレントミラー回路で構成し、このカレ
ントミラー回路より一定電流を抵抗3側へ出力させる構
成となるが、周知のようにラテラル型PNPトランジス
タは電流容量が小さいために、上記のような電流を流す
ためには大形化しなければならず、高集積化の妨げとな
る。
更に、抵抗3の抵抗値を大きくすることにより、大きな
電圧降下を得ようとすると、NPNトランジスタQ5の
コレクタ・エミッタ間の奇生各間との作用により映像信
号の通過帯域が狭くなる問題を生ずる。
[問題点を解決するための手段] 本発明はこのような問題点に鑑みて成されたものであり
、帰線消去期間において、高電1−[レベルとなる映像
信号が入力されても、確実に所定の電圧を設定して、不
要信号成分を消去しうる帰線消去回路を提供することを
目的とする。
この1」的を達成するため本発明は、差動対を形成する
一対のトランジスタと、該差動対の一方のトランジスタ
を所定電圧にバイアスするli電Ei源と、該差動対の
他方のトランジスタにバイアス電流を供給する定電源回
路と、該他方のトランジスタに入力信号を供給する入力
用トランジスタと、帰線消去期間において、該定電流源
回路よりのバイアス電流を吸収して上記他方のトランジ
スタをカットオフさせ、上記一方のトランジスタの出力
端に一定電圧を発生させる電流スイッチ回路と、該帰線
消去期間において、電流スイッチ回路を飽和電圧以上の
所定電圧に保持する電圧保持回路を具備したことを特徴
とする。
[実 施 例] 以下、本発明による帰線消去回路の一実癌例を第1図と
ともに説明する。尚、同図において第2図と同−又は相
当する部分には同一符号を附けている。
まず、構成を第2図との相違点について説明する。
差動対を形成するーhのNPNトランジスタQ1のベー
ス(接続点A)は直接に定電流源回路4及びPNPトラ
ンジスタQ3のエミッタに接続され、更に、この接続点
AにはN l) N トランジスタQ と所定の電圧を
発生する定電圧源■8から成る電圧保持回路が接続され
ている。即ち、接続点へにはNPNトランジスタQ6の
エミッタが接続され、NPNトランジスタQ6のコレク
タは電源■ に、ベースは定電圧°電源V、に夫々接続
さC れている。
ここで、定電圧電源V、の電圧は、NPNトランジスタ
Q のベース・エミッタ聞電圧を■bo5、NPNt−
ランジスタQ5のベース・Jミッタ間電圧を■  とす
ると、次式(1)の条件に設定されes ている。
V   <V  −V   <V   ・・・・・・・
・・ (1)be5     B     be6  
   REF更に、定電流源4の電流I4と制@電流I
、の帰線消去期間における電流値Ipは次式(2)の条
件に設定されている。
I4〈Ip      ・・・・・・・・・(2)即ち
、帰線消去期間Tbにおいて、NPNトランジスタQ5
に、第3図及び第4図に示したような制御電流1bを流
すと、NPNトランジスタQ4には′ai流Il)が流
れ、上記式(2)により接続点Aの電位が降下するが、
上記式(1)を満足させることにより接続点への電位は
N P N +−ランジスタQ のベース・エミッタ間
電圧■  と電圧■6              b
e6BによってNPNトランジスタQ4が飽和しない電
位にクランプされ、NPNトランジスタQ5を高速にス
イッチング動作させることができるようになっている。
更に、従来例(第2図参照)のように抵抗の電圧降下で
もってNPNトランジスタQ1をカットオフさせるので
はなく、NPNトランジスタQ5が定電流源回路4及び
PNPトランジスタQ3からNPNトランジスタQ1の
ベースへ流れる電流を吸収することによって該トランジ
スタQ1をカットオフさせるので、寄生8最の影響が少
なく、したがって映像信号■ioの通過帯域を向上させ
ることができる。
更に又、従来例の抵抗3が無いので、帰線消去期間にお
いて接続点への電位が降下するのと同時に、PNPトラ
ンジスタQ3もカットオフ状態となり、このため大振幅
の映像信号が帰線消去期間中に入力しても、出力端子2
には予め決められた電圧(V   −Vbe)の映像信
号■  が発生+ RFF    2       0
Lltし、不要な信号成分は消去される。
更に、上記抵抗の電圧降下でもってNPNトランジスタ
Q1をカットオフさせるのではないため、定電流源回路
4の設定電流を小さくし、又、制御電流1bも小さくす
ることができ、更にこれらの電流を小さくすることから
、素子を小形にすることができるため、低消!!電力型
で小形の帰線消去回路を提供することができる。
尚、上記の定電圧源■ とU準電圧源■  はB   
     REF 等しい電圧でも良く、例えば、定電圧源■8を基準電圧
源■  と共用すれば、回路の簡素化が可EF 能となる。
[発明の効果] 以上説明したように本発明の帰線消去回路によれば、差
動対を形成する一対のトランジスタと、該差動対の一方
のトランジスタを所定電圧にバイアスする基準電圧源と
、該差動対の他方のトランジスタにバイアス電流を供給
覆る定電流源回路と、該他方のトランジスタに入力信号
を供給する入力用トランジスタと、帰線消去期間におい
て、該定電流源回路よりのバイアス電流を吸収して上記
他方のトランジスタをカットオフさせ、上記一方のトラ
ンジスタの出力端に一定電圧を発生させる電流スイッチ
回路と、該帰線消去期間において、電流スイッチ回路を
飽和電圧以上の所定電圧に保持する電圧保持回路を具備
したので、帰線消去期間において、大振幅の入力信号が
供給されても、確実に不要な信号生成を消去することが
でき、又、周波数特性の向上及び消′Pi電力の低減化
を図ることができる。
【図面の簡単な説明】
第1図は本発明による帰線消去回路の一実施例を示す回
路図、第2図は従来の帰線消去回路の一例を示す回路図
、第3図は第2図の回路の動作を説明するタイミングチ
V−ト、第4図は従来の帰線消去回路の問題点を説明り
るためのタイミングヂャートである。 Q、QQ 12°  3゜ Q、QQ  :トランジスタ 45” 6 1.4:定電流源回路 2:出力端子 5:入力端子 V  二基準電圧源 EF ■8 :定電圧源 ゛パ、′、溝5,1゛ ゝ−9′ 第1図 人 b 第2図

Claims (1)

    【特許請求の範囲】
  1. 差動対を形成する一対のトランジスタと、該差動対の一
    方のトランジスタを所定電圧にバイアスする基準電圧源
    と、該差動対の他方のトランジスタにバイアス電流を供
    給する定電源回路と、該他方のトランジスタに入力信号
    を供給する入力用トランジスタと、帰線消去期間におい
    て、該定電流源回路よりのバイアス電流を吸収して上記
    他方のトランジスタをカットオフさせ、上記一方のトラ
    ンジスタの出力端に一定電圧を発生させる電流スイッチ
    回路と、該帰線消去期間において、電流スイッチ回路を
    飽和電圧以上の所定電圧に保持する電圧保持回路を具備
    したことを特徴とする帰線消去回路。
JP11589687A 1987-05-14 1987-05-14 帰線消去回路 Granted JPS63281572A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11589687A JPS63281572A (ja) 1987-05-14 1987-05-14 帰線消去回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11589687A JPS63281572A (ja) 1987-05-14 1987-05-14 帰線消去回路

Publications (2)

Publication Number Publication Date
JPS63281572A true JPS63281572A (ja) 1988-11-18
JPH0563067B2 JPH0563067B2 (ja) 1993-09-09

Family

ID=14673880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11589687A Granted JPS63281572A (ja) 1987-05-14 1987-05-14 帰線消去回路

Country Status (1)

Country Link
JP (1) JPS63281572A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2010231426B2 (en) 2009-03-31 2015-09-03 Brother Kogyo Kabushiki Kaisha Tape cassette and tape printer
JP5282815B2 (ja) 2009-03-31 2013-09-04 ブラザー工業株式会社 テープカセット
JP5136503B2 (ja) 2009-03-31 2013-02-06 ブラザー工業株式会社 テープカセット

Also Published As

Publication number Publication date
JPH0563067B2 (ja) 1993-09-09

Similar Documents

Publication Publication Date Title
JPH0656570B2 (ja) カスコード接続電流源回路配置
JPS63281572A (ja) 帰線消去回路
JP2542722B2 (ja) 非対称信号生成回路
US5477171A (en) Full wave rectifier using current mirror bridge
JPH0480406B2 (ja)
JPH0145242B2 (ja)
JPH0453157Y2 (ja)
JP2759226B2 (ja) 基準電圧発生回路
JPS6221049Y2 (ja)
JPH0364205A (ja) クリップ回路
KR900006361Y1 (ko) 테이프 레코딩 주파수 보상회로
KR970022633A (ko) 전원 전압 독립형 정전류원 회로
JPS6214730Y2 (ja)
JPH0252884B2 (ja)
JPS6049376B2 (ja) 集積化ラッチ回路
JPH0453444B2 (ja)
JPH0520006Y2 (ja)
JP3018486B2 (ja) バイアス回路
JPH0548350A (ja) アラーム機能付き出力バツフア回路
JPH0630420B2 (ja) エミッタフォロア回路
JPH04369012A (ja) バイアス回路
JPH0113228B2 (ja)
JPS622728B2 (ja)
JPH0543210B2 (ja)
JPH04112308A (ja) バイアス回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070909

Year of fee payment: 14