JPH0630420B2 - エミッタフォロア回路 - Google Patents

エミッタフォロア回路

Info

Publication number
JPH0630420B2
JPH0630420B2 JP10965688A JP10965688A JPH0630420B2 JP H0630420 B2 JPH0630420 B2 JP H0630420B2 JP 10965688 A JP10965688 A JP 10965688A JP 10965688 A JP10965688 A JP 10965688A JP H0630420 B2 JPH0630420 B2 JP H0630420B2
Authority
JP
Japan
Prior art keywords
transistor
emitter
collector
base
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10965688A
Other languages
English (en)
Other versions
JPH01279611A (ja
Inventor
幸児 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP10965688A priority Critical patent/JPH0630420B2/ja
Publication of JPH01279611A publication Critical patent/JPH01279611A/ja
Publication of JPH0630420B2 publication Critical patent/JPH0630420B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はエミッタフォロア回路、特に、エミッタフォロ
アトランジスタの遮断，能動状態を切換えることにより
入力される信号の出力を切換えるエミッタフォロア回路
に関する。
〔従来の技術〕
次に従来のエミッタフォロア回路について図面を参照し
て詳細に説明する。
第２図は従来のエミッタフォロア回路の一例を示す回路
図である。
第２図に示すエミッタフォロア回路は、 (A)入力端子２に一端が接続された抵抗Ｒ、 (B)抵抗Ｒの他端にベースが接続され、出力端子７にエ
ミッタが接続され、電源端子１にコレクタが接続された
トランジスタＱ３、 (C)基準電位源５にベースが接続され、定電流源６にエ
ミッタが接続され、トランジスタＱ３のベースにコレク
タが接続されたトランジスタＱ４、 (D)切替信号端子３にベースが接続され、トランジスタ
Ｑ４のエミッタにエミッタが接続され、トランジスタＱ
３のエミッタにコレクタが接続されたトランジスタＱ
５、 とを含んで構成される。
切替信号端子３に印加される電圧が、基準電位源５に比
べて低位の状態においては、トランジスタＱ５は遮断、
トランジスタＱ４は動作状態となり、定電流源６の電流
はトランジスタＱ４を介して抵抗Ｒを流れ、トランジス
タＱ３のベースにおいて、抵抗Ｒの両端に発生する電位
降下により、ベース電位が低下する。
このとき、トランジスタＱ３のベース・エミッタ間が逆
バイアス状態になるように上記電位降下分を設定するこ
とにより、トランジスタＱ３を遮断することができ、入
力端子２に供給される信号は、出力端子７から出力され
ない。
切替信号端子３に印加される電圧が、基準電位源５に比
べて高位の状態になると、トランジスタＱ４は遮断、ト
ランジスタＱ５は動作状態となり、定電流源６の電流は
トランジスタＱ５を介してトランジスタＱ３へ供給さ
れ、トランジスタＱ３は遮断状態から能動状態へ切替ら
れ、その結果、入力端子２に入力される信号は、出力端
子７より、抵抗Ｒ，エミッタフォロアトランジスタとし
て動作するトランジスタＱ３を介して出力される。
〔発明が解決しようとする課題〕
上述した従来のエミッタフォロア回路は、入力信号が抵
抗を介して、浮遊容量を有するエミッタフォロアトラン
ジスタのベースに印加されるので、高域の周波数特性が
劣化するという欠点があった。
〔課題を解決するための手段〕
本発明のエミッタフォロア回路は、 (A)コレクタが抵抗器の一端に接続され、エミッタが前
記抵抗器の他端に接続された第１のトランジスタ、 (B)前記第１のトランジスタのエミッタにコレクタが接
続され、前記第１のトランジスタのベースにベースが接
続され、前記第１のトランジスタのコレクタにエミッタ
が接続された第２のトランジスタ、 (C)前記第２のトランジスタのコレクタにベースが接続
され、電源にコレクタが接続された第３のトランジス
タ、 (D)基準電位源にベースが接続され、定電流源にエミッ
タが接続され、前記第３のトランジスタのベースにコレ
クタが接続された第４のトランジスタ、 (E)前記第４のトランジスタのエミッタにエミッタが接
続され、前記第３のトランジスタのエミッタにコレクタ
が接続された第５のトランジスタ、 とを含んで構成される。
〔実施例〕
次に、本発明の実施例について図面を参照して説明す
る。
第１図は本発明の一実施例を示す回路図である。
第１図に示すエミッタフォロア回路は、 (A)コレクタが抵抗器Ｒの一端に接続され、エミッタが
抵抗器Ｒの他端に接続されたトランジスタＱ１、 (B)トランジスタＱ１のエミッタにコレクタが接続さ
れ、トランジスタＱ１のベースにベースが接続され、ト
ランジスタＱ１のコレクタにエミッタが接続されたトラ
ンジスタＱ２、 (C)トランジスタＱ２のコレクタにベースが接続され、
電源端子１にコレクタが接続されたトランジスタＱ３、 (D)基準電位源５にベースが接続され、定電流源６にエ
ミッタが接続され、トランジスタＱ３のベースにコレク
タが接続されたトランジスタＱ４、 (E)トランジスタＱ４のエミッタにエミッタが接続さ
れ、トランジスタＱ４のエミッタにコレクタが接続され
たトランジスタＱ５、 とを含んで構成される。
入力信号ａは入力端子２からトランジスタＱ１のコレク
タと、トランジスタＱ２のエミッタに与えられる。
切替信号ｃは切替信号端子３よりトランジスタＱ５のベ
ースに加えられる。
切替信号ｄは切替信号端子４よりトランジスタＱ１，２
のベースに加えられる。
出力信号ｂはトランジスタＱ３のエミッタから取出され
る。
切替信号ｃ，ｄが高位の状態においては、トランジスタ
Ｑ１，Ｑ２は飽和状態になり抵抗Ｒを短絡し、トランジ
スタＱ４は遮断，トランジスタＱ３，Ｑ５は能動状態に
なるので、入力信号ａはトランジスタＱ１，Ｑ２，Ｑ３
を介し、出力信号ｂとして出力端子７に出力される。
切替信号ｃ，ｄが低位の状態においては、トランジスタ
Ｑ１，Ｑ２は遮断状態になり、トランジスタＱ４は能
動，トランジスタＱ３，Ｑ５は遮断状態になるので、入
力信号ａは出力されない。
〔発明の効果〕
本発明のエミッタフォロア回路は、入力回路に存在する
抵抗器を、制御信号にもとづいて動作し等価的に短絡さ
せるトランジスタを追加することにより、高域周波数特
性を改善できるという効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例を示す回路図、第２図は従来
の一例を示す回路図である。 １……電源端子、２……入力端子、３，４……切替信号
端子、５……基準電位源、６……定電流源、７……出力
端子。 ａ……入力信号、ｂ……出力信号、ｃ，ｄ……切替信
号。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】(A)コレクタが抵抗器の一端に接続され、
    エミッタが前記抵抗器の他端に接続された第１のトラン
    ジスタ、 (B)前記第１のトランジスタのエミッタにコレクタが接
    続され、前記第１のトランジスタのベースにベースが接
    続され、前記第１のトランジスタのコレクタにエミッタ
    が接続された第２のトランジスタ、 (C)前記第２のトランジスタのコレクタにベースが接続
    され、電源にコレクタが接続された第３のトランジス
    タ、 (D)基準電位源にベースが接続され、定電流源にエミッ
    タが接続され、前記第３のトランジスタのベースにコレ
    クタが接続された第４のトランジスタ、 (E)前記第４のトランジスタのエミッタにエミッタが接
    続され、前記第３のトランジスタのエミッタにコレクタ
    が接続された第５のトランジスタ、 とを含むことを特徴とするエミッタフォロア回路。
JP10965688A 1988-05-02 1988-05-02 エミッタフォロア回路 Expired - Lifetime JPH0630420B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10965688A JPH0630420B2 (ja) 1988-05-02 1988-05-02 エミッタフォロア回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10965688A JPH0630420B2 (ja) 1988-05-02 1988-05-02 エミッタフォロア回路

Publications (2)

Publication Number Publication Date
JPH01279611A JPH01279611A (ja) 1989-11-09
JPH0630420B2 true JPH0630420B2 (ja) 1994-04-20

Family

ID=14515819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10965688A Expired - Lifetime JPH0630420B2 (ja) 1988-05-02 1988-05-02 エミッタフォロア回路

Country Status (1)

Country Link
JP (1) JPH0630420B2 (ja)

Also Published As

Publication number Publication date
JPH01279611A (ja) 1989-11-09

Similar Documents

Publication Publication Date Title
JPH0223047B2 (ja)
US4092552A (en) Bipolar monolithic integrated push-pull power stage for digital signals
US4177392A (en) Current switching networks
JPH0630420B2 (ja) エミッタフォロア回路
JPH0230902Y2 (ja)
JP2697273B2 (ja) 差動増幅回路
JPS6117375B2 (ja)
JPS6211528B2 (ja)
JPS6393207A (ja) プツシユプル出力段回路
JPH0633713Y2 (ja) アナログ・スイッチ回路
JPS605663Y2 (ja) 映像信号切替器
KR900006361Y1 (ko) 테이프 레코딩 주파수 보상회로
JPS5836855B2 (ja) スイツチング回路
SU1385254A2 (ru) Выходной двухтактный каскад
KR900006306Y1 (ko) 이 음성씨스템의 음성 트랩 회로
JPS6119550Y2 (ja)
JPH0542850B2 (ja)
JPS59218039A (ja) モノリシツクスイツチ回路
JPS6117412B2 (ja)
JPH0296411A (ja) カレントミラー回路
JPH0548350A (ja) アラーム機能付き出力バツフア回路
JPS6040732B2 (ja) スイツチング増幅器
JPS6370717U (ja)
JPH0590846A (ja) 高周波増幅回路
JPH0251296B2 (ja)