JPS63241940A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は半導体装置の製造方法に関し、特に金属突起電
極付リードと電極パッドとの接合工程に関する。

（従来の技術） 従来の半導体装置のＡｕ突起電＃Ａ（バンブ）付リード
の接合工程は第２図（ａ）〜（Ｃ）に示すような工程に
より行われている。すなわち、まず同図（ａ）に示すよ
うに回路素子が形成されたシリコン基板２１上に素子分
離用の酸化シリコン膜２２を形成した後、このシリコン
基板２１上にＡ２電極パッド２４を設け、このＡＲｆｆ
ｉ極バッド２４の周辺部に保ｍ［１Ｗ２３を形成する。

次に、同図（ｂ）に示すように２００℃で熱せられたシ
リコン基板２１上のＡ２電極パッド２４にツール（荷重
１００Ｑ／′リード。

４８０℃）２６を用いてＡＬＪ突起電極付リード２５を
熱圧着し、同図（Ｃ）に示すようにＡｎ電極パッド２４
とＡＵ突起電極付リード２５を接合させる。

このように従来工程では、ツール２６によってＡり電極
パッド２４に直接Ａｕ突起電極付リード２５を加圧、加
熱させるために酸化シリコン膜２２にクラックが発生し
、回路素子の特性を損い、そのため歩留りが著しく低下
していた。また、同図（Ｃ）に示したように、従来の構
造ではＡ２電極パッド２４が露出した状態になっている
ために、耐食性が低く、大幅な信頼性の低下を招いてい
た。

さらに、接合部がＡｕ−Ａｇの化合物や金属間化合物層
の形成などにより接合強度の低下を招いていた。

（発明が解決しようとする問題点） 本発明は上記実情に鑑みてなされたもので、電極パッド
下のクラックの発生を抑制し、電極パッドとリードとの
接合強度を向上させ、かつ電極パッド周辺部の耐食性が
向上して大幅な信頼性の向上を図ることのできる半導体
装置の製造方法を提供することを目的とする。

［発明の構成］ （問題点を解決するための手段と作用）本発明は、半導
体素子の信号人出用電極として金屈突起電橿付リードを
電極パッドに接合させる半導体装置の製造方法において
、電極パッドと金属突起、電極付リードの先端の突起電
極との間に金属層膜を形成し、次にツールを用いて金属
突起電極付リードを加圧、加熱させ、金属突起電極を電
極パッド上に形成された金属層膜に接合させる。

（実施例） 以下、本発明の一実施例を図面を参照して説明する。ま
ず、第１図（ａ）に示すように、回路素子が形成された
シリコン基板１１上に素子分離用の酸化シリコンｗＡ１
２を形成し、このシリコン基板１１上にＡＭ電極バッド
１４を設ける。続いて、このＡ２電極パッド１４の周辺
部に保護膜１３を形成する。

次に、同図（ｂ）に示すように、Ａｆｆｉ電極パッド１
４、保護膜１３を含むシリコン基板１１上の全面に順次
、Ｔｉ（チタン）、Ｎｉにッケル）、Ｐｄ（パラジウム
）をスパッタリング法又は真空蒸着法にて付着させ、２
０００人のＴｉ層１５．５０００人のＮｉ層１６．５０
０人のＰｄ層１８を形成する。但し、この金属多層膜は
これらの単相又は合金層でもよく、上記金属層に限定さ
れない。

続いて、レジスト膜１９を全面に被覆させ、Ａｎ電極パ
ッド１４及びその周辺部を残して他の領域のレジスト膜
１９を除去する。次に、同図（ｄ）に示すように、レジ
スト膜１９をマスクとして硝酸・塩酸・酢酸の混液でＰ
ｄ層１８、Ｎｉ層１６をエツチング除去し、さらに純水
・過酸化水素の混液でＴｉ層１５をエツチング除去する
。続いて、同図（ｅ）に示すように、金嘱多層膜が形成
されたＡ℃電極パッド１４上にＡｕ突起電極付リード２
０を位置合わせし、ツール３０（荷重６０／リード、温
度４５０”Ｃ）を用いて金属条Ｗ　Ｉｌｌ形成済のＡ２
電極パッド１４とＡｕ突起電極付リード２０とを接合さ
せる。このときに、Ｎｉ層１６とＴｉ１１５との界面で
低温固相反応が起り、同図（ｆ）に示すように非晶質相
あるいは微細組織を持つ合金層１７が形成される。

従来技術では、Ａλ霞接極パッド直接ＡＬＪ突起電極付
リードをツールで加圧、加熱させるために酸化シリコン
膿にクラックが発生していた。これに対して、本実施例
においては、ツール３０によるＡｕ突起電極付リード２
０の加圧、加熱時に金属条ＩＧがクッションの役割を果
たし、酸化シリコン膜１２のクラック発生を抑制する。

このため、内部素子との間の電流リークを押えることが
でき、回路素子の特性を損うことはない。

加圧、加熱時に形成される非晶質相または微細組織を持
つ合金層１７は、接合強度が強いために従来技術の接合
強度（２０Ｑ／パツド）より大幅の接合強度の向上が見
られる（〜５０Ｑ／パッド）。

また、従来の構造では、／Ｍ２電極パッドが露出した状
態になっているため耐食性が著しく低下していたが、本
実施例では第１図（ｄ）に示したように金属多層膜がＡ
２電極パッド１４を覆うように保護膜１３の一部まで形
成されているため、Ａｌ２１ｒ極パツド１４の腐蝕等な
どの防止の役目を果たし、これにより回路素子の信頼性
向上を図ることができる。第３図はこの状態を示すＰＣ
Ｔ試験の実施結果である。ここで、ａは従来例、ｂは本
実施例の場合を示す。

また、リード接合において、リード加工精度による位置
合わせ精度が低い場合であっても、電気的接触不良の発
生、接合強度の低下もなく接合不良率を低減できる。第
４図はこの状態を示すもので、ａは従来例、ｂは本実施
例の場合である。

なお、上記実施例においては、非晶質相を形成する金属
としてＮｉとＴｉとを用いたが、本発明はこれに限定す
るものではなく、他にＮｉとＨｆ（ハフニウム）、ＡＵ
とＬａ（ランタン）、Ｙ（イツトリウム）とＡｕ、Ｎｉ
とＺｒ（ジルコニウム）及びＮ１とＮｂにオブ〉などを
用いることができる。

［発明の効果］ 以上のように本発明によれば、電極パッドと金属突起電
穫付リードの先端の突起電極との間に金属層を形成した
後、金属突起電極付リードを加圧、加熱させ、その突起
電極を金属電極パッド上に形成された金属屑に接合させ
るようにしたもので、電極パッド下のクラックの発生が
抑制され、電極パッドと金属突起電極付リードとの接合
強度が向上し、かつ電襦バッド周辺部の耐食性が向上し
て大幅な信頼性の向上を図ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る半導体装置の製造工程
を示す断面図、第２図は従来の半導体装置の製造工程を
示す断面図、第３図はＰＣＴ試験の結果を本発明と従来
例とを比較して示す図、第４図はリード加工精度と接合
不良率の関係を本発明と従来例とを比較して示す図であ
る。 １１・・・シリコン基板、１２・・・酸化シリコン膜、
１３・・・保護膜、１４・・・Ａ２電極パッド、１５・
・・Ｔｉ層、１６・・・Ｎｉ層、１７・・・合金層、２
０・・・Ａｕ突突起電位付リード３０・・・ツール。

Claims (1)

1. 【特許請求の範囲】 半導体素子の信号入出力用電極として金属突起電極付リ
   ードを電極パッド上に接合させる半導体装置の製造方法
   において： 回路素子が形成された半導体基板上に選択的に形成され
   ている電極パッドを含む全面に半導体素子用絶縁保護膜
   を堆積させ、前記電極パッド及びその周辺部の前記半導
   体素子用絶縁保護膜を開口し、前記電極パッド及びその
   周辺部を露出させる工程と： 前記露出開口部上に選択的に金属層膜を形成する工程と
   ： 前記金属突起電極付リードの突起部を前記金属層膜上に
   接合させる工程と を具備したことを特徴とする半導体装置の製造方法。