JPS6323206A - デ−タ記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、回転するメモリに係り、更に具体的に云えば
、磁気ディスク駆動システムに於て直列データを処理す
る回路に係る。

Ｂ、従来技術 データ記憶装置は、２つの面で、絶えず改善を迫られて
いる。その１つは、記憶密度を増加させるための絶え間
ない努力であり、もう１つは、より高速の構成素子又は
改良された技術により応答時間を減少させるための絶え
間ない開発である。

記憶密度は、ビット密度を増加させそしてデータ・トラ
ックの輻及び間隔をより狭くすることによって増加され
る。それらの変化は、ビット・ドメインの寸法を減少さ
せる。その結果、これ迄達成された信頼性の標準と同じ
標準を維持するためには、読取及び書込能力をより高い
レベルの性能に高めることが必要になる。

駆動装置の性能を最適化するために考慮される特性には
、書込動作モード中に変換器に供給される書込電流と、
読取モード中にチャネル上のデータ信号及び雑音信号を
識別するために用いられる、単位時間当りの電圧変化の
閾値であるΔＶとがある。従来は、最適な性能を得るた
めにそれらの両方の値を設定することが通常行われてい
る。しかし、それらの両方のパラメータを用いた場合、
最良の性能を得る値は、各変換器毎に異なり、又媒体表
面に対するヘッド速度の関数である変換器の半径方向位
置によっても異なる。更に生じるもう１つの問題は、テ
ストにより製品仕様の範囲内であるとされた構成素子が
、他の構成素子と組合わされた場合に適切に機能しなか
ったり、仕様標準外と思われる構成素子が他の構成素子
と組合わされて適切に機能したりする現象である。

Ｃ１発明が解決しようとする間悪点 駆動装置の全体的性能を改善し、書込電流及び△Ｖ（デ
ータと雑音とを判別するための単位時間当りの最小電圧
変化）のファクタを変換ヘッド毎に適応させ、又種々の
構成素子の特殊性にシステムを適応させるために、それ
らのファクタを変化させるようにした。ディスク駆動装
置のチャネル回路を提供することである。

Ｄ０問題点を解決するための手段 本発明は、書込電流及びΔＶ（データと雑音とを判別す
る単位時間当りの最小電圧変化）を変化させるようにし
た。ディスク駆動装置のチャネル回“路を提供する。こ
れは、駆動装置の全体的性能を改善し、それらのファク
タを変換ヘッド毎に適応させるために行われる。これは
又、システムを種々の構成素子の特殊性に適応させる。

実施例に示されている如く、書込電流及びΔＶの閾値は
両者とも８つの振幅で与えられ、トラックは各データ表
面上に３つの隣接する帯域に配置されている。書込動作
に於ては、所与のトラック位置に於ける書込電流を最適
化するために、動作シーケンスが用いられる。その書込
電流は、トラックの半径方向位置、ヘッドの特性、及び
記録チャネル構成素子に適応する。ヘッドのための書込
電流の最適化とともに、その最適化技術の実施中に生じ
るエラーの数は、装置の全体的性能との密接な相関関係
を与える。多くの測定不可能なパラメータがそのような
性能に影響を与えるので、全体的な性能を直接測定する
ことは不可能である。

それから、上記電流は、内側直径に於てより低く、外側
直径に於てより高い、変化する速度及び変換ヘッドの飛
翔高さに適応するように、データ・トラックの半径に沿
って調整するために、トラックの各帯域について変化さ
れる。飛翔高さが高いほど大きな書込電流が必要とされ
る。

データがトラックから読取られるときは、データとして
認識された信号の振幅又はΔＶの閾値が、全体的性能を
改善するために変化される。低い速度のために解像度が
低くなる内側のデータ帯域の場合よりも、大きい接線速
度を有する外側のデータ帯域に於て、大きいΔＶの値が
必要とされる。

通常のディスク駆動装置の環境に於ては、両側にデータ
表面を有する複数個のディスクが用いられ、各データ表
面に少なくとも１つのヘッドが用いられている０通常は
、各表面に２つのヘッドを有する４つのディスクの駆動
装置又は各表面に単一のヘッドを有する８つのディスク
の駆動装置において、１６個のヘッドが用いられている
。そのような条件の下で、可変の書込電流及びΔＶは、
各々特定のヘッド、チャネル回路、及びディスク媒体の
データ表面より成る、１６の組合わせの各々にも適応す
る。

ディスク・ファイルの全体的性能におけるもう１つのフ
ァクタは、ビット・ドメイン及び読取信号の振幅の減少
に伴うソフト・エラーの数の増加を許容させるデータ回
復手順であり、ハード・エラーの発生を同一水準に保つ
ことが必要である。

ΔＶを可変にすることにより、上記回復シーケンスにも
う１つのデータ回復手段が加えられる。システムにとっ
てトランスペアレントであり、何ら遅延を生じないデー
タの流れに於けるエラーの修正後に最も通常行われる手
順は、データを再び読取り、それからヘッドを各方向に
幾つか増分させてシフトして再度読取る手順である。そ
の後、より複雑な種々のエラー修正コードの前に、ΔＶ
の種々の増分された値を用いて、再読取を行うことがで
きる。これは、記憶システムの能力を増大させるための
もう１つの手段を可能にする。

Ｅ、実施例 第１図は、アクチュエータ組立体１０が４つのディスク
用のスピンドル駆動組立体に於ける下側２つのディスク
１１にアクセスしている。典型的な磁気ディスク駆動装
置を示す。ハブ１２上には。

４つのディスクがスペーサ１３により離隔されて装着さ
れている。そのディスクの積重ねは１弾性素子１５．カ
ラー１６、及び収縮リング１７によりハブ１２上に圧縮
力で保持され、該収縮リング１７は、加熱膨張されて組
立てられた後の焼ばめによってハブ１２の外側表面に対
して固定されている。そのハブ／ディスク組立体は、デ
ィスク１１、ハブ１２．スピンドル・シャフト１８、及
びスピンドル駆動モータ１９のロータがベアリング２０
により指示されて一致して回転するように、スピンドル
・シャフト１８上に装着されている。

′　　リニア・アクチュエータ・キャリッジ２１は、ボ
ビン２３上に巻回されたボイス・コイルにより駆動され
て、半径方向に内方及び外方へ動作する。

該ボイス・コイルは、半径方向に極性付けられた永久磁
石２５及び磁極片２６により磁界が設定される動作エア
・ギャップ２４に於て往復運動を行う、アクチュエータ
・キャリッジ２１は、該アクチュエータ・キャリッジの
各側面で捧即ちレール２９に係合している３対のローラ
２８　（その１対が図示されている）により、手軽方向
経路に沿って案内される。２対のローラが１つの側面に
於て長さ方向に相互に離隔されて配置され、１対のロー
ラが他方の側面に於て長さ方向に上記他の２対のローラ
の中間に配置されている。各対の一方のローラは、キャ
リッジ／ローラ組立体とレール２９との間の機械装置の
遊び又はたるみを除くために、゛スプリングによりバイ
アスされている。

上記キャリッジ組立体は、ローラ２８を担持する本体３
１と、ボイス・コイルと、変換ヘッド３５を担持する弾
性懸垂部材３４がアーム３３に取付けられている変換器
／ｌ！！垂部材組部材組立体む。

上記変換器のコイルは各々、可撓性導体３７上のアーム
電子モジュール３６にはんだ端子３８に於て取付けられ
ている。アーム電子モジュール３６は、フラット・ケー
ブル部分３９上の導体により、ディスク駆動回路の他の
部分に接続されている。

又、ヘッド／ディスク組立体の内部には、ハブ１２及び
回転ディスク１１の羽根車動作により誘起される空気の
循環が生じる。空気は、ハブの内側からスペーサ１３中
の開孔４１を経て半径方向に外方へ流れる。

第２図は、データ・チャネルに関連するディスク駆動回
路モジュール及び変換ヘッドへ伝達され受取られる読取
／書込信号を示す概略的ブロック図である。アーム電子
（ＡＥ）モジュール３６は通常、第１図に示されている
如く、アクチュエータ３７上に担持されている。ＡＥモ
ジュールは４つの基本的な機能、即ち読取モード動作、
書込モード動作、制御線選択動作、並びに安全及び診断
回路動作を与える。読取モードにおいて、ＡＥモジュー
ル３６は、ヘッド信号電圧の初期高利得増幅を与える。

書込モードにおいては、該ＡＥモジュールは、それが動
作させる４つのヘッドの１つにおける書込電流を反転さ
せ、従ってエンコードされたデータ・ビットを構成する
ディスク表面の交流磁化を可能にする。駆動ステージは
、書込電流を、中央タップ型フェライト変換ヘッドの両
側に交互に流す。ＡＥモジュールは、読取／書込モード
の他に、選択解除も可能である。このモードは、主とし
て、データの完全性又は安全性のために用いられる。モ
ジュールが誤って書込モードになった場合、該モジュー
ルを選択解除すれば、その状態は除かれる。ＡＥモジュ
ールは又、記録されたデータを破壊する可能性のある状
態をモニタしそして報告することにより得られる信頼性
を確保するためにも用いられる。モジュール内の選択及
び書込回路の状態をモニタする他に、安全機能は又、記
録ヘッド及びそれに取付けられた制御線の完全性もモニ
タする。

ＡＥモジュール３６の場合と同様に、ＡＧＣモジュール
４４は、読取、書込、及び安全機能を与える。チャネル
が読取モードにあるとき、ＡＧＣモジュール４４は、Ａ
Ｅモジュール３６から増幅されたヘッド信号を受取る。

この信号はそれから増幅され、一定の振幅に保持され、
そしてフィルタ４５を経て検出モジュール４６に送られ
る。２つの基本的な書込動作が、ＡＧＣモジュール４４
゜書込トリが、及び書込電流源により行われる。エンコ
ーダ回路からの書込データが変換されて可撓性ケーブル
を経てＡＥモジュール３６における書込用前置駆動ステ
ージへ送られる。もう一つの書込機能は、８つの別個の
値を発生させるように３ビツト（書込電流選択ビット１
．２、及び３）でプログラムすることができる電流源で
ある。この能力は、他の記録素子の許容誤差を補償する
手段を与える。ＡＧＣモジュール４４は書込モード回路
を含むので、それらの回路がうまく動作しない場合には
、ＡＧＣモジュール内の書込回路をモニタし、書込電流
選択線の適切な動作を確保し、そして差動読取信号線を
モニタして故障状態をチェックすることによって、デー
タの完全性を確実にするために、安全回路が組込まれて
いる。

検出モジュール４６は、増幅されたリニア・ヘッド信号
を対応する一連のディジタル・パルスに変換することだ
けを目的として、読取モード機能だけを含む。すべての
波形のピークが検出され、得られた有効データのピーク
を見出すために、−連のピーク・フィルタ回路が用いら
れる。差分ΔＶ即ちＪｖの閾値ゝにより判別されたすべ
てのピークに、２つの重要な基準が適用される。それら
の２つの機能を行う回路は、何らかの組合わせ論理とと
もに、明確なデータ・パルス列をＶＦ○モジュール４７
へ通させるために必要な、データと本質的でないピーク
との間の区別を行う。検出モジュール内には、検出アル
ゴリズムのために用いられる値を外部的に選択すること
を可能にする能力が設けられている。制御線即ちΔＶビ
ット１゜２、及び３を用いて、８レベルのΔＶの振幅を
プログラムすることができる。

検出モジュール４６と同様に、ＶＦＯモジュール４７も
、読取モード機能しか有していない、その機能は、入力
データ・パルスにビット位置を割当てそしてディスク・
ファイルのスピンドルと同期する読取りロックを供給す
ることである。該ＶＦＯモジュールはパルス列をその発
振器の出力と絶えず比較している。読取モードにおいて
は、その比較するパルス列は読取データである。比較さ
れた各パルスの測定された位相エラーに比例する調整が
発振器の周波数に行われる。サンプリングされたエラー
又は応答時間当りの調整の大きさは、それが２つのモー
ドのどちらにあるかによって決定される。実際のデータ
を受取る前に、ＶＦＯモジュール４７は、同期フィール
ドを構成する一連の一定周波数パルスを受取る。このフ
ィールドは、データと同時に書込まれ、実際のデータを
受取るようにＶＦＯモジュールを準備又はセット・アッ
プするために用いられる。同期フィールドがＶＦＯモジ
ュールの入力に生じると、このモジュールは迅速同期モ
ードに置かれる。このモジュールがそのモードにある時
間の間、このモジュールは、サンプリングされた位相エ
ラー当りの発振器の調整を最大にし、従ってこのモジュ
ールをデータに西ツクするために要する時間を最小限に
するように、迅速に動作する。残りの時間の間、ＶＦＯ
モジュールは読取モードにある。同期フィールドの最後
の部分の間、及びデータ・フィールド全体に亘って、Ｖ
ＦＯモジュールの応答は、最適な周波数の補償が得られ
るように、遅くされる６第３図に示されている調整可能
な書込電源は。

特定のヘッド／ディスクの組合わせについて、特定の半
径方向位置に於て、書込電流の最適な値が得られるよう
に、書込電流の８つの異なる値のいずれかを選択するこ
とを可能にする。更に、その選択された電流は指定値の
５％以内である。この許容値は、コストのかかるアクテ
ィブ・レーザ・トリミングを用いることを必要とせずに
達成される。更に、この電流源は、電子カード上に発生
されている精密な基準電圧を利用することにより。

正確な書込電流値を与える。基準電圧は、第３図に示さ
れている如く、調整可能な電流源の回路の２つの演算増
幅器５１及び５２の負の入力に加えられる。

演算増幅器５２は、トランジスタＱ９及び抵抗Ｒ２１と
ともに電流源を形成する。演算増幅器５２−トランジス
タＱ９のループによりＲ２１の両端に保たれている基準
電圧が、トランジスタＱ９に電流をセットする。この電
流は、環境的に安定であり、２．３％精密基準電圧及び
１％抵抗許容値の関数にすぎない、それから、トランジ
スタＱ９に於ける電流と同じ電流がトランジスタＱＩＯ
乃至Ｑ１４にも流れる。基本電流値として知られるこの
電流は、トランジスタＱ９に於ける電流の５倍である。

演算増幅器５１及びトランジスタＱ１は、抵抗Ｒ２０に
より決定されるもう１つの電流源を形成する。ステップ
電流として知られるこの電流と同じ電流がトランジスタ
Ｑ２乃至Ｑ８にも流れて。

３つの２進値で重み付けされた環境的に安定な電流が生
じる。これらの３つの電流は、３つの受信器Ｍ３、Ｍ４
、及びＭ５により作動される、トランジスタＱ１５乃至
Ｑ２３を用いて形成された３つの差動スイッチによって
スイッチングされる。

３つの２進値で重み付けられた電流の可能な組合わせに
より、８つの電流レベルが得られる。３つの差動スイッ
チの出力は、基本電流値とともに、トランジスタＱ２４
乃至ＱＮより成る出力ミラー中に駆動される。その出力
ミラーは、２進値で重み付けられた電流と基本レベル電
流との合計に大きな数を乗じて、所望の書込電流値を得
る。

第４図は、調整可能なΔＶのパラメータのために用いら
れる回路の詳細なブロック図を示す。ΔＶ検出回路５５
は、抵抗ＲＤＥＬの両端の電圧■ＤＥＬを感知する。Δ
Ｖ雷電圧セット・アップするために、２ｖの２．５％基
準電圧が用いられる。

ΔＶ雷電圧、基本値と、増分値との２つの成分に分けら
れる。ΔＶの基本電圧は、ΔＶの最小所望値を表わす。

ΔＶの増分値は、ΔＶの基本電圧に加えられる加算を表
わし、それは３ビツトのディジタル制御バスを介して動
的に変化される。第４図は、２Ｖの基準電圧を分圧する
ために抵抗Ｒ１１及びＲ１２を用いて発生された基本電
圧を示している。その電圧は、モジュール・ピン５６に
おいて、モニタ又は修正される。増幅器５７は、その基
本電圧をバッファし、増幅器５８、トランジスタＱ５及
びＱ６、並びに抵抗Ｒ１４及びＲ１５により構成された
相互コンダクタンス増幅器にそれを供給する。その結果
得られた電流がΔＶ検出回路における抵抗ＲＤＥＬの両
端で電圧降下を生じて、ΔＶの基本電圧を生じる。トラ
ンジスタＱ５及びＱ６のエミッタ領域は同一であり、装
置のエミッタ抵抗も同一であり、従ってトランジスタＱ
５及びＱ６には同一のコレクタ電流が流れる。

抵抗Ｒ１４と抵抗ＲＤＥＬとの比が４対１であるので、
抵抗ＲＤＥＬの両端に発生された電圧は、増幅器５８の
入力に加えられた電圧の４分の１である。このオフセッ
ト電流は、抵抗ＲＤＥＬの両端の電圧をモニタしながら
、モジュール基板抵抗Ｒ８ＵＢ１をレーザ・トリミング
することにより制御される。

増分電圧は、２ｖの基準電圧を分圧するために抵抗Ｒ１
及びＲ２を用いて発生される。増幅器５９は、その増分
電圧をバッファし、増幅器６０、トランジスタＱＯ１Ｑ
４Ｃ，Ｑ２Ｃ１及びＱＩＣ。

並びに抵抗Ｒ４、Ｒ５、Ｒ５／４、及びＲ５／２により
構成された相互フンダクタンス増幅器にそれを供給する
。トランジスタＱＯ１Ｑ４Ｃ，Ｑ２Ｃ１及びＱＩＣの相
対エミッタ領域は各々１．４．２、及び１であり、エミ
ッタ抵抗の逆数は同じ比率であり、それらの装置のコレ
クタ電流はエミッタ領域と同一の比率である。相互コン
ダクタンス増幅器の電流源のトランジスタＱ４Ｃ，０２
Ｃ。

及びＱＩＣの各々の上の差動変換器対は、それらの電流
が、ＴＴＬ−ＥＣＬ変換器を通された論理信号によって
ターン・オン又はターン・オフされことを可能にする。

それらの電流は２進的に４１．１の比率を有しているの
で、組合わされた電εの大きさはディジタル・バス上の
３ビツトの２艦数の大きさを有している。トランジスタ
Ｑ４Ａ、）２Ａ、及びＱＩＡのコレクタに於ける組合わ
さｔた電流と同じ電流が、トランジスタＱ３Ａ、Ｑ３Ｂ
、０３Ｇ、及びＱ１０並びに抵抗Ｒ６及びＲ７に流れ、
又トランジスタＱ７Ａ、Ｑ７Ｂ、及び０７Ｃ並びに抵抗
Ｒ８及びＲ９にも流れて、抵抗ＲＤＥＬの両端で電圧降
下を生じる。抵抗Ｒ４と抵抗ＲＤＥＬとの比率は２０対
１であるので、２進１のディジタル制御入力に対してＲ
ＤＥＬの両端に発生された電圧は抵抗Ｒ１及びＲ２の抵
抗分割回路により加えられた電圧の２０分の１である。

すべて１の２進入力で、ΔＶの増分電圧に於ける７つの
増分迄得ることができる。この回路のオフセット・エラ
ーは、増幅器６ｏの入力に加えられたオフセット電流に
よって零にされる。このオフセット電流は、ＲＤＥＬの
両端の電圧をモニタしながら、モジュール基板抵抗ＲＳ
ＵＢ２をレーザ・トリミングすることにより制御される
。

ヘッド毎及びトラック毎にセット及びリセットできる可
変の書込電流値及び可変のΔＶの値を得られることによ
って、性能を改善するために製造中にテスト及び調整を
行う、従来は不可能であった技術が可能となる。この技
術は、すべてのヘッド／媒体の組合わせを最適化するた
めに用いることができ、又は後述する如く、性能の低い
構成素子の組合わせを許容レベルにすることにより、必
要な性能の仕様を満たす装置の比率を増加させて、スル
ープットを増加させるために、資格テストとして用いる
ことができる。その資格テストは、単一の構成素子又は
単一のディスク・ファイルのエラー性能をより正確に検
出する。より正確なテスト・データは、より厳密な構成
素子の性能の仕様を可能にすることにより歩留りを改善
し、不良として測定された良好な構成素子の廃棄を減少
させることによりコストを改善し、そして良好として測
定された不良な構成素子をより多く検出することにより
品質を改善する。そのテストは、好ましくない信号対雑
音比、隣接トラックの干渉（スクイーズ）又は他のファ
クタから生じるか否かに拘らず、好ましくないエラー性
能を検出する。

次に、特定のテスト及び最適化のシーケンスを示す。ヘ
ッドの変化する接線速度及び可変の飛翔高さに反映され
る１回転中心からのヘッドの距離による変動に適応する
ために、データ・トラックは、隣接するトラックの３つ
の帯域、即ち半径が最小である内側帯域、中間帯域、及
び外側帯域に分割されている。内側帯域は最も重要であ
り、従ってテスト及び最適化技術は、内側帯域のトラッ
クに於て書込電流及びΔＶの両方について行われる。書
込電流又はΔＶの最適値が内側帯域のテスト・トラック
に於て設定されると、中間帯域及び外側帯域のトラック
に対応する設定が成される。

次の表に示す値は、各々書込電流又はΔＶを選択する、
３ビット信号の０乃至７の設定である。

−表一」− 中間及び外側帯域のための 書゛電°の ヨ１−」− 中間及び外信帯域のための ΔＶの選択 各々少なくとも２つの中間トラックにより離隔されてい
る。内側帯域内の５つのトラックの各々にテスト情報が
書込まれる。旧情報、新情報、及びスクィーズ情報は各
々１次の如く、トラック上のデータ・フィールドの全長
に書込まれそして反復される。３つの情報パターンであ
る。

パターン　　　　　　　　　　位置 １、旧情報　　　　　　オン・トラック＋２ミクロンの
ヘッド・シフト ２、旧情報　　　　　　オン・トラック−２ミクロンの
ヘッド・シフト ３、新情報　　　　　　オン・トラック４、スクィーズ
情報　　オン・トラック−１トラック−１ミクロンのヘ
ラ ド・シフト ５、スクィーズ情報　　オン・トラツク＋１トラツク＋
１ミクロンのヘラ ド・シフト 書込電流テスト・シーケンスは、テスト情報を書込まれ
た５つのトラックの各々についてステップ・シーケンス
を繰返して行われる。

１、上述の如く、情報パターンを書込む。現在の書込電
流を用いる。

２、新情報パターンを１０回読取り、各セクタの故障の
数を記録する。現在のΔＶを用いる。

３、最悪の４つのセクタに関連するエラーを除く。

残りのエラーを数える。

４、ステップ１．２、及び３を２回反復し、全部で３回
反復する。

５、教えられたすべてのエラーを合計する。

次に述べるΔＶテスト・シーケンスは、テスト情報を書
込まれたトラックの各々について反復して行われる。

１、新情報パターンを３ｏ回読取り、各セクタの故障の
数を記録する。現在のΔＶを用いる。

２、各トラック上の最悪の４つのセクタに関連するエラ
ーを除く。残りのエラーを数える。

上記テスト・シーケンスのいずれに於ても、エラー・カ
ウントの合計が零であれば、エラー・カウントを１に増
分する。これは、制御アルゴリズムに於て零エラーによ
る割算が生じないようにする。

第５図は、書込電流及びΔＶの値を最適化するための制
御技術及びシーケンスを示す、そのシーケンスは、ヘッ
ドが初期のカットに失敗した場合に、常に書込電流を最
適化する。ΔＶは、書込電流の最適化が必要な仕様以上
にヘッドを改善しない場合にだけ、最適化される。

テストは、書込電流及びΔＶの初期設定を用いてイニシ
エートされる。第１書込電流テスト・シーケンスの間の
エラーの合計が指定された高い値を超えた場合には、そ
のヘッドは直ちに不良品とされ、上記エラーの合計が第
２の所定の合計以下である場合には、そのヘッドは直ち
に合格品とされて、更にテストされない、それらのいず
れの状態も生じない場合には、エラー数が前のテスト・
シーケンスよりも減少を示さなくなる迄、書込電流が増
分されて、ヘッドのテストが反復される。

それから、エラー・カウントが減少しなくなる迄、書込
電流が減分されて、テスト・シーケンスが反復される。

それから、ヘッドのための電流が最終値に設定され、最
後のエラー・カウントが第２の所定の合計よりも少ない
場合に、ヘッドが合格品とされて、テスト・シーケンス
が停止される。

書込電流最適化テスト・シーケンスの終りに。

ヘッドが仕様を満たしていない場合には、数えられたエ
ラー数が前シーケンスよりも少なくなるまで、ΔＶが減
分され、△Ｖテスト・シーケンスが行われて、ステップ
が反復される。それから、エラーの合計が次の前のテス
ト・シーケンスよりも減少しなくなるまで、ΔＶが増分
され、テスト・シーケンスが行われて、ステップが反復
される。

ΔＶの最適化された値におけるエラー数が、仕様を満た
すヘッド／媒体の組合わせを示す第３の所定の数と比較
され、エラー・カウントがそのような数を超えた場合に
は、ヘッドは不良品とされ。

エラー・カウントがそのような数よりも少ない場合には
、ヘッドは必要な仕様を満たす合格品とされる。

重要な読取モードのパラメータを変化させることができ
ることは又、データの修正及び回復の手順に於ける有効
な手段としても用いられる。記憶媒体から読取られた直
列データの処理は、初期のエラーを識別及び修正する手
順を含み、その手順はデータの流れを中継せずにエラー
状態を識別して適切に修正することができ、従ってシス
テムにとってトランスペアレントである。

より複雑なエラー状態には、データ回復手順を呼出すこ
とが必要である。これは、エラーが修正されて、その手
順が停止され、又は手順の全ルーチンが続けられて、困
難な回復不可能なエラーが識別されるまで行われる、多
数のステップより成る手順である。今日の装置は高い信
頼性を有しており、データ回復手順を使用する必要はめ
ったにないが、装置の満足な性能は、エラーがデータを
読取るためにゝ困難ゝな回復不可能な故障にならないよ
うに、偶発的エラーを回復及び修正することができるこ
とに依存する。又、極めて重要なユーザのデータを回復
するために工場が最終的に介入することなく、装置がそ
れ自体の能力によってデータを回復できることも重要で
ある。

可変のΔＶの使用は、もう１つのデータ回復手段を与え
る。可変のΔＶの検出パラメータをデータ回復手順の一
部として再読取動作と組合わせて用いることは、他のデ
ータ回復手順のステップを補足して最も有効なものにす
るために用いられる。

データ回復手順の種々のステップは１時間的シフト又は
振幅のエラーのいずれの回復をも目的としている。ΔＶ
ステップは、振幅のエラーからの回復のためのもう１つ
の技術である。

第６図の流れ図は、増加されたΔＶを用いた再読取及び
減少されたΔＶを用いた再読取のステップによるデータ
回復手順のステップを示している。

新しく計算されたエラー修正コード（ＦＣＣ）値とデー
タを用いて書込まれたものとの不一致によるエラーが検
出されると、データ回復手順がイニシエートされる１回
復手順のステップは、通常、漸進的により複雑になり、
しばしばより長い時間を要して、通常はより大きいエラ
ー回復能力を有するように配列されている。初期の手順
は、単にデータを多数回再読数することであり、これは
続くサイクル中には存在していないかも知れない雑音の
如きランダム・エラー状態を克服することができる。次
の手順は１通常は、２重バーストＦＣＣを用いた再読取
の後に、初めにヘッドを一方の半径方向にシフトさせ、
次に他方の半径方向にシフトさせて再読取のステップを
行うことである。

ＥＣＣ値の不一致が続く場合には、可能性のある不足ビ
ット・エラーからの回復を行うように低下されたプログ
ラム可能なΔＶの値を用いて再読取が行われる０次に、
可能性のある余分ビット・エラーからの回復を行うよう
に増加されたΔＶの値を用いて再読取が行われる。回復
が達成されなかった場合には、すべてのステップが行わ
れる迄、上記手順が続けられる。エラーが困難なエラー
とされて報告されるのは、手順全体が実行された後であ
る。

構成素子の設計限界に近い単一の変換ヘッドを正確にテ
ストできることが重要である。良好な及び不良な構成素
子をより正確に分類することができる。テスト仕様を、
設計限界により近く設定することができる。これは、テ
スト仕様により小さい余裕しか必要とせずに、より正確
なテストを行えることを意味する。実際の性能との相関
関係に対して従来行われた、より好ましくないテストは
、テストの余裕を更に必要としたことを意味する。

今日、より厳密な相関関係を用いることにより、余裕を
減少させることができ、製造された製品全体の質が影響
を受けない。それとともに、製品の歩留りを改善して、
コストを低下させ又は装置の競争力を高め、域はその両
方を達成することができる。

実際のテストは、ディスク・ファイル開発中の精密テス
トに於て行われるテストと同様である。

初めに、正規の位置から各半径方向にヘッド位置をずら
せてデータ・パターンを書込むことにより、２帯域の旧
情報が書込まれる０次に、データ・パターン（通常はも
う１つのランダム・パターン）が正規のオン・トラック
位置に書込まれる。それから、ヘッドが次のトラックに
アクセスされ、データ・トラックの方へずらされ、第３
のランダム・パターンが書込まれる。これを、スクィー
ズ・トラックと呼ぶ１反対側にも、もう１つのスクィー
ズ・パターンが書込まれる。それから、データ・トラッ
クのエラー率がオン・トラック位置から測定される。よ
り好ましい統計を得るために、その読取が同一トラック
上で反復され、そしてエラー性能の代表平均が得られる
ように、セクタ・弄−ボの実施のための４つの型のサー
ボ・トラックあ各々、又はサーボ専用の隣接するトラッ
クを表わしている、他の３つのトラックに於て、書込及
び読取が反復される。典型的な駆動装置に於ては。

極めて良好なヘッドの実際のエラー率を測定する必要は
なく、境界上のヘッドだけを測定すればよいので、その
手順は短時間しか要しない。ＦＣＣ及び自動的回復が見
掛けのエラー率を著しく改善するので、許容される未処
理のエラー率が著しく高いことがある。

ヘッドの幅が狭い場合には、スクイーズ・トラックがデ
ータ・トラックからかなり離れており。

通常のディスク・ファイル動作において生じる悪影響は
少ししかない、従って、ヘッドは、通常のディスク・フ
ァイル動作に於て見られるものと同じ型の干渉に関して
テストされる０幅の広いヘッドの場合には、スクイーズ
・トラックがデータ・トラックの縁端中に部分的に突出
して、通常のディスク・ファイル動作の如く、データを
部分的に消去したり、更に干渉を書込んだりする。スク
ィーズ・トラックをデータ・トラックにより近く書込む
ことにより、通常のディスク・ファイル動作に於て生じ
るよりもずっと少ないトラックの誤った整合がシミュレ
ートされる。これは、故障機構のテストを短かいテスト
時間で可能にする。幅の広いヘッドは、通常の信号対雑
音比の条件の下で、隣接トラックからの圧迫されたスク
ィーズを用いてテストされる。通常の又は良好な信号対
雑音比の性能を有するヘッドはより大きなスクィーズの
干渉に耐えることができるので、これはヘッドのための
妥当なテストであることが解った０幅の仕様の範囲内に
あっても、品質及び効率の悪いヘッドは不良品とされる
ことがあり１幅が広すぎても、効率の良いヘッドは合格
品とされることがある。

従って、このテストは、最大トラック幅を幾分不定には
するが、ディスク・ファイルの実際の性能を測定する。

磁気変換ヘッドのテストの殆どは、ディスク・ファイル
の性能に対して弱い相関関係しか有していない。構成素
子が許容されるか否かを曖昧にする妥協が仕様において
成される。構成素子の測定不可能な多くのパラメータは
、エラー率に影響を与えることはあるが、磁気的振幅テ
ストに合格するヘッドの性能にはそれ程影響を与えない
。エラー率のテストの使用は、製品に用いられているデ
ータ転送チャネルを用いてヘッド又はディスクの構成素
子をテストすることを可能にする。従って、磁気変換ヘ
ッドのテストに於ける性能に影響を与える小さなファク
タを識別することはできないが、それらの影響はエラー
率の測定に直接台まれている。従って、振幅測定システ
ムを用いた場合よりも、より正確にディスク・ファイル
の性能を予測することができる。

実際のディスク・ファイルのエラー率は、幾つかのファ
クタにより、テストされたヘッドのエラー率とは幾分異
なっている。その１つのファクタは、磁気的なエラー率
のテストが標準のディスクを用いて行われることである
。ディスク・ファイルにおいて、用いられるディスクは
異なることがあり、異なる性能を有することがある。も
う１つの相違は、ディスク・ファイルに於ける雑音レベ
ルが個々に僅かに異なることがあり、同じヘッドの性能
に於て成る程度の相違を生じる。実際の装置の環境にお
いて、ディスク・ファイルは、平均的なディスク・ファ
イルのエラー率を示すスループットの仕様を有すること
がある。平均的なディスク・ファイルのエラー率は、デ
ィスク・ファイル全体の各表面上の構成素子の間におけ
る、及び各表面全体に亘るエラー率の変動に依存する。

略最悪の場合の構成素子に於ては、半径に伴う性能の勾
配による変動は、単一シリンダ・テスト・データを用い
て行われた予測と余り異ならない。これは、多くのディ
スク・ファイルに於て、内側半径がエラー率の殆どを占
めるためである。内側半径に於けるエラー率に基く全体
的予測はかなり正確である。ディスク・ファイルの性能
の予測に於て、いずれのヘッド・テストも完全には正確
でないが、磁気的エラー率テストは、以前のテストより
も正確である。

Ｆ０発明の効果 本発明によれば、駆動装置の全体的性能を改善し、書込
電流及びΔＶ（データと雑音とを識別するための単位時
間当りの最小電圧変化）のファクタを変換ヘッド毎に適
応させ、又種々の構成素子の特殊性にシステムを適応さ
せるために、それらのファクタを変化させるようにした
ディスク駆動装置が得られる。

【図面の簡単な説明】

第１図は主要な機械素子を示している典型的な磁気ディ
スク記憶装置の縦断面図、第２図はディスク駆動装置の
データ・チャネルに関連する電子モジュール並びに読取
及び書込動作モードを示す概略的ブロック図、第３図は
可変書込電流を発生させるために用いられるＡＧＣモジ
ュール回路を示す図、第４図は可変のΔＶの値を発生さ
せるために用いられる検出モジュール回路を示す図、第
５図は可変の書込電流及び可変のΔＶの値を最適化する
ための手順を示す流れ図、第６図はΔＶの増加又は減少
された値を用いる再読取を含むデータ回復手順を示す流
れ図である。 １０・・・・アクチュエータ組立体、１１・・・・ディ
スク、１８°°°°スピンドル・シャフト、１９・・・
・スピンドル駆動モータ、２１・・・・リニア・アクチ
ュエータ・キャリッジ、２４・・・・動作エア・ギャッ
プ、２５・・・・永久磁石、２６・・・・磁極片、２８
・・・・ローラ、２９・・・・棒即ちレール、３３・・
・・アーム　３４・・・・弾性懸垂部材　３５・・・・
変換ヘッド、３６・・・・アーム電子（ＡＥ）モジュー
ル、３７・・・・可撓性導体、３９・・・・フラット・
ケーブル部分、４４・・・・ＡＧＣモジュール、４６・
・・・検出モジュール　４７・・・・ＶＦ○モジュール
　５１．５２・・・・演算増幅器、５５・・・・ΔＶ検
出回路。

Claims (3)

【特許請求の範囲】
1. （１）平行トラックにデータが記憶されるデータ記憶装
   置において、直列データ読取信号が所与の期間に最小電
   圧変化（ΔＶ）を有していることを判定する回路を有し
   、上記判定回路は、複数のΔＶの値を発生する手段と、 上記媒体の表面上の１つのトラックから読取られた読取
   信号を照合するために上記複数のΔＶの値の１つを用い
   、上記媒体の同一表面上のもう１つのトラックから読取
   られた読取信号を照合するために上記複数のΔＶの値の
   もう１つを用いる手段とを有する、データ記憶装置。
2. （２）複数の上記平行トラックは複数の接続帯域に分割
   されており、各帯域ごとに上記複数のΔＶの値の１つが
   選択されている特許請求の範囲（１）のデータ記憶装置
   。
3. （３）磁気変換ヘッドを用いてデータ記憶媒体上の平行
   トラックにデータを記憶させる磁気データ記憶装置であ
   って、磁気変換ヘッドのコイルに書込電流を与える回路
   は、複数の書込電流値を発生する手段と、第１のトラッ
   クにデータを記録するために上記複数の書込電流値の１
   つを使用し、第２のトラックにデータを記録するために
   上記複数の書込電流値のもう１つを使用する手段とを備
   える磁気データ記憶装置。