JPH06349011A - 磁気記録装置の書き込み電流設定回路 - Google Patents
磁気記録装置の書き込み電流設定回路Info
- Publication number
- JPH06349011A JPH06349011A JP5137861A JP13786193A JPH06349011A JP H06349011 A JPH06349011 A JP H06349011A JP 5137861 A JP5137861 A JP 5137861A JP 13786193 A JP13786193 A JP 13786193A JP H06349011 A JPH06349011 A JP H06349011A
- Authority
- JP
- Japan
- Prior art keywords
- mode
- sub
- main
- circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/02—Control of operating function, e.g. switching from recording to reproducing
- G11B15/12—Masking of heads; circuits for Selecting or switching of heads between operative and inoperative functions or between different operative functions or for selection between operative heads; Masking of beams, e.g. of light beams
- G11B15/125—Masking of heads; circuits for Selecting or switching of heads between operative and inoperative functions or between different operative functions or for selection between operative heads; Masking of beams, e.g. of light beams conditioned by the operating function of the apparatus
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/012—Recording on, or reproducing or erasing from, magnetic disks
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/027—Analogue recording
- G11B5/035—Equalising
Abstract
(57)【要約】
【目的】ＩＣピン数の削減を図れ、またモード数の増大
に伴うＩＣピンの増大を最小限に抑えることができる磁
気記録装置の書き込み電流設定回路を実現する。 【構成】副モード用補正電流を発生させるための外付け
抵抗素子ＲC1〜ＲC3を一つのＩＣピンＴ4 に接続し、集
積回路ＩＣ内部において、アンプＡＭＰ1 と同様に出力
電圧をＶREF に保持するアンプＡＭＰ2 を設けるととも
に、補正電流コントロール信号ＣＣの入力に応じてＩＣ
ピンＴ4 と内部電源ラインＶ' CC およびアンプＡＭＰ2
の出力との接続切り替えを行う副モード用スイッチ回路
ＳＷＣを設ける。これにより、外付け抵抗素子はＲ1 〜
Ｒ3 ，ＲC1〜ＲC3の６個必要であるが、集積回路ＩＣの
ＩＣピンはＴ1 〜Ｔ4 の４個で６モードの設定ができ、
同じモード数の場合に、従来回路に比べてＩＣピンを削
減できる。
に伴うＩＣピンの増大を最小限に抑えることができる磁
気記録装置の書き込み電流設定回路を実現する。 【構成】副モード用補正電流を発生させるための外付け
抵抗素子ＲC1〜ＲC3を一つのＩＣピンＴ4 に接続し、集
積回路ＩＣ内部において、アンプＡＭＰ1 と同様に出力
電圧をＶREF に保持するアンプＡＭＰ2 を設けるととも
に、補正電流コントロール信号ＣＣの入力に応じてＩＣ
ピンＴ4 と内部電源ラインＶ' CC およびアンプＡＭＰ2
の出力との接続切り替えを行う副モード用スイッチ回路
ＳＷＣを設ける。これにより、外付け抵抗素子はＲ1 〜
Ｒ3 ，ＲC1〜ＲC3の６個必要であるが、集積回路ＩＣの
ＩＣピンはＴ1 〜Ｔ4 の４個で６モードの設定ができ、
同じモード数の場合に、従来回路に比べてＩＣピンを削
減できる。
Description
【０００１】
【産業上の利用分野】本発明は、磁気ディスク装置やフ
ロッピ−ディスク装置などの磁気記録装置の書き込み電
流を設定する回路に関するものである。
ロッピ−ディスク装置などの磁気記録装置の書き込み電
流を設定する回路に関するものである。
【０００２】
【従来の技術】磁気記録装置では、書き込み電流を磁気
ヘッドに流すことにより磁界を生じさせて、磁気記録媒
体にデータを書き込む。この書き込み電流は、磁気記録
装置の持つ主動作モードに応じて異なり、書き込み電流
設定回路において、ＩＣの内部基準電源とモード対応で
設けられた外付け抵抗素子との接続が切り替えられ、モ
ードに応じた適切な電流値に設定される。これにより、
モードに応じた書き込み電流が発生され、磁気ヘッドに
供給される。また、各主モードには、そのモードを補助
するための副モードが設けられる場合があり、その場合
には、副モードが付加される際に書き込み電流を補正す
るための外付け抵抗素子が各主モードに対応して設けら
れる。
ヘッドに流すことにより磁界を生じさせて、磁気記録媒
体にデータを書き込む。この書き込み電流は、磁気記録
装置の持つ主動作モードに応じて異なり、書き込み電流
設定回路において、ＩＣの内部基準電源とモード対応で
設けられた外付け抵抗素子との接続が切り替えられ、モ
ードに応じた適切な電流値に設定される。これにより、
モードに応じた書き込み電流が発生され、磁気ヘッドに
供給される。また、各主モードには、そのモードを補助
するための副モードが設けられる場合があり、その場合
には、副モードが付加される際に書き込み電流を補正す
るための外付け抵抗素子が各主モードに対応して設けら
れる。
【０００３】たとえば、４メガバイト（ＭＢ）のフロッ
ピーディスクドライブ（以下、ＦＤＤという）の書き込
み電流設定回路の場合には、１ＭＢ，２ＭＢおよび４Ｍ
Ｂの３つの主モードに加えて、各モードにおいてディス
ク内外周で電流を切り替えるための副モードの計６モー
ドが設定できるように構成される。
ピーディスクドライブ（以下、ＦＤＤという）の書き込
み電流設定回路の場合には、１ＭＢ，２ＭＢおよび４Ｍ
Ｂの３つの主モードに加えて、各モードにおいてディス
ク内外周で電流を切り替えるための副モードの計６モー
ドが設定できるように構成される。
【０００４】図２は、ＦＤＤの従来の書き込み電流設定
回路の構成例を示す回路図である。図２において、ＩＣ
は集積回路、Ｔ1 〜Ｔ9 はＩＣピン、Ｖref は内部基準
電源、ＡＭＰ1 はアンプ、ＳＷ1 〜ＳＷ3 は主モード用
スイッチ回路、ＳＷC1〜ＳＷ C3は副モード用スイッチ回
路、ＳＷHDはヘッド用スイッチ回路、Ｑ1 ，Ｑ2 はｎｐ
ｎ型トランジスタ、ｒ1 ，ｒ2 は内部抵抗素子、Ｒ1 〜
Ｒ3 ，ＲC1〜ＲC3は外付け抵抗素子、ＶCCは外部電源、
ＭＨＤは磁気ヘッドをそれぞれ示している。
回路の構成例を示す回路図である。図２において、ＩＣ
は集積回路、Ｔ1 〜Ｔ9 はＩＣピン、Ｖref は内部基準
電源、ＡＭＰ1 はアンプ、ＳＷ1 〜ＳＷ3 は主モード用
スイッチ回路、ＳＷC1〜ＳＷ C3は副モード用スイッチ回
路、ＳＷHDはヘッド用スイッチ回路、Ｑ1 ，Ｑ2 はｎｐ
ｎ型トランジスタ、ｒ1 ，ｒ2 は内部抵抗素子、Ｒ1 〜
Ｒ3 ，ＲC1〜ＲC3は外付け抵抗素子、ＶCCは外部電源、
ＭＨＤは磁気ヘッドをそれぞれ示している。
【０００５】この書き込み電流設定回路では、集積回路
ＩＣのＩＣピンＴ1 により１ＭＢ用の端子が、ＩＣピン
Ｔ2 により２ＭＢ用の端子が、ＩＣピンＴ3 により４Ｍ
Ｂ用の端子がそれぞれ構成されている。また、ＩＣピン
Ｔ4 により１ＭＢ時における内外周電流切り替え用端子
が、ＩＣピンＴ5 により２ＭＢ時における内外周電流切
り替え用端子が、ＩＣピンＴ6により４ＭＢ時における
内外周電流切り替え用端子がそれぞれ構成されている。
ＩＣのＩＣピンＴ1 により１ＭＢ用の端子が、ＩＣピン
Ｔ2 により２ＭＢ用の端子が、ＩＣピンＴ3 により４Ｍ
Ｂ用の端子がそれぞれ構成されている。また、ＩＣピン
Ｔ4 により１ＭＢ時における内外周電流切り替え用端子
が、ＩＣピンＴ5 により２ＭＢ時における内外周電流切
り替え用端子が、ＩＣピンＴ6により４ＭＢ時における
内外周電流切り替え用端子がそれぞれ構成されている。
【０００６】集積回路ＩＣ内において、ＩＣピンＴ1 は
スイッチ回路ＳＷ1 の一端子に接続され、スイッチ回路
ＳＷ1 の他端子はトランジスタＱ1 のコレクタおよびア
ンプＡＭＰ1 の非反転入力に接続されている。ＩＣピン
Ｔ2 はスイッチ回路ＳＷ2 の一端子に接続され、スイッ
チ回路ＳＷ2の他端子はトランジスタＱ1 のコレクタお
よびアンプＡＭＰ1 の非反転入力に接続されている。Ｉ
ＣピンＴ3 はスイッチ回路ＳＷ3 の一端子に接続され、
スイッチ回路ＳＷ3の他端子はトランジスタＱ1 のコレ
クタおよびアンプＡＭＰ1 の非反転入力に接続されてい
る。
スイッチ回路ＳＷ1 の一端子に接続され、スイッチ回路
ＳＷ1 の他端子はトランジスタＱ1 のコレクタおよびア
ンプＡＭＰ1 の非反転入力に接続されている。ＩＣピン
Ｔ2 はスイッチ回路ＳＷ2 の一端子に接続され、スイッ
チ回路ＳＷ2の他端子はトランジスタＱ1 のコレクタお
よびアンプＡＭＰ1 の非反転入力に接続されている。Ｉ
ＣピンＴ3 はスイッチ回路ＳＷ3 の一端子に接続され、
スイッチ回路ＳＷ3の他端子はトランジスタＱ1 のコレ
クタおよびアンプＡＭＰ1 の非反転入力に接続されてい
る。
【０００７】ＩＣピンＴ4 はスイッチ回路ＳＷC1の一端
子に接続され、スイッチ回路ＳＷC1の他端子は内部基準
電源Ｖref およびＩＣピンＴ9 に接続されている。ＩＣ
ピンＴ5 はスイッチ回路ＳＷC2の一端子に接続され、ス
イッチ回路ＳＷC2の他端子は内部基準電源Ｖref および
ＩＣピンＴ9 に接続されている。ＩＣピンＴ6 はスイッ
チ回路ＳＷC3の一端子に接続され、スイッチ回路ＳＷC3
の他端子は内部基準電源Ｖref およびＩＣピンＴ9 に接
続されている。
子に接続され、スイッチ回路ＳＷC1の他端子は内部基準
電源Ｖref およびＩＣピンＴ9 に接続されている。ＩＣ
ピンＴ5 はスイッチ回路ＳＷC2の一端子に接続され、ス
イッチ回路ＳＷC2の他端子は内部基準電源Ｖref および
ＩＣピンＴ9 に接続されている。ＩＣピンＴ6 はスイッ
チ回路ＳＷC3の一端子に接続され、スイッチ回路ＳＷC3
の他端子は内部基準電源Ｖref およびＩＣピンＴ9 に接
続されている。
【０００８】また、内部基準電源Ｖref はアンプＡＭＰ
1 の反転入力に接続され、アンプＡＭＰ1 の出力はトラ
ンジスタＱ1 およびＱ2 のベースに接続されている。ト
ランジスタＱ1 およびＱ2 のエミッタは、それぞれ抵抗
素子ｒ1 ，ｒ2 を介して接地されている。トランジスタ
Ｑ2 のコレクタはスイッチ回路ＳＷHDの端子ｃに接続さ
れ、スイッチ回路ＳＷHDの端子ａはＩＣピンＴ7 に接続
され、端子ｂはＩＣピンＴ8 に接続されている。
1 の反転入力に接続され、アンプＡＭＰ1 の出力はトラ
ンジスタＱ1 およびＱ2 のベースに接続されている。ト
ランジスタＱ1 およびＱ2 のエミッタは、それぞれ抵抗
素子ｒ1 ，ｒ2 を介して接地されている。トランジスタ
Ｑ2 のコレクタはスイッチ回路ＳＷHDの端子ｃに接続さ
れ、スイッチ回路ＳＷHDの端子ａはＩＣピンＴ7 に接続
され、端子ｂはＩＣピンＴ8 に接続されている。
【０００９】集積回路ＩＣ外部において、外付けの各抵
抗素子Ｒ1 ，Ｒ2 ，Ｒ3 の一端は外部電源ＶCC、端子Ｔ
9 および磁気ヘッドＭＨＤに接続されている。抵抗素子
Ｒ1 の他端はＩＣピンＴ1 に接続され、これらの接続中
点とＩＣピンＴ4 との間に外付け抵抗素子ＲC1が接続さ
れている。抵抗素子Ｒ2 の他端はＩＣピンＴ2 に接続さ
れ、これらの接続中点とＩＣピンＴ5 との間に外付け抵
抗素子ＲC2が接続されている。抵抗素子Ｒ3 の他端はＩ
ＣピンＴ3 に接続され、これらの接続中点とＩＣピンＴ
6 との間に外付け抵抗素子ＲC3が接続されている。磁気
ヘッドＭＨＤの２端子はＩＣピンＴ7 ，Ｔ8 にそれぞれ
接続されている。
抗素子Ｒ1 ，Ｒ2 ，Ｒ3 の一端は外部電源ＶCC、端子Ｔ
9 および磁気ヘッドＭＨＤに接続されている。抵抗素子
Ｒ1 の他端はＩＣピンＴ1 に接続され、これらの接続中
点とＩＣピンＴ4 との間に外付け抵抗素子ＲC1が接続さ
れている。抵抗素子Ｒ2 の他端はＩＣピンＴ2 に接続さ
れ、これらの接続中点とＩＣピンＴ5 との間に外付け抵
抗素子ＲC2が接続されている。抵抗素子Ｒ3 の他端はＩ
ＣピンＴ3 に接続され、これらの接続中点とＩＣピンＴ
6 との間に外付け抵抗素子ＲC3が接続されている。磁気
ヘッドＭＨＤの２端子はＩＣピンＴ7 ，Ｔ8 にそれぞれ
接続されている。
【００１０】主モード用スイッチ回路ＳＷ1 は主モード
コントロール信号ＣＭ１の入力に応じてオン／オフさ
れ、主モード用スイッチ回路ＳＷ2 は主モードコントロ
ール信号ＣＭ２の入力に応じてオン／オフされ、主モー
ド用スイッチ回路ＳＷ3 は主モードコントロール信号Ｃ
Ｍ３の入力に応じてオン／オフされる。副モード用スイ
ッチ回路ＳＷC1〜ＳＷC3は副モードをコントロールする
ための補正電流コントロール信号ＣＣの入力に応じてオ
ン／オフされる。また、ヘッド用スイッチ回路ＳＷHDは
矩形状の書き込みデータの立ち上がり、立ち下がりに応
じて端子ｃとの接続を端子ａおよびｂとで切り替える。
これにより、書き込み電流ＩW の磁気ヘッドＭＨＤへの
供給方向が切り替えられる。
コントロール信号ＣＭ１の入力に応じてオン／オフさ
れ、主モード用スイッチ回路ＳＷ2 は主モードコントロ
ール信号ＣＭ２の入力に応じてオン／オフされ、主モー
ド用スイッチ回路ＳＷ3 は主モードコントロール信号Ｃ
Ｍ３の入力に応じてオン／オフされる。副モード用スイ
ッチ回路ＳＷC1〜ＳＷC3は副モードをコントロールする
ための補正電流コントロール信号ＣＣの入力に応じてオ
ン／オフされる。また、ヘッド用スイッチ回路ＳＷHDは
矩形状の書き込みデータの立ち上がり、立ち下がりに応
じて端子ｃとの接続を端子ａおよびｂとで切り替える。
これにより、書き込み電流ＩW の磁気ヘッドＭＨＤへの
供給方向が切り替えられる。
【００１１】このような構成において、たとえば、１Ｍ
Ｂモードでディスクの内周側にデータを書き込む場合に
は、主モードコントロール信号ＣＭ１〜ＣＭ３のうち、
主モードコントロール信号ＣＭ１のみアクティブでスイ
ッチ回路ＳＷ1 に入力される。これにより、スイッチ回
路ＳＷ1 がオン状態に保持され、スイッチ回路ＳＷ2，
ＳＷ3 はオフ状態に保持される。また、ディスク内周側
にデータを書き込む場合には、隣接するデータ間で干渉
し合うことなどを避けるため外周側より小さい電流で書
き込みを行う必要があることから、副モードによる電流
の補正は行われない。したがって、補正電流コントロー
ル信号ＣＣは非アクティブの状態で副モード用の各スイ
ッチ回路ＳＷC1〜ＳＷC3に入力され、各スイッチ回路Ｓ
ＷC1〜ＳＷC3はオフ状態に保持される。
Ｂモードでディスクの内周側にデータを書き込む場合に
は、主モードコントロール信号ＣＭ１〜ＣＭ３のうち、
主モードコントロール信号ＣＭ１のみアクティブでスイ
ッチ回路ＳＷ1 に入力される。これにより、スイッチ回
路ＳＷ1 がオン状態に保持され、スイッチ回路ＳＷ2，
ＳＷ3 はオフ状態に保持される。また、ディスク内周側
にデータを書き込む場合には、隣接するデータ間で干渉
し合うことなどを避けるため外周側より小さい電流で書
き込みを行う必要があることから、副モードによる電流
の補正は行われない。したがって、補正電流コントロー
ル信号ＣＣは非アクティブの状態で副モード用の各スイ
ッチ回路ＳＷC1〜ＳＷC3に入力され、各スイッチ回路Ｓ
ＷC1〜ＳＷC3はオフ状態に保持される。
【００１２】その結果、外付け抵抗素子Ｒ1 に内部基準
電源Ｖref による内部基準電圧ＶRE F が印加されること
になり、このときの書き込み電流ＩWIは次式で与えられ
る。 ＩWI＝ＶREF ／Ｒ1V ただし、Ｒ1Vは抵抗素子Ｒ1 の抵抗値を示す。
電源Ｖref による内部基準電圧ＶRE F が印加されること
になり、このときの書き込み電流ＩWIは次式で与えられ
る。 ＩWI＝ＶREF ／Ｒ1V ただし、Ｒ1Vは抵抗素子Ｒ1 の抵抗値を示す。
【００１３】一方、この１ＭＢモードにおいて、ディス
クの外周側にデータを記録する場合には、深く書き込ん
でもデータ間で干渉し合うおそれが少ないことから、上
述した内周側への書き込み時の書き込み電流ＩWIに補正
電流ＩWCが加えられ、内周側の書き込み電流より大きな
電流で書き込みが行われる。すなわち、補正電流コント
ロール信号ＣＣがアクティブの状態で副モード用の各ス
イッチ回路ＳＷC1〜ＳＷC3に入力され、各スイッチ回路
ＳＷC1〜ＳＷC3はオン状態に保持される。
クの外周側にデータを記録する場合には、深く書き込ん
でもデータ間で干渉し合うおそれが少ないことから、上
述した内周側への書き込み時の書き込み電流ＩWIに補正
電流ＩWCが加えられ、内周側の書き込み電流より大きな
電流で書き込みが行われる。すなわち、補正電流コント
ロール信号ＣＣがアクティブの状態で副モード用の各ス
イッチ回路ＳＷC1〜ＳＷC3に入力され、各スイッチ回路
ＳＷC1〜ＳＷC3はオン状態に保持される。
【００１４】その結果、外付け抵抗素子Ｒ1 のみなら
ず、抵抗素子ＲC1にも内部基準電圧Ｖ REF が印加される
ことになり、このときの書き込み電流ＩWOは次式で示す
ように、抵抗素子Ｒ1 による電流と抵抗素子ＲC1による
電流との合成電流となる。 ＩWO＝（ＶREF ／Ｒ1V）＋（ＶREF ／ＲC1V ） ただし、Ｒc1V は抵抗素子ＲC1の抵抗値を示す。
ず、抵抗素子ＲC1にも内部基準電圧Ｖ REF が印加される
ことになり、このときの書き込み電流ＩWOは次式で示す
ように、抵抗素子Ｒ1 による電流と抵抗素子ＲC1による
電流との合成電流となる。 ＩWO＝（ＶREF ／Ｒ1V）＋（ＶREF ／ＲC1V ） ただし、Ｒc1V は抵抗素子ＲC1の抵抗値を示す。
【００１５】
【発明が解決しようとする課題】しかしながら、上述し
た回路では、外付け抵抗素子およびＩＣピンが共に６本
必要であり、特にＩＣピンが外付け抵抗素子と同数必要
であることから、パッケージの大型化を招くなどの問題
がある。さらに、今後、主モード数が増えた場合には、
モード数をＭ、各モードでの補正用副モード数をＣとす
ると、ＩＣピン数は（Ｍ×Ｃ）となり、大幅なピン数の
増大となる。
た回路では、外付け抵抗素子およびＩＣピンが共に６本
必要であり、特にＩＣピンが外付け抵抗素子と同数必要
であることから、パッケージの大型化を招くなどの問題
がある。さらに、今後、主モード数が増えた場合には、
モード数をＭ、各モードでの補正用副モード数をＣとす
ると、ＩＣピン数は（Ｍ×Ｃ）となり、大幅なピン数の
増大となる。
【００１６】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、集積回路の端子数の削減を図
れ、また、モード数の増大に伴う端子数の増大を最小限
に抑えることができる磁気記録装置の書き込み電流設定
回路を提供することにある。
のであり、その目的は、集積回路の端子数の削減を図
れ、また、モード数の増大に伴う端子数の増大を最小限
に抑えることができる磁気記録装置の書き込み電流設定
回路を提供することにある。
【００１７】
【課題を解決するための手段】上記目的を達成するた
め、本発明では、複数の主モードと、これら主モードに
対する補正を行うための少なくとも一の副モードとを有
し、集積回路内に設けた内部基準電源と複数の外付け抵
抗素子との接続を切り替えることにより各モードに応じ
た書き込み電流を設定して磁気ヘッドに供給する磁気記
録装置の書き込み電流設定回路であって、上記各主モー
ドに対応して集積回路に設けられた複数の主モード用端
子と、集積回路に設けられた副モード用端子と、上記各
主モード用端子に接続された複数の主モード用外付け抵
抗素子と、上記各主モード用端子と各主モード用抵抗素
子との各接続中点と上記副モード用端子との間に接続さ
れた複数の副モード用外付け抵抗素子と、主モードコン
トロール信号の入力に応じて上記内部基準電源の接続を
各主モード用外付け抵抗素子との間で選択的に切り替え
る主モード用スイッチ回路と、出力を上記内部基準電源
による基準電圧レベルに保持する基準電圧レベル保持回
路と、副モードコントロール信号の入力に応じて上記副
モード用端子の接続を上記内部基準電源と上記基準電圧
レベル保持回路の出力との間で選択的に切り替える副モ
ード用スイッチ回路とを有し、上記主モード用スイッチ
回路を介して磁気ヘッドに書き込み電流を供給する。
め、本発明では、複数の主モードと、これら主モードに
対する補正を行うための少なくとも一の副モードとを有
し、集積回路内に設けた内部基準電源と複数の外付け抵
抗素子との接続を切り替えることにより各モードに応じ
た書き込み電流を設定して磁気ヘッドに供給する磁気記
録装置の書き込み電流設定回路であって、上記各主モー
ドに対応して集積回路に設けられた複数の主モード用端
子と、集積回路に設けられた副モード用端子と、上記各
主モード用端子に接続された複数の主モード用外付け抵
抗素子と、上記各主モード用端子と各主モード用抵抗素
子との各接続中点と上記副モード用端子との間に接続さ
れた複数の副モード用外付け抵抗素子と、主モードコン
トロール信号の入力に応じて上記内部基準電源の接続を
各主モード用外付け抵抗素子との間で選択的に切り替え
る主モード用スイッチ回路と、出力を上記内部基準電源
による基準電圧レベルに保持する基準電圧レベル保持回
路と、副モードコントロール信号の入力に応じて上記副
モード用端子の接続を上記内部基準電源と上記基準電圧
レベル保持回路の出力との間で選択的に切り替える副モ
ード用スイッチ回路とを有し、上記主モード用スイッチ
回路を介して磁気ヘッドに書き込み電流を供給する。
【００１８】
【作用】本発明によれば、主モードコントロール信号の
入力状態に応じて、主モード用スイッチ回路により一の
主モード用端子を介して、この端子に接続された主モー
ド用外付け抵抗素子が内部基準電源に接続され、内部基
準電源による基準電圧が選択的に接続された主モード用
外付け抵抗素子に印加される。これにより、書き込み電
流として内部基準電圧をこの主モード用外付け抵抗素子
の抵抗値で除した主電流が発生される。このとき、副モ
ードを機能させない場合には、副モードコントロール信
号がたとえば非アクティブな状態で副モード用スイッチ
回路に入力され、副モード用端子が基準電圧レベル保持
回路の出力に接続される。その結果、上述した選択的に
接続された主モード用外付け抵抗素子と主モード用端子
との接続中点および副モード用端子は同レベルとなり、
当該接続中点と副モード用端子との間に接続された副モ
ード用外付け抵抗素子による補正電流の発生が抑止され
る。したがって、副モードを機能させない場合には、内
部基準電圧を選択的に接続した主モード用外付け抵抗素
子の抵抗値で除した主電流のみが主モード用スイッチ回
路を介して磁気ヘッドに供給される。
入力状態に応じて、主モード用スイッチ回路により一の
主モード用端子を介して、この端子に接続された主モー
ド用外付け抵抗素子が内部基準電源に接続され、内部基
準電源による基準電圧が選択的に接続された主モード用
外付け抵抗素子に印加される。これにより、書き込み電
流として内部基準電圧をこの主モード用外付け抵抗素子
の抵抗値で除した主電流が発生される。このとき、副モ
ードを機能させない場合には、副モードコントロール信
号がたとえば非アクティブな状態で副モード用スイッチ
回路に入力され、副モード用端子が基準電圧レベル保持
回路の出力に接続される。その結果、上述した選択的に
接続された主モード用外付け抵抗素子と主モード用端子
との接続中点および副モード用端子は同レベルとなり、
当該接続中点と副モード用端子との間に接続された副モ
ード用外付け抵抗素子による補正電流の発生が抑止され
る。したがって、副モードを機能させない場合には、内
部基準電圧を選択的に接続した主モード用外付け抵抗素
子の抵抗値で除した主電流のみが主モード用スイッチ回
路を介して磁気ヘッドに供給される。
【００１９】これに対して、副モードを機能させる場合
には、副モードコントロール信号がたとえばアクティブ
な状態で副モード用スイッチ回路に入力され、副モード
用端子が内部基準電源に接続される。その結果、内部基
準電圧を、上述した選択的に接続された主モード用外付
け抵抗素子と主モード用端子との接続中点と副モード用
端子との間に接続された副モード用外付け抵抗素子の抵
抗値で除した補正電流が発生され、上述した主電流にた
しこまれる。したがって、副モードを機能させる場合に
は、主電流に補正電流が加えられた電流が書き込み電流
として主モード用スイッチ回路を介し磁気ヘッドに供給
される。
には、副モードコントロール信号がたとえばアクティブ
な状態で副モード用スイッチ回路に入力され、副モード
用端子が内部基準電源に接続される。その結果、内部基
準電圧を、上述した選択的に接続された主モード用外付
け抵抗素子と主モード用端子との接続中点と副モード用
端子との間に接続された副モード用外付け抵抗素子の抵
抗値で除した補正電流が発生され、上述した主電流にた
しこまれる。したがって、副モードを機能させる場合に
は、主電流に補正電流が加えられた電流が書き込み電流
として主モード用スイッチ回路を介し磁気ヘッドに供給
される。
【００２０】
【実施例】図１は、本発明に係るＦＤＤの書き込み電流
設定回路の一実施例を示す回路図であって、従来例を示
す図２と同一構成部分は同一符号をもって表す。すなわ
ち、ＩＣは集積回路、Ｔ1 〜Ｔ4 ，Ｔ7 〜Ｔ9 はＩＣピ
ン、Ｖref は内部基準電源、ＡＭＰ1 ，ＡＭＰ2 はアン
プ、ＳＷ1 〜ＳＷ3 は主モード用スイッチ回路、ＳＷＣ
は副モード用スイッチ回路、ＳＷHDはヘッド用スイッチ
回路、Ｑ 1 ，Ｑ2 はｎｐｎ型トランジスタ、ｒ1 ，ｒ2
は内部抵抗素子、Ｒ1 〜Ｒ3 ，Ｒ C1〜ＲC3は外付け抵抗
素子、ＶCCは外部電源、ＭＨＤは磁気ヘッドをそれぞれ
示している。
設定回路の一実施例を示す回路図であって、従来例を示
す図２と同一構成部分は同一符号をもって表す。すなわ
ち、ＩＣは集積回路、Ｔ1 〜Ｔ4 ，Ｔ7 〜Ｔ9 はＩＣピ
ン、Ｖref は内部基準電源、ＡＭＰ1 ，ＡＭＰ2 はアン
プ、ＳＷ1 〜ＳＷ3 は主モード用スイッチ回路、ＳＷＣ
は副モード用スイッチ回路、ＳＷHDはヘッド用スイッチ
回路、Ｑ 1 ，Ｑ2 はｎｐｎ型トランジスタ、ｒ1 ，ｒ2
は内部抵抗素子、Ｒ1 〜Ｒ3 ，Ｒ C1〜ＲC3は外付け抵抗
素子、ＶCCは外部電源、ＭＨＤは磁気ヘッドをそれぞれ
示している。
【００２１】この書き込み電流設定回路では、集積回路
ＩＣのＩＣピンＴ1 により１ＭＢ用の端子が、ＩＣピン
Ｔ2 により２ＭＢ用の端子が、ＩＣピンＴ3 により４Ｍ
Ｂ用の端子がそれぞれ構成され、ＩＣピンＴ4 が１Ｍ
Ｂ，２ＭＢおよび４ＭＢ時における副モードとしての内
外周電流切り替え用端子を兼用するように構成されてい
る。
ＩＣのＩＣピンＴ1 により１ＭＢ用の端子が、ＩＣピン
Ｔ2 により２ＭＢ用の端子が、ＩＣピンＴ3 により４Ｍ
Ｂ用の端子がそれぞれ構成され、ＩＣピンＴ4 が１Ｍ
Ｂ，２ＭＢおよび４ＭＢ時における副モードとしての内
外周電流切り替え用端子を兼用するように構成されてい
る。
【００２２】したがって、集積回路ＩＣの外部において
は、外付け抵抗素子ＲC1〜ＲC3の他端は全てＩＣピンＴ
4 に接続されている。そして、図２の構成と同様に、抵
抗素子ＲC1の一端は外付け抵抗素子Ｒ1 とＩＣピンＴ1
との接続中点に接続され、抵抗素子ＲC2の一端は外付け
抵抗素子Ｒ2とＩＣピンＴ2 との接続中点に接続され、
抵抗素子ＲC3の一端は外付け抵抗素子Ｒ3 とＩＣピンＴ
3 との接続中点に接続されている。
は、外付け抵抗素子ＲC1〜ＲC3の他端は全てＩＣピンＴ
4 に接続されている。そして、図２の構成と同様に、抵
抗素子ＲC1の一端は外付け抵抗素子Ｒ1 とＩＣピンＴ1
との接続中点に接続され、抵抗素子ＲC2の一端は外付け
抵抗素子Ｒ2とＩＣピンＴ2 との接続中点に接続され、
抵抗素子ＲC3の一端は外付け抵抗素子Ｒ3 とＩＣピンＴ
3 との接続中点に接続されている。
【００２３】また、集積回路ＩＣの内部において、ＩＣ
ピンＴ4 は副モード用スイッチ回路ＳＷＣの端子ｃに接
続されている。スイッチ回路ＳＷＣの接点端子ａは内部
基準電源Ｖref とＩＣピンＴ9 との接続中点に接続さ
れ、接点端子ｂは基準電圧レベル保持回路としてのアン
プＡＭＰ 2 の出力および非反転入力に接続されている。
アンプＡＭＰ2 の反転入力はアンプＡＭＰ1 の反転入力
と内部基準電源Ｖrefとの接続中点に接続されている。
ピンＴ4 は副モード用スイッチ回路ＳＷＣの端子ｃに接
続されている。スイッチ回路ＳＷＣの接点端子ａは内部
基準電源Ｖref とＩＣピンＴ9 との接続中点に接続さ
れ、接点端子ｂは基準電圧レベル保持回路としてのアン
プＡＭＰ 2 の出力および非反転入力に接続されている。
アンプＡＭＰ2 の反転入力はアンプＡＭＰ1 の反転入力
と内部基準電源Ｖrefとの接続中点に接続されている。
【００２４】副モード用スイッチ回路ＳＷＣは補正電流
コントロール信号ＣＣが非アクティブの場合には端子ｃ
と端子ｂとを接続し、補正電流コントロール信号ＣＣが
アクティブの場合には端子ｃと端子ａとを接続する。
コントロール信号ＣＣが非アクティブの場合には端子ｃ
と端子ｂとを接続し、補正電流コントロール信号ＣＣが
アクティブの場合には端子ｃと端子ａとを接続する。
【００２５】次に、上記構成による動作を、１ＭＢモー
ドでディスクの内外周にデータを書き込む場合を例に説
明する。１ＭＢモードでディスクの内周側にデータを書
き込む場合には、主モードコントロール信号ＣＭ１〜Ｃ
Ｍ３のうち、主モードコントロール信号ＣＭ１のみアク
ティブでスイッチ回路ＳＷ1 に入力される。これによ
り、スイッチ回路ＳＷ1 がオン状態に保持され、スイッ
チ回路ＳＷ2，ＳＷ3 はオフ状態に保持される。
ドでディスクの内外周にデータを書き込む場合を例に説
明する。１ＭＢモードでディスクの内周側にデータを書
き込む場合には、主モードコントロール信号ＣＭ１〜Ｃ
Ｍ３のうち、主モードコントロール信号ＣＭ１のみアク
ティブでスイッチ回路ＳＷ1 に入力される。これによ
り、スイッチ回路ＳＷ1 がオン状態に保持され、スイッ
チ回路ＳＷ2，ＳＷ3 はオフ状態に保持される。
【００２６】また、ディスク内周側にデータを書き込む
場合には、隣接するデータ間で干渉し合うことなどを避
けるため外周側より小さい電流で書き込みを行う必要が
あることから、副モードによる電流の補正は行われな
い。したがって、補正電流コントロール信号ＣＣは非ア
クティブの状態で副モード用スイッチ回路ＳＷＣに入力
される。これにより、スイッチ回路ＳＷＣにおいては、
端子ｃと端子ｂとが接続される。すなわち、ＩＣピンＴ
4 とアンプＡＭＰ2の出力とが接続される。
場合には、隣接するデータ間で干渉し合うことなどを避
けるため外周側より小さい電流で書き込みを行う必要が
あることから、副モードによる電流の補正は行われな
い。したがって、補正電流コントロール信号ＣＣは非ア
クティブの状態で副モード用スイッチ回路ＳＷＣに入力
される。これにより、スイッチ回路ＳＷＣにおいては、
端子ｃと端子ｂとが接続される。すなわち、ＩＣピンＴ
4 とアンプＡＭＰ2の出力とが接続される。
【００２７】その結果、ＩＣピンＴ4 は内部基準電圧Ｖ
REF レベルになり、外付け抵抗素子ＲC1の両端は同レベ
ルとなることから、抵抗素子ＲC1による電流の発生が抑
止され、このときの書き込み電流ＩWIは次式で与えられ
る。 ＩWI＝（ＶREF ／Ｒ1V）＋｛（ＶREF −ＶREF ）／
Ｒ1V｝＝（ＶREF ／Ｒ1V） なお、このとき、ＩＣ外部の外付け抵抗素子Ｒ2 −ＲC2
およびＲ3 −ＲC3の経路によりアンプＡＭＰ2 へ電流が
流れ込むが、アンプＡＭＰ2 の出力インピーダンスが十
分低いので、ＶREF の電圧となり、上記した式が導かれ
る。
REF レベルになり、外付け抵抗素子ＲC1の両端は同レベ
ルとなることから、抵抗素子ＲC1による電流の発生が抑
止され、このときの書き込み電流ＩWIは次式で与えられ
る。 ＩWI＝（ＶREF ／Ｒ1V）＋｛（ＶREF −ＶREF ）／
Ｒ1V｝＝（ＶREF ／Ｒ1V） なお、このとき、ＩＣ外部の外付け抵抗素子Ｒ2 −ＲC2
およびＲ3 −ＲC3の経路によりアンプＡＭＰ2 へ電流が
流れ込むが、アンプＡＭＰ2 の出力インピーダンスが十
分低いので、ＶREF の電圧となり、上記した式が導かれ
る。
【００２８】一方、この１ＭＢモードにおいて、ディス
クの外周側にデータを書き込む場合には、深く書き込ん
でもデータ間で干渉し合うおそれが少ないことから、上
述した内周側への書き込み時の書き込み電流ＩWIに補正
電流ＩWCが加えられ、内周側の書き込み電流より大きな
電流で書き込みが行われる。すなわち、補正電流コント
ロール信号ＣＣがアクティブの状態で副モード用スイッ
チ回路ＳＷＣに入力され、スイッチ回路ＳＷＣにおいて
は、端子ｃと端子ａとが接続され、ＩＣピンＴ4 が内部
基準電源Ｖref に接続される。
クの外周側にデータを書き込む場合には、深く書き込ん
でもデータ間で干渉し合うおそれが少ないことから、上
述した内周側への書き込み時の書き込み電流ＩWIに補正
電流ＩWCが加えられ、内周側の書き込み電流より大きな
電流で書き込みが行われる。すなわち、補正電流コント
ロール信号ＣＣがアクティブの状態で副モード用スイッ
チ回路ＳＷＣに入力され、スイッチ回路ＳＷＣにおいて
は、端子ｃと端子ａとが接続され、ＩＣピンＴ4 が内部
基準電源Ｖref に接続される。
【００２９】その結果、外付け抵抗素子Ｒ1 のみなら
ず、抵抗素子ＲC1にも内部基準電圧Ｖ REF が印加される
ことになり、このときの書き込み電流ＩWOは次式で示す
ように、抵抗素子Ｒ1 による電流と抵抗素子ＲC1による
電流との合成電流となる。 ＩWo＝（ＶREF ／Ｒ1V）＋（ＶREF ／ＲC1V ）
ず、抵抗素子ＲC1にも内部基準電圧Ｖ REF が印加される
ことになり、このときの書き込み電流ＩWOは次式で示す
ように、抵抗素子Ｒ1 による電流と抵抗素子ＲC1による
電流との合成電流となる。 ＩWo＝（ＶREF ／Ｒ1V）＋（ＶREF ／ＲC1V ）
【００３０】以上の動作は、他の２ＭＢモードおよび４
ＭＢモードの場合にも同様に行われる。
ＭＢモードの場合にも同様に行われる。
【００３１】以上説明したように、本実施例によれば、
副モード用補正電流を発生させるための外付け抵抗素子
ＲC1〜ＲC3を一つのＩＣピンＴ4 に接続し、集積回路Ｉ
Ｃ内部において、アンプＡＭＰ1 と同様に出力電圧をＶ
REF に保持するアンプＡＭＰ 2 を設けるとともに、補正
電流コントロール信号ＣＣの入力に応じてＩＣピンＴ 4
と内部基準電源Ｖref およびアンプＡＭＰ2 の出力との
接続切り替えを行う副モード用スイッチ回路ＳＷＣを設
けたので、外付け抵抗素子はＲ1 〜Ｒ3 ，ＲC1〜ＲC3の
６個必要であるが、集積回路ＩＣのＩＣピンはＴ1 〜Ｔ
4 の４個で６モードの設定ができる。したがって、同じ
モード数の場合に、従来回路に比べてＩＣピンを削減で
きる。
副モード用補正電流を発生させるための外付け抵抗素子
ＲC1〜ＲC3を一つのＩＣピンＴ4 に接続し、集積回路Ｉ
Ｃ内部において、アンプＡＭＰ1 と同様に出力電圧をＶ
REF に保持するアンプＡＭＰ 2 を設けるとともに、補正
電流コントロール信号ＣＣの入力に応じてＩＣピンＴ 4
と内部基準電源Ｖref およびアンプＡＭＰ2 の出力との
接続切り替えを行う副モード用スイッチ回路ＳＷＣを設
けたので、外付け抵抗素子はＲ1 〜Ｒ3 ，ＲC1〜ＲC3の
６個必要であるが、集積回路ＩＣのＩＣピンはＴ1 〜Ｔ
4 の４個で６モードの設定ができる。したがって、同じ
モード数の場合に、従来回路に比べてＩＣピンを削減で
きる。
【００３２】なお、主モード数および副モード数は本実
施例に限定されるものでないことはいうまでもなく、さ
らに、今後、主モード数が増えた場合には、モード数を
Ｍ、各モードでの補正用副モード数をＣとすると、ＩＣ
ピン数は（Ｍ＋Ｃ）となり、従来回路の（Ｍ×Ｃ）と比
べて、大幅なピン数の削減を図れる。
施例に限定されるものでないことはいうまでもなく、さ
らに、今後、主モード数が増えた場合には、モード数を
Ｍ、各モードでの補正用副モード数をＣとすると、ＩＣ
ピン数は（Ｍ＋Ｃ）となり、従来回路の（Ｍ×Ｃ）と比
べて、大幅なピン数の削減を図れる。
【００３３】
【発明の効果】以上説明したように、本発明によれば、
主モード数をＭ、各モードでの補正用副モード数をＣと
すると、集積回路の端子数は（Ｍ＋Ｃ）となり、従来回
路の（Ｍ×Ｃ）と比べて、大幅な端子数の削減を図れ、
また、モード数の増大に伴う端子数の増大を最小限に抑
えることができ、ひいてはパッケージの大型化を防止で
きる利点がある。
主モード数をＭ、各モードでの補正用副モード数をＣと
すると、集積回路の端子数は（Ｍ＋Ｃ）となり、従来回
路の（Ｍ×Ｃ）と比べて、大幅な端子数の削減を図れ、
また、モード数の増大に伴う端子数の増大を最小限に抑
えることができ、ひいてはパッケージの大型化を防止で
きる利点がある。
【図１】本発明に係るＦＤＤの書き込み電流設定回路の
一実施例を示す回路図である。
一実施例を示す回路図である。
【図２】従来のＦＤＤの書き込み電流設定回路の一実施
例を示す回路図である。
例を示す回路図である。
ＩＣ…集積回路 Ｔ1 〜Ｔ9 …ＩＣピン Ｖref …内部基準電源 ＡＭＰ1 ，ＡＭＰ2 …アンプ ＳＷ1 〜ＳＷ3 …主モード用スイッチ回路 ＳＷＣ…副モード用スイッチ回路 ＳＷHD…ヘッド用スイッチ回路 Ｑ1 ，Ｑ2 …ｎｐｎ型トランジスタ ｒ1 ，ｒ2 …内部抵抗素子 Ｒ1 〜Ｒ3 ，ＲC1〜ＲC3…外付け抵抗素子 ＶCC…外部電源 ＭＨＤ…磁気ヘッド
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年８月１３日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】図２は、ＦＤＤの従来の書き込み電流設定
回路の構成例を示す回路図である。図２において、ＩＣ
は集積回路、Ｔ1 〜Ｔ9 はＩＣピン、Ｖref は内部基準
電源、ＡＭＰ1 はアンプ、ＳＷ1 〜ＳＷ3 は主モード用
スイッチ回路、ＳＷC1〜ＳＷ C3は副モード用スイッチ回
路、ＳＷHDはヘッド用スイッチ回路、Ｑ1 ，Ｑ2 はｎｐ
ｎ型トランジスタ、ｒ1 ，ｒ2 は内部抵抗素子、Ｒ1 〜
Ｒ3 ，ＲC1〜ＲC3は外付け抵抗素子、ＶCCは外部電源、
Ｖ' CCは内部電源ライン、ＭＨＤは磁気ヘッドをそれぞ
れ示している。
回路の構成例を示す回路図である。図２において、ＩＣ
は集積回路、Ｔ1 〜Ｔ9 はＩＣピン、Ｖref は内部基準
電源、ＡＭＰ1 はアンプ、ＳＷ1 〜ＳＷ3 は主モード用
スイッチ回路、ＳＷC1〜ＳＷ C3は副モード用スイッチ回
路、ＳＷHDはヘッド用スイッチ回路、Ｑ1 ，Ｑ2 はｎｐ
ｎ型トランジスタ、ｒ1 ，ｒ2 は内部抵抗素子、Ｒ1 〜
Ｒ3 ，ＲC1〜ＲC3は外付け抵抗素子、ＶCCは外部電源、
Ｖ' CCは内部電源ライン、ＭＨＤは磁気ヘッドをそれぞ
れ示している。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正内容】
【００１７】
【課題を解決するための手段】上記目的を達成するた
め、本発明では、複数の主モードと、これら主モードに
対する補正を行うための少なくとも一の副モードとを有
し、集積回路内に設けた内部基準電源と複数の外付け抵
抗素子との接続を切り替えることにより各モードに応じ
た書き込み電流を設定して磁気ヘッドに供給する磁気記
録装置の書き込み電流設定回路であって、上記各主モー
ドに対応して集積回路に設けられた複数の主モード用端
子と、集積回路に設けられた副モード用端子と、上記各
主モード用端子に接続された複数の主モード用外付け抵
抗素子と、上記各主モード用端子と各主モード用抵抗素
子との各接続中点と上記副モード用端子との間に接続さ
れた複数の副モード用外付け抵抗素子と、主モードコン
トロール信号の入力に応じて上記内部基準電源の接続を
各主モード用外付け抵抗素子との間で選択的に切り替え
る主モード用スイッチ回路と、出力を上記内部基準電源
による基準電圧レベルに保持する基準電圧レベル保持回
路と、副モードコントロール信号の入力に応じて上記副
モード用端子の接続を上記内部電源ラインと上記基準電
圧レベル保持回路の出力との間で選択的に切り替える副
モード用スイッチ回路とを有し、上記主モード用スイッ
チ回路を介して磁気ヘッドに書き込み電流を供給する。
め、本発明では、複数の主モードと、これら主モードに
対する補正を行うための少なくとも一の副モードとを有
し、集積回路内に設けた内部基準電源と複数の外付け抵
抗素子との接続を切り替えることにより各モードに応じ
た書き込み電流を設定して磁気ヘッドに供給する磁気記
録装置の書き込み電流設定回路であって、上記各主モー
ドに対応して集積回路に設けられた複数の主モード用端
子と、集積回路に設けられた副モード用端子と、上記各
主モード用端子に接続された複数の主モード用外付け抵
抗素子と、上記各主モード用端子と各主モード用抵抗素
子との各接続中点と上記副モード用端子との間に接続さ
れた複数の副モード用外付け抵抗素子と、主モードコン
トロール信号の入力に応じて上記内部基準電源の接続を
各主モード用外付け抵抗素子との間で選択的に切り替え
る主モード用スイッチ回路と、出力を上記内部基準電源
による基準電圧レベルに保持する基準電圧レベル保持回
路と、副モードコントロール信号の入力に応じて上記副
モード用端子の接続を上記内部電源ラインと上記基準電
圧レベル保持回路の出力との間で選択的に切り替える副
モード用スイッチ回路とを有し、上記主モード用スイッ
チ回路を介して磁気ヘッドに書き込み電流を供給する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正内容】
【００１９】これに対して、副モードを機能させる場合
には、副モードコントロール信号がたとえばアクティブ
な状態で副モード用スイッチ回路に入力され、副モード
用端子が内部電源ラインに接続される。その結果、内部
基準電圧を、上述した選択的に接続された主モード用外
付け抵抗素子と主モード用端子との接続中点と副モード
用端子との間に接続された副モード用外付け抵抗素子の
抵抗値で除した補正電流が発生され、上述した主電流に
たしこまれる。したがって、副モードを機能させる場合
には、主電流に補正電流が加えられた電流が書き込み電
流として主モード用スイッチ回路を介し磁気ヘッドに供
給される。
には、副モードコントロール信号がたとえばアクティブ
な状態で副モード用スイッチ回路に入力され、副モード
用端子が内部電源ラインに接続される。その結果、内部
基準電圧を、上述した選択的に接続された主モード用外
付け抵抗素子と主モード用端子との接続中点と副モード
用端子との間に接続された副モード用外付け抵抗素子の
抵抗値で除した補正電流が発生され、上述した主電流に
たしこまれる。したがって、副モードを機能させる場合
には、主電流に補正電流が加えられた電流が書き込み電
流として主モード用スイッチ回路を介し磁気ヘッドに供
給される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正内容】
【００２０】
【実施例】図１は、本発明に係るＦＤＤの書き込み電流
設定回路の一実施例を示す回路図であって、従来例を示
す図２と同一構成部分は同一符号をもって表す。すなわ
ち、ＩＣは集積回路、Ｔ1 〜Ｔ4 ，Ｔ7 〜Ｔ9 はＩＣピ
ン、Ｖref は内部基準電源、ＡＭＰ1 ，ＡＭＰ2 はアン
プ、ＳＷ1 〜ＳＷ3 は主モード用スイッチ回路、ＳＷＣ
は副モード用スイッチ回路、ＳＷHDはヘッド用スイッチ
回路、Ｑ 1 ，Ｑ2 はｎｐｎ型トランジスタ、ｒ1 ，ｒ2
は内部抵抗素子、Ｒ1 〜Ｒ3 ，Ｒ C1〜ＲC3は外付け抵抗
素子、ＶCCは外部電源、Ｖ' CCは内部電源ライン、ＭＨ
Ｄは磁気ヘッドをそれぞれ示している。
設定回路の一実施例を示す回路図であって、従来例を示
す図２と同一構成部分は同一符号をもって表す。すなわ
ち、ＩＣは集積回路、Ｔ1 〜Ｔ4 ，Ｔ7 〜Ｔ9 はＩＣピ
ン、Ｖref は内部基準電源、ＡＭＰ1 ，ＡＭＰ2 はアン
プ、ＳＷ1 〜ＳＷ3 は主モード用スイッチ回路、ＳＷＣ
は副モード用スイッチ回路、ＳＷHDはヘッド用スイッチ
回路、Ｑ 1 ，Ｑ2 はｎｐｎ型トランジスタ、ｒ1 ，ｒ2
は内部抵抗素子、Ｒ1 〜Ｒ3 ，Ｒ C1〜ＲC3は外付け抵抗
素子、ＶCCは外部電源、Ｖ' CCは内部電源ライン、ＭＨ
Ｄは磁気ヘッドをそれぞれ示している。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正内容】
【００２３】また、集積回路ＩＣの内部において、ＩＣ
ピンＴ4 は副モード用スイッチ回路ＳＷＣの端子ｃに接
続されている。スイッチ回路ＳＷＣの接点端子ａは内部
電源ラインＶ' CC とＩＣピンＴ9 との接続中点に接続さ
れ、接点端子ｂは基準電圧レベル保持回路としてのアン
プＡＭＰ2 の出力および非反転入力に接続されている。
アンプＡＭＰ2 の反転入力はアンプＡＭＰ1 の反転入力
と内部基準電源Ｖrefとの接続中点に接続されている。
ピンＴ4 は副モード用スイッチ回路ＳＷＣの端子ｃに接
続されている。スイッチ回路ＳＷＣの接点端子ａは内部
電源ラインＶ' CC とＩＣピンＴ9 との接続中点に接続さ
れ、接点端子ｂは基準電圧レベル保持回路としてのアン
プＡＭＰ2 の出力および非反転入力に接続されている。
アンプＡＭＰ2 の反転入力はアンプＡＭＰ1 の反転入力
と内部基準電源Ｖrefとの接続中点に接続されている。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正内容】
【００２８】一方、この１ＭＢモードにおいて、ディス
クの外周側にデータを書き込む場合には、深く書き込ん
でもデータ間で干渉し合うおそれが少ないことから、上
述した内周側への書き込み時の書き込み電流ＩWIに補正
電流ＩWCが加えられ、内周側の書き込み電流より大きな
電流で書き込みが行われる。すなわち、補正電流コント
ロール信号ＣＣがアクティブの状態で副モード用スイッ
チ回路ＳＷＣに入力され、スイッチ回路ＳＷＣにおいて
は、端子ｃと端子ａとが接続され、ＩＣピンＴ4 が内部
電源ラインＶ' CC に接続される。
クの外周側にデータを書き込む場合には、深く書き込ん
でもデータ間で干渉し合うおそれが少ないことから、上
述した内周側への書き込み時の書き込み電流ＩWIに補正
電流ＩWCが加えられ、内周側の書き込み電流より大きな
電流で書き込みが行われる。すなわち、補正電流コント
ロール信号ＣＣがアクティブの状態で副モード用スイッ
チ回路ＳＷＣに入力され、スイッチ回路ＳＷＣにおいて
は、端子ｃと端子ａとが接続され、ＩＣピンＴ4 が内部
電源ラインＶ' CC に接続される。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正内容】
【００３１】以上説明したように、本実施例によれば、
副モード用補正電流を発生させるための外付け抵抗素子
ＲC1〜ＲC3を一つのＩＣピンＴ4 に接続し、集積回路Ｉ
Ｃ内部において、アンプＡＭＰ1 と同様に出力電圧をＶ
REF に保持するアンプＡＭＰ 2 を設けるとともに、補正
電流コントロール信号ＣＣの入力に応じてＩＣピンＴ 4
と内部電源ラインＶ' CC およびアンプＡＭＰ2 の出力と
の接続切り替えを行う副モード用スイッチ回路ＳＷＣを
設けたので、外付け抵抗素子はＲ1 〜Ｒ3 ，Ｒ C1〜ＲC3
の６個必要であるが、集積回路ＩＣのＩＣピンはＴ1 〜
Ｔ4 の４個で６モードの設定ができる。したがって、同
じモード数の場合に、従来回路に比べてＩＣピンを削減
できる。
副モード用補正電流を発生させるための外付け抵抗素子
ＲC1〜ＲC3を一つのＩＣピンＴ4 に接続し、集積回路Ｉ
Ｃ内部において、アンプＡＭＰ1 と同様に出力電圧をＶ
REF に保持するアンプＡＭＰ 2 を設けるとともに、補正
電流コントロール信号ＣＣの入力に応じてＩＣピンＴ 4
と内部電源ラインＶ' CC およびアンプＡＭＰ2 の出力と
の接続切り替えを行う副モード用スイッチ回路ＳＷＣを
設けたので、外付け抵抗素子はＲ1 〜Ｒ3 ，Ｒ C1〜ＲC3
の６個必要であるが、集積回路ＩＣのＩＣピンはＴ1 〜
Ｔ4 の４個で６モードの設定ができる。したがって、同
じモード数の場合に、従来回路に比べてＩＣピンを削減
できる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】符号の説明
【補正方法】変更
【補正内容】
【符号の説明】 ＩＣ…集積回路 Ｔ1 〜Ｔ9 …ＩＣピン Ｖref …内部基準電源 ＡＭＰ1 ，ＡＭＰ2 …アンプ ＳＷ1 〜ＳＷ3 …主モード用スイッチ回路 ＳＷＣ…副モード用スイッチ回路 ＳＷHD…ヘッド用スイッチ回路 Ｑ1 ，Ｑ2 …ｎｐｎ型トランジスタ ｒ1 ，ｒ2 …内部抵抗素子 Ｒ1 〜Ｒ3 ，ＲC1〜ＲC3…外付け抵抗素子 ＶCC…外部電源Ｖ' CC…内部電源ライン ＭＨＤ…磁気ヘッド
【手続補正１１】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
【手続補正１２】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正内容】
【図２】
Claims (1)
- 【請求項１】 複数の主モードと、これら主モードに対
する補正を行うための少なくとも一の副モードとを有
し、集積回路内に設けた内部基準電源と複数の外付け抵
抗素子との接続を切り替えることにより各モードに応じ
た書き込み電流を設定して磁気ヘッドに供給する磁気記
録装置の書き込み電流設定回路であって、 上記各主モードに対応して集積回路に設けられた複数の
主モード用端子と、 集積回路に設けられた副モード用端子と、 上記各主モード用端子に接続された複数の主モード用外
付け抵抗素子と、 上記各主モード用端子と各主モード用抵抗素子との各接
続中点と上記副モード用端子との間に接続された複数の
副モード用外付け抵抗素子と、 主モードコントロール信号の入力に応じて上記内部基準
電源の接続を各主モード用外付け抵抗素子との間で選択
的に切り替える主モード用スイッチ回路と、 出力を上記内部基準電源による基準電圧レベルに保持す
る基準電圧レベル保持回路と、 副モードコントロール信号の入力に応じて上記副モード
用端子の接続を上記内部基準電源と上記基準電圧レベル
保持回路の出力との間で選択的に切り替える副モード用
スイッチ回路とを有し、 上記主モード用スイッチ回路を介して磁気ヘッドに書き
込み電流を供給することを特徴とする磁気記録装置の書
き込み電流設定回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5137861A JPH06349011A (ja) | 1993-06-08 | 1993-06-08 | 磁気記録装置の書き込み電流設定回路 |
| KR1019940012240A KR950001606A (ko) | 1993-06-08 | 1994-06-01 | 자기기록 장치의 읽어넣는 전류 설정회로 |
| US08/253,697 US5500774A (en) | 1993-06-08 | 1994-06-03 | Current setting circuit to provide a write current to a recording apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5137861A JPH06349011A (ja) | 1993-06-08 | 1993-06-08 | 磁気記録装置の書き込み電流設定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06349011A true JPH06349011A (ja) | 1994-12-22 |
Family
ID=15208475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5137861A Pending JPH06349011A (ja) | 1993-06-08 | 1993-06-08 | 磁気記録装置の書き込み電流設定回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5500774A (ja) |
| JP (1) | JPH06349011A (ja) |
| KR (1) | KR950001606A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0182952B1 (ko) | 1995-12-21 | 1999-04-15 | 김광호 | 자기 디스크 기록장치의 기록전류 제어회로와 그 최적화방법 |
| JP3742230B2 (ja) * | 1998-08-28 | 2006-02-01 | 株式会社東芝 | 電流発生回路 |
| US7688536B2 (en) * | 2007-05-23 | 2010-03-30 | International Business Machines Corporation | Variable power write driver circuit |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4327383A (en) * | 1980-09-26 | 1982-04-27 | Siemens Corporation | Read circuit for a floppy disk drive |
| US4432025A (en) * | 1981-05-29 | 1984-02-14 | International Business Machines Corporation | System and method for formatting pairs of concentric magnetic tracks of different capacity to a plurality of equal capacity logical tracks |
| US4821125A (en) * | 1986-06-11 | 1989-04-11 | International Business Machines Corporation | Compensation of write current adn delta-V for recording component and radial position |
| JPH075524Y2 (ja) * | 1988-11-14 | 1995-02-08 | ローム株式会社 | 磁気記録回路 |
-
1993
- 1993-06-08 JP JP5137861A patent/JPH06349011A/ja active Pending
-
1994
- 1994-06-01 KR KR1019940012240A patent/KR950001606A/ko not_active Application Discontinuation
- 1994-06-03 US US08/253,697 patent/US5500774A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR950001606A (ko) | 1995-01-03 |
| US5500774A (en) | 1996-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06349011A (ja) | 磁気記録装置の書き込み電流設定回路 | |
| US6337597B2 (en) | Semiconductor integrated circuit device having a voltage regulator | |
| US6947238B2 (en) | Bias circuit for magneto-resistive head | |
| JP2000307357A (ja) | プリアンプ回路 | |
| JPH0652620A (ja) | ディスク装置 | |
| JP2880660B2 (ja) | 負荷の駆動装置 | |
| US6594097B1 (en) | Reproduction amplifier circuit of hard disk drive | |
| JP3173130B2 (ja) | ハード・ディスク書き込み回路 | |
| JP2002202856A (ja) | データ記憶装置 | |
| JP2954795B2 (ja) | 信号処理回路 | |
| JP2546974B2 (ja) | 磁気ヘッド読み書き回路 | |
| JP3592413B2 (ja) | 磁気記録再生装置及びその記録再生回路 | |
| JPS5914900Y2 (ja) | 磁気録音再生装置 | |
| JPH0753121Y2 (ja) | フロッピディスクドライブの書込み回路 | |
| JPS6052904A (ja) | 書込増幅回路 | |
| JPS6016979Y2 (ja) | 電源回路 | |
| JPH01196705A (ja) | 磁気ヘッド用増幅器の切換装置 | |
| JPH0570202B2 (ja) | ||
| JP2834739B2 (ja) | 双方向スイッチング回路 | |
| JP2786338B2 (ja) | 磁気記録装置 | |
| JP2543942Y2 (ja) | 磁気記録再生回路 | |
| JPH0660337A (ja) | 磁気抵抗素子駆動回路 | |
| JPH05282614A (ja) | 磁気記録再生回路 | |
| JPH07106918A (ja) | 入出力装置 | |
| JPH1074301A (ja) | 記録再生切換回路 |