JPS63226154A - 情報転送方式 - Google Patents
情報転送方式Info
- Publication number
- JPS63226154A JPS63226154A JP63041812A JP4181288A JPS63226154A JP S63226154 A JPS63226154 A JP S63226154A JP 63041812 A JP63041812 A JP 63041812A JP 4181288 A JP4181288 A JP 4181288A JP S63226154 A JPS63226154 A JP S63226154A
- Authority
- JP
- Japan
- Prior art keywords
- message
- period
- data
- bus
- separator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/40—Network security protocols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
- H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
- H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
- H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は効率の良い情報転送方式に関する。
（従来技術およびその問題点〕
直列データバスでは１本のライン上でデータビットを送
る。他のラインも設けてよい。これらのラインは例えば
、とりわけ、データライン出力が安定しもはやある状態
から他へ切り替わらなくなった時点を示すクロック信号
、ハンドシェーク信号、リセット信号等を転送する。ま
たデータバスはこのようなラインを用いてメツセージ間
の分離を行う。並列データバスのＨＰＩＢはメツセージ
の始まりと終わりを示す特別のラインを有している。直
列データバスの中にはリセットラインを用いてメツセー
ジの始まりと終わりを識別するものもある。別のあるデ
ータバスはヘッダ／トレーラ方式を用いて、リセットラ
インなしで新しいメツセージを識別する。ある直列デー
タバスはクロック信号とデータを一本のラインにまとめ
、また別にリセットラインを用いてメツセージの始まり
と終わりを識別する。クロック信号を取り出すのにハー
ドウェアが使用される。このクロック信号が一部取り出
されると、それはデータを取り出すのに用いられる。こ
の方式はデータ／クロックラインからクロック信号を取
り出すのに大きなハードウェアを必要とするという欠点
を有する。またこの方式ではリセットラインも必要とな
る。
る。他のラインも設けてよい。これらのラインは例えば
、とりわけ、データライン出力が安定しもはやある状態
から他へ切り替わらなくなった時点を示すクロック信号
、ハンドシェーク信号、リセット信号等を転送する。ま
たデータバスはこのようなラインを用いてメツセージ間
の分離を行う。並列データバスのＨＰＩＢはメツセージ
の始まりと終わりを示す特別のラインを有している。直
列データバスの中にはリセットラインを用いてメツセー
ジの始まりと終わりを識別するものもある。別のあるデ
ータバスはヘッダ／トレーラ方式を用いて、リセットラ
インなしで新しいメツセージを識別する。ある直列デー
タバスはクロック信号とデータを一本のラインにまとめ
、また別にリセットラインを用いてメツセージの始まり
と終わりを識別する。クロック信号を取り出すのにハー
ドウェアが使用される。このクロック信号が一部取り出
されると、それはデータを取り出すのに用いられる。こ
の方式はデータ／クロックラインからクロック信号を取
り出すのに大きなハードウェアを必要とするという欠点
を有する。またこの方式ではリセットラインも必要とな
る。
新たなメツセージの始まりと終わりを通知する別個のラ
インを設けることにはいくつかの欠点がある。リセット
線に加えて、この線を駆動して情報を送出しまた受信す
るハードウェアが必要とされる。この追加ハードウェア
はコンピュータシステムのコストを引き上げまた故障率
も悪化させる。
インを設けることにはいくつかの欠点がある。リセット
線に加えて、この線を駆動して情報を送出しまた受信す
るハードウェアが必要とされる。この追加ハードウェア
はコンピュータシステムのコストを引き上げまた故障率
も悪化させる。
ヘッダとトレイラを用いてメツセージの始まりと終わり
を識別することにも、メツセージを送るのに必要とされ
る時間を長くしまたバスのバンド幅を浪費するという欠
点がある（ここでハンド幅とは１秒間に可能な最大信号
遷移回数のことである）。ヘッダとトレーラにはまた、
ヘッダあるいはトレーラがメツセージ内に現れ得ないよ
うにメツセージを符号化しなければならないという欠点
もある。このメソセージ符号化によってバスバンド幅は
更に減少してしまう。
を識別することにも、メツセージを送るのに必要とされ
る時間を長くしまたバスのバンド幅を浪費するという欠
点がある（ここでハンド幅とは１秒間に可能な最大信号
遷移回数のことである）。ヘッダとトレーラにはまた、
ヘッダあるいはトレーラがメツセージ内に現れ得ないよ
うにメツセージを符号化しなければならないという欠点
もある。このメソセージ符号化によってバスバンド幅は
更に減少してしまう。
本発明の目的は上述した従来技術の問題点を解消し、デ
ータ転送効率が良好でかつ低コストの情報転送方式を提
供することを目的とする。
ータ転送効率が良好でかつ低コストの情報転送方式を提
供することを目的とする。
〔発明の概要〕
本発明の一実施例によれば、リセットラインやヘッダ／
トレーラ方式を用いることなしで、あるメツセージが終
わり別のメツセージが始まることを通知する。メツセー
ジ分離子によりあるメツセージの終端と別のメツセージ
の始端を識別する。
トレーラ方式を用いることなしで、あるメツセージが終
わり別のメツセージが始まることを通知する。メツセー
ジ分離子によりあるメツセージの終端と別のメツセージ
の始端を識別する。
本実施例ではメツセージデータビットとメツセージ分離
子を同じライン上で交互的に送信する。ここにおいては
、メツセージ分離子は第１の期間に送信され、メツセー
ジデータビットは第２の期間に送信される。第１の期間
と第２の期間はクロックライン上を送られるクロック信
号の夫々第１の半サイクルと第２の半サイクルであって
良い。メンセージ分離子が第１の極性を有している場合
はそれに続くメツセージデータビットは今送られている
コマンドの続きである。メツセージ分離子が第２の極性
を有している場合には、それに続くメンセージデータビ
ットは新たなメツセージを開始する。
子を同じライン上で交互的に送信する。ここにおいては
、メツセージ分離子は第１の期間に送信され、メツセー
ジデータビットは第２の期間に送信される。第１の期間
と第２の期間はクロックライン上を送られるクロック信
号の夫々第１の半サイクルと第２の半サイクルであって
良い。メンセージ分離子が第１の極性を有している場合
はそれに続くメツセージデータビットは今送られている
コマンドの続きである。メツセージ分離子が第２の極性
を有している場合には、それに続くメンセージデータビ
ットは新たなメツセージを開始する。
本発明の情報転送方式はプリチャージデータバス上に実
現できる。この構成では、バスマスタは各種のバススレ
ーブに対して、第１の期間にメツセージ分離子を送信し
、また第２の期間にメツセージデータビットを送信する
。ハスマスクがバススレーブにコマンドを送ることによ
りそのパススレーブに許可を与えた場合には、パススレ
ーブもまた第２の期間中にメツセージデータビットを送
信することができる。バスマスクは第１の期間中にデー
タラインを放電することにより、新たなメツセージを送
ることを通知する。この放電は第２の極性を有するメツ
セージ分離子を生成する。バスマスクは第１の期間中に
データラインをプリチャージすることにより、現在のメ
ツセージを継続することを通知する。このプリチャージ
により第１の極性のメツセージ分離子が生成される。
現できる。この構成では、バスマスタは各種のバススレ
ーブに対して、第１の期間にメツセージ分離子を送信し
、また第２の期間にメツセージデータビットを送信する
。ハスマスクがバススレーブにコマンドを送ることによ
りそのパススレーブに許可を与えた場合には、パススレ
ーブもまた第２の期間中にメツセージデータビットを送
信することができる。バスマスクは第１の期間中にデー
タラインを放電することにより、新たなメツセージを送
ることを通知する。この放電は第２の極性を有するメツ
セージ分離子を生成する。バスマスクは第１の期間中に
データラインをプリチャージすることにより、現在のメ
ツセージを継続することを通知する。このプリチャージ
により第１の極性のメツセージ分離子が生成される。
本発明にかかるメツセージ転送方式は少量のハードウェ
アしか必要としないという利点を有する。
アしか必要としないという利点を有する。
ハードウェアの低減はシステムコストと故障率の減少を
もたらす。本発明をプリチャージデータバスに適用した
場合、データレートを落としたりあるいは別のハードウ
ェアを付加することなしで曖昧さのないメツセージ分離
子を得ることができる。
もたらす。本発明をプリチャージデータバスに適用した
場合、データレートを落としたりあるいは別のハードウ
ェアを付加することなしで曖昧さのないメツセージ分離
子を得ることができる。
この曖昧さのないメツセージ分離子が得られるのは、ハ
スマスクがメツセージ分離子の送信期間中データライン
を排他的に支配しているからである。
スマスクがメツセージ分離子の送信期間中データライン
を排他的に支配しているからである。
もしメソセージデータビットの送信中に何かエラーが起
こったら、このエラー動作は、バスマスタが第２の極性
のメツセージ分離子を送出することにより停止させるこ
とができる。これに加えて、本発明をプリチャージデー
ツノ１スに適用した場合、プリチャージデータバスの利
点を享受することができる。これらの利点が得られるの
は、バスマスクだけがメツセージ分離子を送出できるか
らである。この利点としては、バスマスタだけがメツセ
ージ分離子を送出できることによるバス衝突の減少、お
よびバスのキャパシタンスが減少することがある。ハス
のキャパシタンスが減少するのは、パススレーブのハス
駆動回路にはバスの放電ヲ行うことだけが要求されるか
らである。バスキャパシタンスが減少することにより、
バスを従来の３倍も高速に動作させることができるよう
になる。
こったら、このエラー動作は、バスマスタが第２の極性
のメツセージ分離子を送出することにより停止させるこ
とができる。これに加えて、本発明をプリチャージデー
ツノ１スに適用した場合、プリチャージデータバスの利
点を享受することができる。これらの利点が得られるの
は、バスマスクだけがメツセージ分離子を送出できるか
らである。この利点としては、バスマスタだけがメツセ
ージ分離子を送出できることによるバス衝突の減少、お
よびバスのキャパシタンスが減少することがある。ハス
のキャパシタンスが減少するのは、パススレーブのハス
駆動回路にはバスの放電ヲ行うことだけが要求されるか
らである。バスキャパシタンスが減少することにより、
バスを従来の３倍も高速に動作させることができるよう
になる。
第１Ａ図には本発明の一実施例におけるメツセージとメ
ソセージ分離子の例が示されている。こ、−６− こで、メツセージデータビット１−３とメツセージ分離
子１−１．ｌ−９が同じプリチャージデータバス上で伝
送される。メツセージ分離子１−１．１−９は第１の期
間１−５の間に送信され、メツセージデータビット１−
３は第２の期間１−７の間に送信される。クロック信号
は第１の期間１−５と第２の期間１−７を作る。
ソセージ分離子の例が示されている。こ、−６− こで、メツセージデータビット１−３とメツセージ分離
子１−１．ｌ−９が同じプリチャージデータバス上で伝
送される。メツセージ分離子１−１．１−９は第１の期
間１−５の間に送信され、メツセージデータビット１−
３は第２の期間１−７の間に送信される。クロック信号
は第１の期間１−５と第２の期間１−７を作る。
第１Ａ図には本発明の一実施例のプリチャージデータラ
インが示されている。メツセージを継続する場合には、
プリチャージデータラインは第１の期間１−５の間にプ
リチャージされて第１の極性を持つメツセージ分離子１
−１を生成する。新たなメツセージを開始する場合は、
プリチャージデータラインは第１の期間１−１の間に放
電されて第２の極性を有するメツセージ分離子１−９を
生成する。メソセージデータビット１−３は常に第２の
期間１７の間に送られる。従って、本発明のこの実施例
ではメツセージデータビット１−３の各々についてメツ
セージ分離子１−１が１つずつ送られる。
インが示されている。メツセージを継続する場合には、
プリチャージデータラインは第１の期間１−５の間にプ
リチャージされて第１の極性を持つメツセージ分離子１
−１を生成する。新たなメツセージを開始する場合は、
プリチャージデータラインは第１の期間１−１の間に放
電されて第２の極性を有するメツセージ分離子１−９を
生成する。メソセージデータビット１−３は常に第２の
期間１７の間に送られる。従って、本発明のこの実施例
ではメツセージデータビット１−３の各々についてメツ
セージ分離子１−１が１つずつ送られる。
７一
本発明は第２図に示されるようなシステムにおいて実施
することができる。第２図は昭和６２年４月１日出願の
特開昭６２−２３４２９９号「半導体メモリ装置」に開
示されているブロックメモリアーキテクチャによるメモ
リシステムを表している。このメモリシステムにはメモ
リシステムコントローラ２−１と多数のメモリブロック
コントローラ２−３が設けられている。各メモリブロッ
クコントローラ２−３はメモリのブロックを制御する。
することができる。第２図は昭和６２年４月１日出願の
特開昭６２−２３４２９９号「半導体メモリ装置」に開
示されているブロックメモリアーキテクチャによるメモ
リシステムを表している。このメモリシステムにはメモ
リシステムコントローラ２−１と多数のメモリブロック
コントローラ２−３が設けられている。各メモリブロッ
クコントローラ２−３はメモリのブロックを制御する。
メモリシステムコントローラは全てのメモリブロックコ
ントローラ２−３を制御する。本実施例では、プリチャ
ージデータラインとクロックラインがメモリシステムコ
ントローラ２−１とメモリブロックブロックコントロー
ラ２−３の間に接続されている。メモリシステムコント
ローラ２−１がハスマスクであり、メモリブロックコン
トローラ２−３がバススレーブである。バスマスクであ
るメモリシステムコントローラ２−１だけが第１の期間
１−５の間にデータラインをプリチャージしてメツセー
ジ分離子１−１を生成することができる。もしこのメモ
リシステムが６通りのコマンドを備えているなら、これ
らのコマンドを識別するのに３ビツトを必要とする。第
１Ａ図に、第２の極性を有するメツセージ分離子１−１
１の転送を示す。このメツセージ分離子１−１１は新た
なメツセージである「リセット」の始まりを識別する。
ントローラ２−３を制御する。本実施例では、プリチャ
ージデータラインとクロックラインがメモリシステムコ
ントローラ２−１とメモリブロックブロックコントロー
ラ２−３の間に接続されている。メモリシステムコント
ローラ２−１がハスマスクであり、メモリブロックコン
トローラ２−３がバススレーブである。バスマスクであ
るメモリシステムコントローラ２−１だけが第１の期間
１−５の間にデータラインをプリチャージしてメツセー
ジ分離子１−１を生成することができる。もしこのメモ
リシステムが６通りのコマンドを備えているなら、これ
らのコマンドを識別するのに３ビツトを必要とする。第
１Ａ図に、第２の極性を有するメツセージ分離子１−１
１の転送を示す。このメツセージ分離子１−１１は新た
なメツセージである「リセット」の始まりを識別する。
その次のメツセージデータビット１−１３はゼロであり
、その次に第１の極性のメツセージ分離子１−１５が続
いて、現在のメツセージが継続することを示す。次の２
つのメツセージデータビット１−１７と１−２１は夫々
Ｏと１であり、これによりコマンド００１が完成する。
、その次に第１の極性のメツセージ分離子１−１５が続
いて、現在のメツセージが継続することを示す。次の２
つのメツセージデータビット１−１７と１−２１は夫々
Ｏと１であり、これによりコマンド００１が完成する。
２つのメツセージデータビット１−２５と１−２９はデ
ータである。このデータの後に第２の極性のメツセージ
分離子１−３１が続き、現在のメツセージの終了と新た
なメツセージの開始を示す。
ータである。このデータの後に第２の極性のメツセージ
分離子１−３１が続き、現在のメツセージの終了と新た
なメツセージの開始を示す。
本発明を実現する装置はバスマスクとバススレーブ間に
データラインを接続することにより構成できる。ここで
用いられるバスマスタとパススレーブは他のバスで用い
られるものと同様なものである。クロックラインをバス
マスタとパススレーブの間に接続することもできる。こ
のクロックは他のバスで普通に用いられる種類のもので
よい。
データラインを接続することにより構成できる。ここで
用いられるバスマスタとパススレーブは他のバスで用い
られるものと同様なものである。クロックラインをバス
マスタとパススレーブの間に接続することもできる。こ
のクロックは他のバスで普通に用いられる種類のもので
よい。
以上詳細に説明したように、本発明によれば少量のハー
ドウェアを効率的に用いて高速の情報転送を行うことが
できる。
ドウェアを効率的に用いて高速の情報転送を行うことが
できる。
第１Ａ図および第１Ｂ図は本発明の実施例による情報転
送を説明するための図、第２図は本発明を実施すること
ができる装置の構成例を示す図である。 １”ｌ、１−９．１−１１ １−１５．１−１９．１−
２３．１−２７． １−３１：メンセージ分離子 ■−５：第１の期間 ｌ−７：第２の期間
送を説明するための図、第２図は本発明を実施すること
ができる装置の構成例を示す図である。 １”ｌ、１−９．１−１１ １−１５．１−１９．１−
２３．１−２７． １−３１：メンセージ分離子 ■−５：第１の期間 ｌ−７：第２の期間
Claims (1)
- 【特許請求の範囲】 第１の期間に伝送経路にメッセージ識別子を送出し、 第２の期間に前記伝送経路にメッセージデータビットを
送出する ことを特徴とする情報転送方式。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US017400 | 1987-02-24 | ||
| US07/017,400 US4782481A (en) | 1987-02-24 | 1987-02-24 | Apparatus and method for transferring information |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63226154A true JPS63226154A (ja) | 1988-09-20 |
| JP2708170B2 JP2708170B2 (ja) | 1998-02-04 |
Family
ID=21782378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63041812A Expired - Lifetime JP2708170B2 (ja) | 1987-02-24 | 1988-02-24 | 情報転送方式 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4782481A (ja) |
| EP (1) | EP0280391B1 (ja) |
| JP (1) | JP2708170B2 (ja) |
| KR (1) | KR960006473B1 (ja) |
| DE (1) | DE3889944T2 (ja) |
| SG (1) | SG10195G (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0624356B2 (ja) * | 1989-12-21 | 1994-03-30 | 株式会社東芝 | データ転送方式 |
| US5155480A (en) * | 1990-12-27 | 1992-10-13 | Adc Telecommunications, Inc. | Event reporting using a two-wire non-blocking bus structure |
| JP3023029B2 (ja) * | 1992-02-06 | 2000-03-21 | 三菱電機株式会社 | シェルフ構成におけるカード間通信方式 |
| EP1064767B8 (en) * | 1998-03-16 | 2007-06-27 | Jazio Inc. | High speed signaling for interfacing vlsi cmos circuits |
| US6160423A (en) * | 1998-03-16 | 2000-12-12 | Jazio, Inc. | High speed source synchronous signaling for interfacing VLSI CMOS circuits to transmission lines |
| JP3461483B2 (ja) * | 2000-02-22 | 2003-10-27 | 埼玉日本電気株式会社 | データ転送方法及び装置 |
| FR2819071A1 (fr) * | 2000-12-28 | 2002-07-05 | Koninkl Philips Electronics Nv | Transfert d'une serie de donnees |
| US7123660B2 (en) * | 2001-02-27 | 2006-10-17 | Jazio, Inc. | Method and system for deskewing parallel bus channels to increase data transfer rates |
| TWI306562B (en) | 2006-03-20 | 2009-02-21 | Htc Corp | Data transmission method, host, and the transmission circuit thereof |
| CN100552659C (zh) * | 2006-05-24 | 2009-10-21 | 宏达国际电子股份有限公司 | 资料传输方法与其传输电路 |
| TWI350457B (en) | 2007-09-19 | 2011-10-11 | Htc Corp | Data transmission method and system |
| JP4600509B2 (ja) * | 2008-04-22 | 2010-12-15 | セイコーエプソン株式会社 | 送受信システム並びにマスターデバイス |
| EP2207299B1 (en) | 2008-12-30 | 2012-07-25 | ST-Ericsson SA | Clocking signal control |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4994205A (ja) * | 1972-09-13 | 1974-09-06 | ||
| JPS59105740A (ja) * | 1982-11-22 | 1984-06-19 | ウエスターン エレクトリック カムパニー，インコーポレーテッド | 非同期２進デ−タ通信システム |
| JPS61141232A (ja) * | 1984-12-13 | 1986-06-28 | Sony Corp | 双方向シリアルデ−タ通信方式 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5211806A (en) * | 1975-07-18 | 1977-01-29 | Kokusai Denshin Denwa Co Ltd <Kdd> | Teleprinter code control system |
| DE2842371A1 (de) * | 1978-09-28 | 1980-04-10 | Siemens Ag | Verfahren zur synchronisierung von sende- und empfangseinrichtungen |
| JPS59200326A (ja) * | 1983-04-26 | 1984-11-13 | Nec Corp | データ処理装置 |
| US4688035A (en) * | 1983-11-28 | 1987-08-18 | International Business Machines Corp. | End user data stream syntax |
-
1987
- 1987-02-24 US US07/017,400 patent/US4782481A/en not_active Expired - Fee Related
- 1987-10-15 KR KR1019870011450A patent/KR960006473B1/ko not_active IP Right Cessation
-
1988
- 1988-01-19 DE DE3889944T patent/DE3889944T2/de not_active Expired - Fee Related
- 1988-01-19 EP EP88300396A patent/EP0280391B1/en not_active Expired - Lifetime
- 1988-02-24 JP JP63041812A patent/JP2708170B2/ja not_active Expired - Lifetime
-
1995
- 1995-01-23 SG SG10195A patent/SG10195G/en unknown
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4994205A (ja) * | 1972-09-13 | 1974-09-06 | ||
| JPS59105740A (ja) * | 1982-11-22 | 1984-06-19 | ウエスターン エレクトリック カムパニー，インコーポレーテッド | 非同期２進デ−タ通信システム |
| JPS61141232A (ja) * | 1984-12-13 | 1986-06-28 | Sony Corp | 双方向シリアルデ−タ通信方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR880010588A (ko) | 1988-10-10 |
| EP0280391A3 (en) | 1989-11-08 |
| SG10195G (en) | 1995-06-16 |
| KR960006473B1 (ko) | 1996-05-16 |
| US4782481A (en) | 1988-11-01 |
| EP0280391A2 (en) | 1988-08-31 |
| DE3889944D1 (de) | 1994-07-14 |
| JP2708170B2 (ja) | 1998-02-04 |
| EP0280391B1 (en) | 1994-06-08 |
| DE3889944T2 (de) | 1994-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63226154A (ja) | 情報転送方式 | |
| US4744078A (en) | Multiple path multiplexed host to network data communication system | |
| EP1116122B1 (en) | Method and apparatus for transmitting and receiving network protocol compliant signal packets over a platform bus | |
| WO1986003639A1 (en) | Queueing protocol | |
| JPS5923142B2 (ja) | デ−タ通信システム用アダプタ | |
| US7111158B1 (en) | Techniques for transitioning control of a serial ATA device among multiple hosts using sleep and wake commands | |
| JPH05181790A (ja) | Ｉｅｅｅ４８８インターフェイスとメッセージ処理法 | |
| JP3312586B2 (ja) | 待機状態での電流消耗を減少させたメモリ素子の入力バッファ | |
| JPS6027060B2 (ja) | リツプル・レジスタ装置 | |
| RU2155375C2 (ru) | Устройство и способ обработки данных | |
| WO1988002888A1 (en) | Data transfer system having transfer discrimination circuit | |
| JPS6111875A (ja) | インタフェースシステムにおけるデータ伝送方法 | |
| JP3859943B2 (ja) | データ送信装置、データ転送システムおよび方法 | |
| JPH0724400B2 (ja) | 通信システムにおける半二重／単信インタフェース用制御回路 | |
| CN111813726B (zh) | 控制信号从高速总线向低速总线的转换方法 | |
| JPS59204341A (ja) | 通信システム | |
| JPH047620B2 (ja) | ||
| EP1243111A1 (en) | Method and circuit for protection of a universal serial bus transceiver against short-circuit | |
| JPH0475696B2 (ja) | ||
| JP2851856B2 (ja) | 画像データ送出装置および画像形成装置 | |
| SU1543412A1 (ru) | Устройство дл управлени обменом данными между ЭВМ и абонентами по общей шине | |
| SU1325495A1 (ru) | Устройство дл сопр жени вычислительного модул с магистралью | |
| JPH0439819B2 (ja) | ||
| JPS59110245A (ja) | マルチドロツプ方式の情報伝送方式 | |
| JPH0417051A (ja) | データ転送方式 |