JPS63222864A - ページプリンタ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術　（第３図、第４図） 発明が解決しようとする問題点 問題点を解決するための手段　（第１図）作用 実施例 ＋ａｌ−実施例の説明　（第２図） 山）他の実施例の説明 発明の効果 〔概要〕 ビットマツプメモリとして数分の１ページ分のバンドビ
ットマツプ方式のページプリンタにおいて、スループッ
トの低下を防止するため、１ベ一ジ分のコードメモリを
一対設け、ビットマツプメモリへの読出し残量が一定値
以上なら、−のコードメモリの内容のビットマツプメモ
リへの書込みを中止し、他のコードメモリに印刷データ
を書込むようにして、連続印刷を高速化するもの。

〔産業上の利用分野〕

本発明は、レーザプリンタ、ＬＥＤプリンタ等のページ
プリンタにおいて、ピントマツプメモリにバンドビット
マツプメモリを用いた場合のスループントを向上せしめ
るページプリンタ制御方式近年レーザプリンタ、ＬＥＤ
プリンタ、液晶プリンタ等のページプリンタの低価格化
は著しい。

これらのプリンタでは、１ページ分の印刷ビットパター
ンを予めビットマツプメモリに格納しておく必要がある
が、この方法としてフルページビットマツプ方式と、バ
ンドビットマツプ方式がある。

フルページビットマツプ方式は１ページ分の容量のビッ
トマツプメモリを持つものであり、一方、バンドビット
マツプ方式は数分の１ページ分の容量のビットマツプメ
モリを持つものである。

従って、バンドビットマツプ方式は、メモリ容量を小に
でき、低価格化が可能となるが、スループットが低下す
る場合があり、この改善が要請されていた。

〔従来の技術〕

第３図は係るバンドビットマツプ方式の従来のページプ
リンタ制御ユニットの構成図である。

図中、１はコードメモリであり、１ページ分の印刷デー
タを格納するもの、２はパターン変換メモリ（手段）で
あり、コードメモリ１の印刷データを対応する印刷ビッ
トパターンに変換するもの、３はビットマツプメモリで
あり、数分の１ページ分のビットパターンを格納するも
の、４は制御部であり、マイクロプロセッサで構成され
、コードメモリ１のリード／ライト制御、ビットマツプ
メモリのリード／ライト制御等を行うものであり、コー
ドメモリ１のライトアドレスレジスタ４０、リードアド
レスレジスタ４１、ビットマツプメモリのライト垂直（
Ｙ）アドレスレジスタ４２等を有するもの、５はデータ
転送回路であり、印字機構制御部９からの周期的な同期
信号に応じてビットマツプメモリ３の１ライン分のピン
トパターンを読出し、バラ・シリ変換して１ライン分の
シリアルデータを印字機構制御部９へ転送するもの、６
はアドレス切替回路であり、制御部（以下ＭＰＵという
）４のバス切替信号によってライトアドレス側ａ、リー
ドアドレス側すに切替わるもの、７はデータ切替回路で
あり、前述のバス切替信号によって、ライトデータバス
（Ｂ２）側ａ１リードデータバス（Ｂ５）側すに切替わ
るもの、８はリードアドレス部であり、リード水平アド
レスレジスタとリード垂直アドレスレジスタを有するも
の、９は印字機構制御部であり、印字送りに同期して、
１９４７分づつ記録（印字）を行うものであり、同期信
号によりデータ転送回路５から１ライン分のシリアルデ
ータをえるものである。

第４図は従来技術の説明図である。

バンドビットマツプメモリを用いる場合には、１ページ
分の容量がないため、リングバッファ制御を用いる。即
ち、第４図（Ａ）、（Ｂ）、（Ｃ）に示す如く、リード
側とライト側の垂直アドレスポインタＲ，Ｗを持ち、リ
ード側、ライト側とも、メモリ３の終点に達すると、先
頭に戻るという制御を用いる。

一方、コードメモリ１には、印字データが各行毎にソー
トされて第４図（Ｄ）の如く、格納されており、垂直（
Ｙ）　１行目の印字データは、水平位ｆ（Ｘ）とその文
字コード（パターン変換メモリのアドレス）であり、各
行のデータ量は印字すべき文字数によって異なる。

このビットマツプメモリ３にリードとライトを行うには
、第４図（Ｅ）に示す如く、先づバス切替信号で切替回
路６．７をｂ側に切替、垂直アドレスＹｒ水平アドレス
Ｘｒをレジスタ部８からバスＢ４を介し、ビットマツプ
メモリ３へ与え、読出しデータはバスＢ５を介しデータ
転送回路５へ与えられる。水平アドレスＸｒを歩進させ
て、１ライン分のデータを読出した後、データ転送回路
５は、読出したデータをバラ・シリ変換しでシリアルデ
ータとして転送する。

この読出し後の転送期間は、ビットマツプメモリ３のパ
ターン書込みに用いられ、メモリ３のリード動作終了後
、ＭＰＵ４はバス切替信号によって切替回路６．７をａ
側に切替、垂直アドレスＹＷをレジスタ４２からバスＢ
３を介し、水平アドレスＸｗをコードメモリ１より、ビ
ットパターンはコードメモリ１の文字コードをパターン
変換メモリ２でビットパターンに変換し、バスＢ２を介
し、それぞれビットマツプメモリ３へ与えることによっ
て実行される。

このようにして、ビットマツプメモリ３へは印字上読出
しくリード）優先で、リードとライトが交互に実行され
、第４図（Ａ）、（Ｂ）、（Ｃ）のリングバッファ制御
で１ページ分のビットパターンが出力される。

〔発明が解決しようとする問題点〕

このような従来技術においては、コードメモリ１に１ペ
ージ分の印刷データが格納されて始めて、印字開始とな
る。

従って、第４図（Ｆ）に示す如く、コードメモリ１への
印刷データの書込み終了後、ビットマツプメモリ３への
ビットパターン書込みと、ビットマツプメモリ３からの
ビットパターン読出しが実行され、ビットマツプメモリ
３から１ページ分のビットパターンの読出しによって１
ページ分の印字の終了後、再びコードメモリ１へ１ペー
ジ分の印刷データを書込む動作を行っていた。

このため、従来技術では、１ページ印字終了後、このコ
ードメモリ１の書込みが終了するまで印字開始ができず
、１ページ終了後次の用紙をロードするなどの間にコー
ドメモリ１の書込みが終了していないと連続印字を行わ
せることができず、スループットが低下するという問題
が生じ、係るバンドビットマツプ方式のプリンタの高速
化の阻害となっていた。

本発明は、上記問題点に鑑み、１ページの印刷中に次ペ
ージのデータの準備をして、連続印刷を可能とするペー
ジプリンタ制御方式を提供することを目的とする。

〔問題点を解決するための手段〕

第１図は本発明の原理説明図である。

第１図（Ａ）中、第３図で示したものと同一のものは同
一の記号で示してあり、１ａ、１ｂは各々コードメモリ
であり、各々１ページ分の印刷データを格納しうるもの
、１０は判定手段であり、ビットマツプメモリ３の書込
みアドレス（垂直アドレスＹｗ）と、読出しアドレス（
垂直アドレスＹｒ）を比較し、ビットマツプメモリ３へ
の書込みに余裕があるかを判定するものである。

そして、書込みに余裕があるときは、書込みサイクルに
空いているコードメモリに次ページの印刷データを書込
むものである。

〔作用〕

ビットマツプメモリ３への読出し時間は１ライン分読む
ため一定であるのに対し、書込み時間は１行の文字数等
によって差が生じる。

従って、ビットマツプメモリ３上で、第１図（Ｂ）に示
す如く、未読出しビットパターンを示す読出し残量がｄ
ｌ、ｄｌの如く変わる場合がある。

この読出し残量はビットマツプメモリ３の読出しアドレ
スと書込みアドレスの差かられかり、これによって書込
みに余裕がある（書込み残量が大）時は、第１図（Ｂ）
の如く、ビットマツプメモリ３へのビットパターンの書
込みを止めて、空いているコードメモリ１ａ又は１ｂに
次ページの印刷データの書込みを行うようにしている。

従って、１ページの印刷動作中に次ページの印刷データ
の準備ができるので、１ページの印刷終了後のコードメ
モリ１への印刷データ格納に要する時間を短縮でき、連
続印刷が可能となり、スルーブツトが向上する。

〔実施例〕

（ａ）　　一実施例の説明 第２図は本発明の一実施例構成図である。

図中、第１図及び第３図で示したものと同一のものは同
一の記号で示してあり、ＩＱａは偏差回路であり、ライ
ト垂直アドレスＹｗとリード垂直アドレスＹｒとの偏差
（絶対値）をとるもの、１ｏｂは比較回路であり、偏差
回路１０ａの偏差と所定値ｎとを比較し、偏差が所定値
ｎ以上なら余裕信号をＭＰＵ４へ発するもの、４０ａ、
４０ｂは各々書込（ライト）アドレスレジスタであり、
各々コードメモリ１ａ、１ｂへ書込アドレスを与えるも
の、４１ａ、４１ｂは各々読出（リード）アドレスレジ
スタであり、各々コードメモリ１ａｓ１ｂへ読出アドレ
スを与えるもの、４３は所定値レジスタであり、制限値
である所定値ｎを格納してお（ものであり、１１はメモ
リ切替回路であり、パターン変換メモリ２とコードメモ
リ１ａ、１ｂとの接続をＭＰＵ４からのメモリ切替信号
によって切替えるものである。

次に第２図構成の動作について説明する。

先づ、コードメモリ１ａに書込アドレスをレジスタ４０
ａより、書込データ（印刷データ）をバスＢ１に与えて
、１ページ分の印刷データを格納する。

１ページ分の印刷データを格納し終ったら、メモリ切替
信号によってメモリ切替回路１１をｄ側にし、コードメ
モリ１ａとパターン変換メモリ２を接続し、印刷開始と
する。

即ち、前述の如く、データ転送終了信号によってＭＰＵ
４はバス切替信号により、・切替回路６．７をｂ側に切
替え、リードアドレスの示すビットパターンをビットマ
ツプメモリ３よりデータ転送回路５に読出す、データ転
送回路５のシリアルデータの印字機構制御部９への転送
中は、バス切替信号によって切替回路６．７をｄ側に切
替え、コードメモリ１ａの内容をパターン変換メモリ２
でビットパターンに変換し、バスＢ２を介し、ライト垂
直アドレスＹ　ｗ　ｓ水平アドレスＸｗの示すビットマ
ツプメモリ３上の位置に書込む。

このようにして、ビットマツプメモリ３へのビットパタ
ーンのリード／ライトをリード優先で交互に繰返す、尚
、リード垂直アドレスＹｒはデータ転送終了信号の到来
毎に歩進する。

一方、判定手段１０では、偏差回路１０ａはライト垂直
アドレスＹｗとリード垂直アドレスＹｒとの偏差をとり
、比較回路ｔａｂは偏差とレジスタ４３の所定値ｎを比
較する。

もし、ビットマツプメモリ３への書込みが、データ転送
回路５への読出しより早い場合には、ビットマツプメモ
リ３への書込み済データ量と読出し済データ量との差（
読出し残量）が大となり、偏差が大きくなる。

この偏差が所定値ｎを越えると比較回路１０ｂは、余裕
信号をＭＰＵ４へ発する。

ＭＰＵ４はこれによってメモリ切替信号を発し、メモリ
切替回路１１は第２図の如くＣ側に接続し、コードメモ
リ１ａとパターン変換メモリ２との接続を断つ。

このため、ビットマツプメモリ３へのビットパターンの
書込みは中断される。

この間、ＭＰＵ４はライトアドレスレジスタ４０ｂによ
り書込アドレスをバスＢ１より印刷データを与え、コー
ドメモリ１ｂに次ページの印刷データを格納する。

この間切替回路６．７は、バス切替信号によってｂ側に
しておき、いつでもビットマツプメモリ３へのデータ転
送回路５へのリードを可能とする。

ＭＰＵ４は判定子′＆１０の余裕信号を監視し、偏差回
路１０ａの偏差（読出し残量）が小となり所定値ｎ以下
となって比較回路１０ｂから余裕信号が発せられなくな
ると、ＭＰＵ４はメモリ切替信号によってメモリ切替回
路１１をｄ側に切替え、再びコードメモリ１ａとパター
ン変換メモリ２を接続する。従って、書込みサイクルで
は、ビットマツプメモリ３にコードメモリ１ａの印刷デ
ータ対応のビットパターンが書込まれる。

このようにして、１ページ分の印刷動作が終了すると、
ＭＰＵ４は、コードメモリ１ｂに次ベージの残量の印刷
データを書込んで、印刷開始する。

この時は、ビットマツプメモリ３への書込みのため、メ
モリ切替回路１１はＣ側に切替わり、コードメモリ１ｂ
とパターン変換メモリ２が接続される。

このようにして、１ページの印刷動作中に次ページの印
刷データの準備ができ、１ページの印刷終了後火ページ
の印刷開始までの時間を短時間にできる。

（ｂ）　　他の実施例の説明 上述の実施例において、ビットマツプメモリ３の読出し
残量が大となると、コードメモリ１ｂへの印刷データの
書込みを、予め定めた書込みサイクルのみならず読出し
サイクルにも行っているが、ＭＰＵの能力に応じて、こ
れを書込みサイクルのみ行ってもよい。

又、読出し残量を垂直アドレスの比較、即ちライン数の
比較によっているが、バイト数の比較によって行っても
よい。

更に、ビットマツプメモリ３の読出しを１ラスタ分のバ
イト数毎に行っているが、例えば２バイト読出して、２
バイトの転送中に書込みを行うようにサイクルを定めて
もよい。

以上本発明を実施例により説明したが、本発明は本発明
の主旨に従い種々の変形が可能であり、本発明からこれ
らを排除するものではない。

〔発明の効果〕

以上説明した様に、本発明によれば印刷中に次ページの
印刷データを準備することができるので、安価なバンド
ビットマツプメモリを用いても、連続印刷が可能となり
、スルーブツトが向上するという効果を奏し、ページプ
リンタの高速化及び低価格化に寄与するところが大きい
。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は本発明の一実施例構成図、 第３図は従来技術の構成図、 第４図は従来技術の説明図である。 図中、１、１ａ、１ｂ・−・−・コードメモリ、２−パ
ターン変換メモリ、 ３−　ビットマツプメモリ、 ４−・−制御部、 １〇−判定手段。

Claims (1)

1. 【特許請求の範囲】 １ページ分の印刷データを格納するコードメモリ（１）
   、 該コードメモリ（１）の内容を印刷すべきビットパター
   ンに変換するパターン変換手段（２）と、数分の１ペー
   ジ分のビットパターンを格納しうるビットマップメモリ
   （３）とを有し、 書込みアドレスに従い該ビットパターンを該ビットマッ
   プメモリ（３）に書込む書込みサイクルを実行するとと
   もに、読出しアドレスに従い該ビットマップメモリ（３
   ）から該ビットパターンを読出す読出しサイクルを実行
   して、１ページ分の印刷すべきビットパターンを出力す
   るページプリンタ制御方式において、 該コードメモリを一対（１ａ、１ｂ）設けるとともに、 該書込みアドレスと該読出しアドレスを比較し、該ビッ
   トマップメモリ（３）への書込みに余裕があるかを判定
   する判定手段（１０）を備え、該書込みに余裕がある時
   には、該一対のコードメモリ（１ａ、１ｂ）の内空いて
   いるコードメモリに次のページの印刷データを書込むよ
   うにしたことを 特徴とするページプリンタ制御方式。