JPS6121528A - コ−ド変換方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明はコード変換方式、特に、入出力装置と該入出力
装置を制御する制御装置との間のコード変換方式に関す
る。

（技術の背景） 情報処理装置を構成する入出力装置や端末装置（以下入
出力装置と総称する）には、演算処理装置や入出力制御
装置等センタ系装置におけるコード体系とは異なる種−
々のコード体系が採用されていることが多い。これらの
コード体系には１周知のように、ＦＢＣＤＩＣ、ＡＳＣ
ＩＩ　、ＪＩＳ　７　、ＪＩＳ８等がある。コード体系
を異にする装置の間、実際には七／り糸装置と入出力装
置間でデータ転送を行なうときには、コード変換が必要
になるが、コード変換は情報処理上は、一種のオーバー
ヘッドと見做されるため、コード変換は少歇の付加手段
で迅速に行なわれることが望まれる。

（従来技術） 従来のこの種のコード変換方式は、入出力装置実装単位
である入出力ボートごとにコード変換専用のメモリを配
置し、該メモリに当該入出力装置に対応するコード変換
表を予め格納しておき、データ転送−には転送対象デー
タで前記コード変換表をアクセスするようにしている。

　。

このような従来構成においては、メモリは入出力ボート
ごとに配置されるため、たとえ同一コード体系の入出力
装置が複数個あっても、同一コード変換表を格納するメ
モリが前記個数だけ重複して設けられることにな９、メ
モリや、コード変換表ロードのための時間を無駄使いす
ることになるという欠点がある。

（発明の目的） 本発明の目的は、フード変換専用メモリの歩容量化が・
可能なコード変換方式を提供することにある。

（発明の構成） 本発明の方式は、入出力装置と該入出力装置を制御する
制御装置との間のコード変換方式に訃いて、 前記入出力装置の共通データバスと前記制御装置との間
のデータバスにコード変換専用のメモリを直列接続し。

該メモリに少なくとも１種類のコード変換ｉｔ−予め格
納しておき、 前記制御装置ｉたは前記入出力装置のうちの少なくとも
１つから他へのデータ転送時には前記制御装置の指示に
応答して前記コード変換表の１つを転送対象データでア
クセスするようにしたことを特徴とする。

（実施例） 次に本発明の実施例について図面を参照して詳細に説明
する。

第１図は本発明の一実施例を示すブロック図である。

第１＠を参照すると、本実施例はＮ個のコードメモリＣ
ＭＩ　、０Ｍ２・・・ＣＭＮと、２個のデータ入カレジ
スタＤ工ｌおよびＤＩ２と、２個のｆ−タ出力レジスタ
ＤＯＩおよびＤＯ２と、アドレスレジスタＡＲＧと、マ
ルチプレクサＭＰＸと、コマノドレジスタＣＲＧと、デ
コーダＤＥＣと、モードレジスタＭＲＧとで構成されて
いる。

データ入力レジスタＤＩ２０入力とデータ出力レジスタ
ＤＯ２の出力とが共通接続されるバスＤＢＳには、Ｎ／
Ｆ個以上の複数の人中力装置（図示は省略）が、それぞ
れの入出力ボートを介して接続されている。これらの入
出力装置の間では異なるコード体系の入出力装置がＮ／
２群あり、各群の入出力装置は１または複数個である。

−一方、データ入カレジスタＤＩＩおよびアドレスレジ
スタＡＲＧの各入力と、データ出力レジスタＤＯＩの出
力とが共通接続されるバスＣＢＳは、前記入出力装置を
制御する制御装置（図示は省略）に接続される。制御装
置のコードメモリ、すべての入出力装置のコード体系と
異なっている。

バスＣＢＳとＤＢＳとは、制御装置と入出力装置との間
のデー−パスを形成しており、該データバスを介して双
方向のデータ転送ができるようになっている。

Ｎ個のコードメモリＣＭＸ（Ｘ＝１−Ｎ）のそれぞれは
、相互に異なるコード変換表を記憶するだめのＲＡＭで
あり、この各コード変換表は、制御装置と、合計Ｎ／２
種類のコード体系を採用している各入出力装置との間の
コード変換に対応する。各コードメモリＣＭＸはコード
変換表のみを蜂納し、コード変換専用のメモリとして機
能する。

各コードメモリＣＭＸには、アドレス信号ＡＤ８と書込
データ信号ＷＤ８と読み書き制御信号ＲＷＳとが共通的
に供給可能になりており、コードメモＩＪＣＭＸ個別に
入力するチップセレクト信号Ｃ８Ｘに応答して、１つの
コードメモＩＪｃＭＸのみが活性化でき慝ようになって
いる。また、各コードメモリＣＭＸからの読出データは
フイヤードオアされ、読出データ信号ＲＤ８としてまと
められる。

データ出力レジスタＤＯ１とＤＯ２は、ともに読出デー
タ信号ＲＤＳを保持することができ、読出データ信号Ｒ
Ｄ８は、それぞれバスＣＢＳとＤＢＳを介して、それぞ
れ制御装置と入出力装置に出力できる。データ出力レジ
スタＤＯＩとＤ０２の活性化は、後述のモードレジスタ
ＭＲＧからの出力制御信号ＯＣ８に応答して定まる。

データ入力レジスタＤＩＩとＤＩ２は、それぞれバスＣ
ＢＳとＤＢＳからの入力データを保持し、マルテプレク
ｖＭＰＸに供給し、アドレスデータ１ＡＲＧはバスＣＢ
Ｓからのアドレスデータを保持し、マルチプレクサＭＰ
Ｘに供給する。

マルチプレクサＭＰＸは、モードレジスタＭＲＧからの
切替信号ＭＸＳに応答して、アドレスレジスタＡＲＧの
出力であるアドレスデータ入ＤＤ。

データ入力レジスタＤＩＩの出力である入力データ信号
ＩＤＩまたはデータ入力レジスタＤＩ２の出力である入
力データ信号ＩＤ２のいずれか１つを選択して、アドレ
ス信号ＡＤ８として出力する。

コマンドレジスタＣＲＧは、制御装置からのコマンドを
保持して、デコーダＤＥＣに出力する。

コマンドに含まれる情報は、コードメモリＣＭＸの指定
と、コードメモＩＪｃＭＸの読み書き指定と、コード変
換の方向指定とである。デコーダは、このコマンドを解
読して、モードレジスタＭＲＧに解読結果である各種の
制御信号をセットする。これらの制御信号は、コードメ
モＩＪＣＭＸに供給するチップセレクト信号Ｃ８Ｘおよ
び読み書き制御信号ＲＷ８と、データ出力レジスタＤＯ
ＩおよびＤＯ２に供給する出力制御信号ＯＣ８と、マル
チプレクサＭＰＸに供給する切替信号ＭＸＳである。

さて、以上の個別的な説明に基づいて、次に本実施例の
動作を説明する。

先ず、コードメ％ＩＪＣＭＸへのコード変換表のロード
が必要であるが、該ロードは次のようにして行なわれる
。制御装置はコマンドレジスタＣＲＧにコマンドをセッ
トし、かつバスＣＢ８１に介して。

アドレスレジスタＡＲＧにアドレスデータを、またデー
タ入力レジスタＤＩＩに入力データを出力する。アドレ
スデータはコード変換前のコード体系に属するコードで
あり、入力データはコード変換後のコード体系に属する
コードである。

このときに上記コマンドに基づいてモードレジスタＭＲ
Ｇにセットされる切替信号ＭＸＳは、マルチプレクサＭ
ＰＸがアドレス信号ＡＤ８としてアドレスデータＡＤＤ
を選択し、また読み書き制御信号ＲＷ８は書込動作を指
定している。モードレジスタＭＲＧは％１つだけ有意化
されたチップセレクト信号をも保持しているため、該チ
ップセレクト信号が供給されているコードメモリが活性
化され、アドレス停号ＡＤＳによって指定されるアドレ
スに、データ入力レジスタＤＩＩが保持する入力データ
ＩＤＩが書込データ信号ＷＤＳとして書き込まれる。

１アドレスへの書込動作が終了すると、制御装置はアド
レスデータと入力データとを更新しながら、１セツトの
コード変換表の書込が終了するまで、上述のような書込
動作を繰り返す。１つのコードメモリへのコード変換表
のロードが終了すると、必要に応じて、制御装置は別の
チップセレクト信号を有意化するようなコマンドを出力
することによって、該チップセレクト信号に応答して活
性化するコードメモリに他のコード変換表をロードでき
る。

次に、このようにしてロードしたコード変換表を使用し
てコード変換を行なうときについて説明する。コード変
換はデータ転送時に行なわれ、データ転送の方向に対応
して、制御装置と入出力装置のうちのいずれか一方が、
゛それぞれデータ入力レジスタＤＩＩまたはＤＩ２にデ
ータ転送対象データを出力する。

この場合に、制御装置が出力するコマンドは、データ出
力レジスタＤＯＩとＤＯ２のうちの一方（データ転送方
向による）を活性化する出力制御信号ＯＣ８と、マルチ
プレクサＭＰＸがアドレス信号ＡＤ８として入力データ
ＩＤ１とＩＤ２のうぢの一方（データ転送方向による）
ｔ−選択する切替信号ＭＸＳと、読出動作を指定してい
る読み書き制御信号ＲＷ８と、１つだけ有意化されたチ
ップセレクト信号Ｃ８Ｘとを発生させるようなものであ
る。チップセレクト信号Ｃ８Ｘは、コード変換に対応す
るコード変換表を格納しているコードメモＵＣＭＸを活
性化するようものだけが有意化゛される。

制御装置から入出力装置に向ってデータ転送が行なわれ
るときには、マルチプレクサＭＰＸは入力データＩＤＩ
　ｔ−受は入れ、チップセレクト信号Ｃ８Ｘに応答して
活性化されているコードメモリの入力データよりｌで指
定されるアドレスを読み出し、該読出データ信号ＲＤ８
をデータ出力レジスタＤＯ２とバスＤＢＳとを介して入
中力装置に送出する。この読出データ信号Ｒ，Ｄ８が、
入力データＩＤ１ｔ−所定のコード変換表によってコー
ド変換されたデータであることは、前述のコード変換表
ロード過程を想起すれば容易に理解できる。

反対に、入出力装置から制御装置に向ってデータ転送を
行なう場合には、アドレス信号ＡＤ８として入力データ
ＩＤ２が使用され、このときの読出データ信号ＲＤ８は
、データ出力レジスタＤ０１とバスＣＢＳとを介して制
御装置に送出される。

以上に説明した実施例においては、データ転送時には必
ずコード変換を行なうようになっているが、コード変換
をしないバスを設けた実施例の実現は容易である。すな
わち、コードメモリＣＭＸと同位置に、単なるバッファ
回路を設け、該バッファ回路にはアドレス信号ＡＤ８お
よびチップセレクト信号のみを供給し、コード変換不要
時にはこのチップセレクト信号を有意化するような信号
を出力させるようなコマンドを発生させればよい。

また、以上に説明したすべての実施例においては、コー
ドメモリＣＭＸのそれぞれがチップセレクト信号Ｃ８ｘ
によって選択される独立したアドレス空間を有している
が、アドレス信号ＡＤ８のビット数をｌｏｇｓＮだけ増
数することによって、全コードメモリＣＭＸについてア
ドレス空間全統合化、チップセレクト信号Ｃ８Ｘを不要
化するようにしてもよい。

さらに、以上に説明したすべての実施例において、コー
ドメモリＣＭＸをＲＯＭで実現し、コードメモＩＪＣＭ
Ｘの低価格化と続出動作の高速化を図るようにしてもよ
い。

また、以上に説明したすべての実施例において、入出力
装置から制御装置へのデータ転送あるいはコード変換が
不要の場合には、第１回においてデータ入力レジスタＤ
Ｉ２と、データ出力レジスタＤＯＩと、これらに附随す
るバスと、出力制御信号ＯＣ８とを削除するようにして
もよい。

（発明の効果） 本発明によれば、以上のような構成の採用によって、す
べてのコード変換表がすべての入出力装置に共用化可能
になるため、同一の司−ド変換表を使用する複数の入出
力装置を備えた情報処理装置においては、コードメモリ
容量とコード変換表ロード時間との節約ができるように
なり、ｔた少量のメモリ容量で双方向のデータ転送に対
するコード変換が可能になる。

【図面の簡単な説明】

ＣＭｌ、ＣＭ２〜ＣＭＮ・川・・コードメモ１ハＤ１１
、ＤＩ２・・・・・・データ入力レジスタ、ＤＯＩ、Ｄ
Ｏ２・・・・・・データ出力レジスタ、ＡＲＧ・・・・
・・アドレスレジスタ、ＣＲＧ・・・・・・コマ／ドレ
ジスタ、ＤＥＣ・・・・・・デコーダ、ＭＲＧ・・・・
・・モードレジスタ、ＭＰＸ・・・・・・マルチプレク
サ、ＣＢＳ、ＤＢＳ・・・・・・バス。 手続補正書（方式） ６０．８．１３ 、特許庁長官　殿 １、事件の表示　　　昭和５９年特　　許願第５０４４
２号２、発明の名称　　　コード変換方式 ３、補正をする者 事件との関係　　　　　　　出　願　人東京都港区芝五
丁目３３番１号 （４２３）、　　　日本電気株式会社 代表者　関本忠弘 ４、代理人 ６、補正の対象 明細書の「図面の簡単な説明」の欄 ７　補正の内容 第１３頁第１０行目と第１１行目との間に記載「第１図
は本発明の一実施例のブロック図である。」を追加しま
す。　　　　　　　　　　　　　　　　、／−一１、′
−゛ （゛　　・

Claims (1)

1. 【特許請求の範囲】 入出力装置と該入出力装置を制御する制御装置との間の
   コード変換方式において、 前記入出力装置の共通データバスと前記制御装置との間
   のデータバスにコード変換専用のメモリを直列接続し、 該メモリに少なくとも１種類のコード変換表を予め格納
   しておき、 前記制御装置または前記入出力装置のうちの少なくとも
   １つから他へのデータ転送時には前記制御装置の指示に
   応答して前記コード変換表の１つを転送対象データでア
   クセスするようにしたことを特徴とするコード変換方式
   。