JPS61212890A - Ｃｒｔデイスプレイ表示回路 - Google Patents
Ｃｒｔデイスプレイ表示回路Info
- Publication number
- JPS61212890A JPS61212890A JP60053668A JP5366885A JPS61212890A JP S61212890 A JPS61212890 A JP S61212890A JP 60053668 A JP60053668 A JP 60053668A JP 5366885 A JP5366885 A JP 5366885A JP S61212890 A JPS61212890 A JP S61212890A
- Authority
- JP
- Japan
- Prior art keywords
- address
- character
- crt display
- clock
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ｃ産業上の利用分野）
不発Ｆ！ＡはＣＲＴディスプレイ表示回路に関する。
（従来の技術）
従来ＣＲ，Ｔディスプレイにおいて文字表示を行々う場
合、表示すべきデータを格納するコードメモリと、この
データを読出すためのアドレスや表示タイミングを制御
するＣＩ（、Ｔ制御部と読み出されたコードに対応する
文字フォントを発生するキ路により構成されている表示
回路により行なわれる。
合、表示すべきデータを格納するコードメモリと、この
データを読出すためのアドレスや表示タイミングを制御
するＣＩ（、Ｔ制御部と読み出されたコードに対応する
文字フォントを発生するキ路により構成されている表示
回路により行なわれる。
この方式は現在も多数のパーソナルコンピ−タやＣＲＴ
ディスプレ装置で使用されている。ところが最近はビデ
オデータ端末装置の人間工学的問題点が指摘され、表示
装置で発生するンリッカーの問題がクローズアップされ
て来た。これを解決するためには表示スピードを増大せ
ねばならない。
ディスプレ装置で使用されている。ところが最近はビデ
オデータ端末装置の人間工学的問題点が指摘され、表示
装置で発生するンリッカーの問題がクローズアップされ
て来た。これを解決するためには表示スピードを増大せ
ねばならない。
一方漢字表示を行なう機会が増えこのためには、英、数
、かな文字と比較して文字構成にドットマ必要とする。
、かな文字と比較して文字構成にドットマ必要とする。
この為、表示走有線の本数を増加させてやることが必要
となり、表示走査線本数の増加による表示周波数の低下
を防ぐ為、表示周波数を上げることでカバーしていかね
ばならない。
となり、表示走査線本数の増加による表示周波数の低下
を防ぐ為、表示周波数を上げることでカバーしていかね
ばならない。
（発明が解決しようとする問題点）
上記のように従来のＣｆＬ’ｌ’ディスプレイの表示回
路では漢字表示、ンリッカ問題の解決のための表示周波
数増大、す々わち１文字の表示時間の短縮に対処するた
め、より高速の文字発生器を使用せねばならないという
問題点がある。
路では漢字表示、ンリッカ問題の解決のための表示周波
数増大、す々わち１文字の表示時間の短縮に対処するた
め、より高速の文字発生器を使用せねばならないという
問題点がある。
そこで本発明では文字発生動作を並列に行々うことによ
り低速文字発生器でも十分高速文字１表示をすることが
できる経済的なＣＢ、Ｔディ２１フ４表示回路を提供す
るものである。
り低速文字発生器でも十分高速文字１表示をすることが
できる経済的なＣＢ、Ｔディ２１フ４表示回路を提供す
るものである。
（問題点を解決するための手段）
本発明の装置は、ＣＲ，Ｔディスプレイに表示する文字
のコードを格納するｎ個（ｎは２以上の自然数）の文字
コード格納手段と、前記文字コード格納手段のそれぞれ
に設けられ文字コードの入力に応答して文字パターンを
発生するｎ個の文字パターン発生手段と、供給されるク
ロックを予め定めた時間だけ遅延させるクロック遅延手
段と、ＣＲＴディスプレイ画面の文字表示アドレスデー
タの供給を前記クロック毎にうけ対応する前記文字コー
ド格納手段に対応するアドレスデータを分配するアドレ
ス発生分配手段と、前記ｎ個の文字パターン発生手段か
らの文字パターンの供給と前記クロック遅延手段から遅
延されたクロックの供給とをうけ対応する文字パターン
を遅延されたクロック毎に切換出力する切換手段とを含
んで構成される。
のコードを格納するｎ個（ｎは２以上の自然数）の文字
コード格納手段と、前記文字コード格納手段のそれぞれ
に設けられ文字コードの入力に応答して文字パターンを
発生するｎ個の文字パターン発生手段と、供給されるク
ロックを予め定めた時間だけ遅延させるクロック遅延手
段と、ＣＲＴディスプレイ画面の文字表示アドレスデー
タの供給を前記クロック毎にうけ対応する前記文字コー
ド格納手段に対応するアドレスデータを分配するアドレ
ス発生分配手段と、前記ｎ個の文字パターン発生手段か
らの文字パターンの供給と前記クロック遅延手段から遅
延されたクロックの供給とをうけ対応する文字パターン
を遅延されたクロック毎に切換出力する切換手段とを含
んで構成される。
（実施例）
次に本発明の実施例について図面を参照して説明する。
第１図は本発明一実施例を示すブロック図である。第１
図のＣＥｔＴディスプレイの表示回路は、ＣＩ（Ｔ制御
部１と、アドレス発生分配部２と、コードメモリ３−１
．３−２と、バッファメモリ４−１．．４−２と、文字
発生器５−１．５−２と、切換部６と、並直列変換部７
とから構成される。
図のＣＥｔＴディスプレイの表示回路は、ＣＩ（Ｔ制御
部１と、アドレス発生分配部２と、コードメモリ３−１
．３−２と、バッファメモリ４−１．．４−２と、文字
発生器５−１．５−２と、切換部６と、並直列変換部７
とから構成される。
第２図は第１図の動作を示すタイムチャートである。
第１図と第２図とを参照して本実施例の動作について説
明する。
明する。
ＣＥ（、Ｔ制御部１はＣＲ’ｌ”の各部を制御する回路
であるが、本実施例ではアドレス発生のための回路であ
る。すなわちＣＲＴ制御部１はＣＲ’Ｉ’画面の文字表
示アドレスａ（各クロック毎に供給される）を発生しア
ドレス発生分配部２に供給する。
であるが、本実施例ではアドレス発生のための回路であ
る。すなわちＣＲＴ制御部１はＣＲ’Ｉ’画面の文字表
示アドレスａ（各クロック毎に供給される）を発生しア
ドレス発生分配部２に供給する。
１クロック間Ｔは１文字表示期間である。文字表示アド
レスはＯ番地から順次発生する。
レスはＯ番地から順次発生する。
文字表示アドレスａの供給をうけてアドレス発生分配部
２はコードメモＩＪ３−１．３−２へ新た々アドレスｂ
を供給する。アドレスｂは百を越えない最大の整数であ
る。かかる回路は簡単には２個のクロックパルスを単位
として計数するカウンタにより構成できる。アドレスｌ
〕は２Ｔ時間コードメモリ３−１および３−２に供給さ
れる。
２はコードメモＩＪ３−１．３−２へ新た々アドレスｂ
を供給する。アドレスｂは百を越えない最大の整数であ
る。かかる回路は簡単には２個のクロックパルスを単位
として計数するカウンタにより構成できる。アドレスｌ
〕は２Ｔ時間コードメモリ３−１および３−２に供給さ
れる。
コードメモリ３−１とコードメモリ３−２には ６一
ＣＲＴ画面への表示文字に対応するコードが格納されて
いる。格納され方はコードメモリ３−１にはＣＲＴ画面
の偶数番地に表示される文字の対応コードがコードメモ
リ３−１のＯ番地から順に格納されており、コードメモ
リ３−２にはＣＲ’Ｉ”画面の奇数番地に表示される文
字の対応コードがコードメモリ３−２のＯ番地から順に
格納されている。例としてＣＢ、Ｔ画面のＯ番地から順
にＡ、Ｂ。
いる。格納され方はコードメモリ３−１にはＣＲＴ画面
の偶数番地に表示される文字の対応コードがコードメモ
リ３−１のＯ番地から順に格納されており、コードメモ
リ３−２にはＣＲ’Ｉ”画面の奇数番地に表示される文
字の対応コードがコードメモリ３−２のＯ番地から順に
格納されている。例としてＣＢ、Ｔ画面のＯ番地から順
にＡ、Ｂ。
Ｃ，Ｄ、Ｅ、Ｉｉ”、Ｇ、Ｈが表示されるとすると、コ
ニトメモリ３−１にはＯ番地から順に対応するコードＡ
’、 Ｃ／、 Ｅ／、 Ｇ’ （Ａ’はＡの対応コード
）が、コードメモリ３−２にはＯ番地から順に対応する
コードＢ’、 Ｄ’、 Ｆ／、 Ｈ’が格納されてい
る。
ニトメモリ３−１にはＯ番地から順に対応するコードＡ
’、 Ｃ／、 Ｅ／、 Ｇ’ （Ａ’はＡの対応コード
）が、コードメモリ３−２にはＯ番地から順に対応する
コードＢ’、 Ｄ’、 Ｆ／、 Ｈ’が格納されてい
る。
ＣＲＴ制御部１からの文字表示アドレスａとして０番地
および１番地の供給に応答して、アドレス発生分配部２
はアドレスｂとしてＯ番地をコードメモリ３−１．３−
２に２Ｔ時間供給しコードメモリ３−１および３−２は
それぞれ０番地に格納しているコードＡ′およびＢ′を
バランアメモリ４−１および４−２に供給し、バッファ
メモリ４−１および４−２はこれらをう、チして信号Ｃ
−１としてコードＡ′、信号Ｃ−２としてコードＢ′を
それぞれ文字発生器５−１および５−２に供給する。
および１番地の供給に応答して、アドレス発生分配部２
はアドレスｂとしてＯ番地をコードメモリ３−１．３−
２に２Ｔ時間供給しコードメモリ３−１および３−２は
それぞれ０番地に格納しているコードＡ′およびＢ′を
バランアメモリ４−１および４−２に供給し、バッファ
メモリ４−１および４−２はこれらをう、チして信号Ｃ
−１としてコードＡ′、信号Ｃ−２としてコードＢ′を
それぞれ文字発生器５−１および５−２に供給する。
文字発生器５−１および５−２は全く同じ回路であり、
文字コードの供給をうけて文字パターンを発生する回路
である。信号Ｃ−１およびＣ−２の供給をうけて文字発
生器５−１および５−２はそれぞれ信号ｄ−１として文
字パターンＡを、信号ｄ−２として文字パターンＢを発
生し切換部６に供給する。
文字コードの供給をうけて文字パターンを発生する回路
である。信号Ｃ−１およびＣ−２の供給をうけて文字発
生器５−１および５−２はそれぞれ信号ｄ−１として文
字パターンＡを、信号ｄ−２として文字パターンＢを発
生し切換部６に供給する。
文字表示アドレスａの供給から文字パターンＡの発生ま
ではコードメモリおよび文字発生器に要するアクセス時
間があり一定の遅延δを生ずる。。
ではコードメモリおよび文字発生器に要するアクセス時
間があり一定の遅延δを生ずる。。
そこで遅延回路８によりδ時間以上の遅延をクロックに
与へ切換部６に供給し信号ｄ−１およびｄ−２を交互に
１時間づつ並直列変換部７に供給しＣＲ，Ｔ画面に表示
する。切換部７はリングカウンタと論理積回路により構
成できる。
与へ切換部６に供給し信号ｄ−１およびｄ−２を交互に
１時間づつ並直列変換部７に供給しＣＲ，Ｔ画面に表示
する。切換部７はリングカウンタと論理積回路により構
成できる。
以上のように本実施例では１文字表示時間がＴにも拘ら
ずコードメモリおよび文字発生回路を含む文字発生動作
にＴより大なるδ時間以上の時間を与えることができ低
速の文字発生回路で高速表示を行ガうことができる。
ずコードメモリおよび文字発生回路を含む文字発生動作
にＴより大なるδ時間以上の時間を与えることができ低
速の文字発生回路で高速表示を行ガうことができる。
本実施例では文字発生部分の並列動作の数を２個として
説明したが、本発明はこれに限るものではないことは明
かである。
説明したが、本発明はこれに限るものではないことは明
かである。
ａからｂの作成については本実施例ではカウンタの使用
を説明したが、本発明はこれに限るものではなく例えば
ａがｎピットの２進アドレスで並列動作の数が２のとき
には最下位ビットを削除しただけでｂが作成できる。
を説明したが、本発明はこれに限るものではなく例えば
ａがｎピットの２進アドレスで並列動作の数が２のとき
には最下位ビットを削除しただけでｂが作成できる。
本実施例ではアドレスｂの供給を２個のコードメモリに
同時に行っているが、本発明はこれに限るものではなく
時間Ｔ以内の供給遅延であれば適用できることは明かで
ある。
同時に行っているが、本発明はこれに限るものではなく
時間Ｔ以内の供給遅延であれば適用できることは明かで
ある。
本実施例ではアドレス発生分配部で文字表示アドレスａ
をアドレスｂに変換し供給しているが、本発明はこれに
限るものではない。すなわち文字表示アドレスａを変更
しないで、切換部６０回路機能をアドレス発生分配部２
にもたせて供給されるクロックによりコードメモリに分
配してもよい。
をアドレスｂに変換し供給しているが、本発明はこれに
限るものではない。すなわち文字表示アドレスａを変更
しないで、切換部６０回路機能をアドレス発生分配部２
にもたせて供給されるクロックによりコードメモリに分
配してもよい。
この場合にはコードメモリｄ、全く同一のものが使用で
きる。
きる。
（発明の効果）
本発明には文字発生部分を並列に複数個設けることによ
り低速の文字発生回路を使用しても経済的に高速に文字
表示ができるという効果がある。
り低速の文字発生回路を使用しても経済的に高速に文字
表示ができるという効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図の動作を示すタイムチャートである。 ■・・・・・・ＣＲＴ制御部、２・・・・・・アドレス
発生分配部、３−１．３−２・・・・・・コー トメモ
リ、４−１ 、４−２・・・・・・バッファメモリ、５
−１ 、５−２ ・・・・・文字発生器、６・・・・
−・切換部、７・・・・・・並直列変換部、８・・・・
・・遅延回路。
第１図の動作を示すタイムチャートである。 ■・・・・・・ＣＲＴ制御部、２・・・・・・アドレス
発生分配部、３−１．３−２・・・・・・コー トメモ
リ、４−１ 、４−２・・・・・・バッファメモリ、５
−１ 、５−２ ・・・・・文字発生器、６・・・・
−・切換部、７・・・・・・並直列変換部、８・・・・
・・遅延回路。
Claims (3)
- （１）ＣＲＴディスプレイに表示する文字のコードを格
納するｎ個（ｎは２以上の整数）の文字コード格納手段
と、 前記文字コード格納手段のそれぞれに設けられ文字コー
ドの入力に応答して文字パターンを発生するｎ個の文字
パターン発生手段と、 供給されるクロックを予め定めた時間だけ遅延させるク
ロック遅延手段と、 ＣＲＴディスプレイ画面の文字表示アドレスデータの供
給を前記クロック毎にうけ対応する前記文字コード格納
手段に対応するアドレスデータを分配するアドレス発生
分配手段と、 前記ｎ個の文字パターン発生手段からの文字パターンの
供給と前記クロック遅延手段から遅延されたクロックの
供給とをうけ対応する文字パターンを遅延されたクロッ
ク毎に切換出力する切換手段とを含むことを特徴とする
ＣＲＴディスプレイ表示回路。 - （２）ＣＲＴディスプレイ画面のｍ番地（ｍ＝ｐ×ｎ＋
ｑ ｍ、ｐ、ｑは整数でｑ＜ｎ）の文字の文字コードは
ｑ番目の文字コード格納手段のｐ番地に格納されアドレ
ス発生分配手段はｍ番地の供給をうけ対応するアドレス
データとしてｐ番地を発生分配することを特徴とする特
許請求の範囲第（１）項記載のＣＲＴディスプレイ表示
回路。 - （３）ＣＲＴディスプレ画面のｍ（ｍ＝ｐ×ｎ＋ｇ ｍ
、ｐ、ｇは整数でｑ＜ｎ）番地の文字の文字コードは文
字コード格納手段のｍ番地に格納されアドレス発生分配
手段はｍ番地の供給をうけ対応する文字コード格納手段
として第ｑ番目を指定し分配することを特徴とする特許
請求の範囲第（１）項記載のＣＲＴディスプレイ表示回
路
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60053668A JPS61212890A (ja) | 1985-03-18 | 1985-03-18 | Ｃｒｔデイスプレイ表示回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60053668A JPS61212890A (ja) | 1985-03-18 | 1985-03-18 | Ｃｒｔデイスプレイ表示回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61212890A true JPS61212890A (ja) | 1986-09-20 |
Family
ID=12949218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60053668A Pending JPS61212890A (ja) | 1985-03-18 | 1985-03-18 | Ｃｒｔデイスプレイ表示回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61212890A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63222864A (ja) * | 1987-03-12 | 1988-09-16 | Fujitsu Ltd | ページプリンタ制御装置 |
-
1985
- 1985-03-18 JP JP60053668A patent/JPS61212890A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63222864A (ja) * | 1987-03-12 | 1988-09-16 | Fujitsu Ltd | ページプリンタ制御装置 |
| JPH0533913B2 (ja) * | 1987-03-12 | 1993-05-20 | Fujitsu Ltd |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4742344A (en) | Digital display system with refresh memory for storing character and field attribute data | |
| US4075620A (en) | Video display system | |
| KR900008068B1 (ko) | 표시 데이타의 변환 방법 및 그 장치 | |
| JPS6261092A (ja) | 表示装置 | |
| US4556879A (en) | Video display apparatus | |
| JPS61212890A (ja) | Ｃｒｔデイスプレイ表示回路 | |
| US4281393A (en) | Programmable computer terminal system | |
| JPS58182691A (ja) | Ｃｒｔデイスプレイ装置 | |
| JPS628192A (ja) | カ−ソル制御回路 | |
| JPS58194090A (ja) | デイスプレイ装置 | |
| JPH10161638A (ja) | 画像表示装置 | |
| JPS6231886A (ja) | 表示制御装置 | |
| KR880001082B1 (ko) | 저급 crtc의 리셋트 기능을 이용한 로우 테이블 어드레싱 방법 | |
| JPS6364798B2 (ja) | ||
| JPS60244995A (ja) | シフト回路 | |
| JPS58107583A (ja) | 表示装置 | |
| JPS61183690A (ja) | 画像デイスプレイ装置 | |
| JPH087547B2 (ja) | 表示メモリアドレス装置 | |
| JPS59148091A (ja) | 文字図形表示装置 | |
| JPS58187988A (ja) | 文字図形表示装置 | |
| JPS63210993A (ja) | Ｌｃｄ制御方式 | |
| JPH05313643A (ja) | 文字表示装置における文字属性合成装置 | |
| JPS58187989A (ja) | 表示メモリ回路 | |
| JPS61105587A (ja) | Ｃｒｔ制御装置 | |
| JPS63269192A (ja) | 表示装置 |