JPS6320581A - メモリアドレス発生方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ビットマツプ方式の画像発生方式に関する。

（従来の技術） ビットマツプ方式の文字画像発生方式においては、文字
画像は一旦ビットマップメモリに描画された後に、この
内容が印字ドツトデータとして印字部（レーザープリン
タなど）に送られる。この方式は、大容量のビットマツ
プメモリを必要とする欠点はあるが、印字位置や位置方
向のきめ細かな制御が可能であり、また、文字の他に圧
への画像情報を描画てきる。

従来、レーザープリンタ等の文字画像発生部においては
、グラフィック処理（ビットマツプへの画像の描画）は
、ソフトウェアにより行われていた。従って、処理速度
は非常に遅い。

（発明が解決しようとする問題点） グラフィック描画に対して一般市販のＣＲＴコントロー
ラを使用すると、ハードウェアによる描画が可能である
。ＣＲＴコントローラは、本来、ＣＲＴのラスタータイ
ミング制御（水平・垂直同期信号、帰線期間のブランキ
ング線、ドツト輝度信号の送出・制御など）を行うもの
であるが、グラフィック描画用のＣＲＴコントローラは
、さらに、直線、円等の描画を高速に行う機能を備えて
いる。このような高機能のＣＲＴコントローラを用いる
と、ハードウェアによる高速グラフィック描画が実現で
きる。

ところで、ＣＲＴの表示は元々低解像度であるため、Ｃ
Ｒ’ｒコントローラで制御できるメモリ容量は、現在の
ところ最大で＝１０９６　Ｘ　４０９６ドツトであり、
上記のコントローラで十分封込できる。

また、現在のレーザービームプリンタの解像度は、２４
０ｄｐｉ、　３００ｄｐｉが主流でペーパーサイズらＡ
４まてのものが多いので、このコントローラで対処でき
ろ。しかし、今後予想されるペーパーサイズの拡大およ
びプリンタの高解像度化に対応する文字画像発生方式に
用いるビットマツプメモリの容量（たとえば、Ａ３の４
８０ｄｐｉで５６１２Ｘ７９３７ドツト）には上記のコ
ントローラはそのままでは対応できない。従って、ＣＲ
Ｔコントローラの制御メモリを拡張する手段が必要とな
る。

本発明の目的は、狭描画域のＣＲＴコントローラを広描
画域の高速グラフィック処理に使用できるようにしたメ
モリアドレス発生方式を提供することである。

（問題点を解決するための手段） 本発明に係るメモリアドレス発生回路は、最大描画可能
サイズがｎ１ワード×ｍｌライン（ｎワード目×ｍライ
ン目の位置のアドレスはｎ１×ｍ＋ｎ）である描画機能
を持つ描画回路と、この描画回路の発生するアドレスを
ビットマツプメモリのｎ２ワード×ｍ２ライン（少なく
ともｎ２＞ｎｌまたはｍ２＞ｍ１）のエリアのアドレス
（ｎワード目×ｍライン目の位置のアドレスはｎ２ｘｎ
＋ｎ）に変換するアドレス拡張回路とからなることを特
徴とする。

なお、ワードとは、一定ビット長のデータであり、ビッ
トマツプメモリのアドレス：まワード単位で定義されて
いる。

（作　用） 狭描画域の描画回路の発生するアドレスを用いてアドレ
ス拡張回路で所定の関係式を満たずように広描画域のア
ドレスを発生する。

（実施例） 以下、添付の図面を参照して本発明の詳細な説明する。

（ａ）描画アドレス はじめに、ＣＲＴコントローラ使用時のメモリアドレス
の拡張について説明する。

本実施例に使用するＣＲＴコントローラは、最大４０９
６ドツトＸ４０９６ドツトのエリアに描画可能である。

このエリアは、２４０ｄｐｉにおけるＡ３サイズ（２８
０７ドツトＸ３９６９ドツト）およびｌビス１フ”（２
６４０ドツトＸ４０８０ドツト）を十分にカバーできる
大きさである。従って、最大Ａ３（１１″ｘ１７”）に
対応する２４０ｄｐｌのヒツトマツプの場合には、アド
レス拡張等の細工を必要とせず、ＣＲＴコントローラを
そのまま使用することができる。

ところが、解像度が４８０ｄｐｉになると、Ａ３サイズ
ては　５６１３ドツトＸ７９３７ドソト、１１“×１７
′では５２８０ドツトＸ８１６０）ットの描画エリアを
必要とするので、ＣＲＴコントローラ１個では対応でき
ない。たとえば、第２図に、Ａ３．４８０ｄｐｉの場合
のビットマツプＲＡＭの構成を示す。同様に、第３図と
第４図に、それぞれＡ　４　ｔｓ？ｔ、Ａ４縦の場合の
ヒツトマツプＲＡＭの構成を示す。ここに、左上を原点
（アドレス＝０）としている。従って、１つのＣＲＴコ
ントローラで描画可能なエリアは、ａ領域であり、他の
す、　ｃ、　ｄｊＪｊ域は、このＣＲＴコントローラで
は描画できない。この場合、ａ、　ｂ、　Ｃ，ｄの各領
域に各々専用のＣＲＴコントローラを使用すれば、この
問題は解決できる。し９＼し、ＣＲＴコントローラその
ものはかなり高価なＬＳＩであり、出来れば、１個のＣ
ＲＴコントローラで全領域をカバーしたい。

第１表は、４８０ｄｐｉの場合の各ペーパーサイズに対
応するドツト数を示す。この表で、構ドツト数あるいは
縦ドツト数が４０９６ドツトを越えるものについては、
１個のＣＲＴコントローラのみては描画できないわけで
ある。

以下余白 第１表を整理すると、ＣＲＴコントローラの描画領域か
らのはみ出し方として４つのタイプがあることがわかる
。第５図（ａ）〜（ｄ）に、それぞれ、４つのタイプを
示す。タイプＡ（第５図（ａ））は、Ａ４！１！ｉのよ
うに、横にはみ出るタイプである。タイプＢ（第５図（
ｂ））は、Ａ４縦のように、縦にはみ出るタイプである
。タイプＣ（第５図（Ｃ））は、Ａ３のように、縦と横
にはみ出るタイプである。

タイプＤ（第５図（ｄ））は、縦横ともはみ出ないサイ
ズである。第２図、第３図、第４図は、それぞれ、タイ
プＣ、タイプＡ、タイプＢのメモリ構成の一例を示す。

さて、第２図〜第４図においてａ　、　ｂ　、、ｃ　、
、　ｄ各領域を描画する時、４０９６Ｘ４０９６ドソト
のＣＲＴコントローラを用いると、Ｃｒ’（Ｔコントロ
ーラアドレス（ＣＲＴＣアドレス）とビットマツプＲＡ
Ｍのアドレス（ｒ３〜１アドレス）との間には一定の関
係があることがわかる。いま、アドレスの原点は、左上
とし、横方向は、ワード単位（ｌワード−１６ドツト）
で表わす。８Ｍアドレスを下側に、これに対応するＣＲ
ＴＣアドレスを上側に示す。両アドレスとも、１６進コ
ードで表わす。

このとき、次の一般式が成り立つ。

ＢＭアドレス＝ＣＲＴＣアドレス（ＧＨＩＪＫ　Ｈ）■
＋　ＣＲＴＣアドレス（上位３桁Ｘ６０Ｈ）（＝ＧＨＩ
　）Ｉ　Ｘ　６０　Ｈ）　　■＋１００Ｈ■ ＋　　１６００００Ｈ■ ＋Ｆ９０００ｏ　　　　　　　　　　　　■が成り立つ
。（Ｇ、Ｈ，１，Ｊ、には、ＣＲＴコントローラの発生
するＣＲＴＣアドレスの各桁の値を表わす。）ここに、
第１項は、全ての領域（ａ。

ｂ、ｃ、　ｄ）に対し必要な項である。第２項は、第５
図（ａ）、　（Ｃ）に示したように、横方向にはみ出る
す、イズに対しては全ての領域（ａ、　ｂ、　ｃ、　ｄ
）に対し必要な項である。ＣＲＴコントローラの発生す
るアドレスエリアの横幅がこの巾であるので、ＣＲＴＣ
アドレスの上位のビットを利用して、これに定数をかけ
て得られる。第３項は、横方向にはみ出るサイズについ
て、横方向にはみ出た領域（ｂ、　ｄ）に対してのみ必
要な項である。第４項は、横方向にも縦方向にもはみ出
るサイズについて（第５図（Ｃ）参照）、縦方向にはみ
出た領域（ｃ、　ｄ）に対して必要な項である。第５項
は、第５図（ｂ）に示したように、横方向にはみ出ない
が縦方向にはみ出るサイズに対して縦方向にはみ出た領
域（Ｃ）について必要な項である。この中で、第２．４
．５項は、ペーパーサイズにより変わる。

これらをタイプＡ、Ｂ、Ｃ（第５図）につき−覧表にま
とめると、第２表のようになる。

以下余白 具体例で説明すると、第２図のＡ３（４８０ｄｐｉ）の
描画アドレスにおいて、ａ領域では ８Ｍアドレス−ＧＨＩＪＫＨ＋ＧＨＩＸ６０Ｈ３１０ｕ
　　　＝２５０Ｈ＋（２Ｘ６０）Ｈここに、上側は一般
式、下側は具体的な式を示す（以下、同様）。

ｂ領域では、 Ｉ３Ｍアドレス＝ＧｌｌｌＪＫ　Ｈ＋　（Ｇ）ｌｌｘ　
６０）　＋＋　＋　１００　Ｈ４１０ｏ　　　＝２５０
Ｈ＋２Ｘ６０Ｈ＋１００ＨＣ領域では、 ＢＭアドレス＝ＧＨＩＪＫｏ　＋ＧＨＩＸ６０Ｈ＋１６
００００）＋１６０３１０Ｈ＝２５０Ｈ＋２Ｘ６０Ｈ＋
１６００００Ｈｄ領域では、 ＢＭアドレス＝ＧＨＩＪＫｕ　＋ＧＩｌ］　ＨＸ６０Ｈ
＋　１００Ｈ＋　１６００００　Ｈ １６０４１０１４＝２５０Ｈ＋２Ｘ６旧ｔ　＋　１００
　Ｈ＋　１６００００　Ｈ第３図のＡ４縦（４８０ｄｐ
ｉ）の描画アドレスにおいて、ａ領域では、 ８Ｍアドレス−〇ＨＩＪＫＨ ２００Ｈ＝　２００　ｕ Ｃ領域 ＢＭアドレス＝ＧＨＩＪＫＨ＋Ｆ９０００）ＩＦ９１５
０Ｈ＝ｌ　５０Ｈ＋Ｆ９０００Ｈ第４図のＡ４横（４８
０ｄｐｉ）の描画アドレスにおいて、ａ領域では、 ＢＭアドレス＝ＧＨＩＪＫＨ＋ＧＨＩＨＸ６０Ｈ３１０
Ｈ＝２５０Ｈ＋２ＨＸ６０）１ ｂ領域では、 ＢＭアドレス＝ＧＨＩＪＫＨ＋ＧＨＩ。

Ｘ　６０　Ｈ＋　１００　Ｈ ４１０Ｈ＝２５０Ｈ＋２ＨＸ６０）＋ ＋１００８ なお、ビットマツプメモリのエリア（ｎ２ワード×ｍ２
ライン）がＣＲＴコントローラの描画できるエリア（ｎ
ｌワード×ｍ１ライン）に比べて、ｎ２　＞ｋｌ　ｘｎ
ｌまたはｍ２　＞ｋ２　ＸＴＩＩＩ　　（ここにｋｌ、
に２は２以上の整数）である場合も、同様に関係式を得
ることができる。

（ｂ）アドレス拡張部の構成 以上に説明した描画アドレスの一般式を用いてアドレス
を拡張することができる。

実際に描画する場合のアドレスの動きに着目する。

■項は、ＣＲＴコントローラからのアドレス出力である
から、ＣＲＴコントローラの描画進行と共に変化する。

■項は、ＣＲＴコントローラの描画進行と共に変化する
が、ＧＨＩの値そのものは、スキャンラインＮｏ、に相
当する値である。（横方向を４０９６ドツト（＝１００
ｕワード）にした意味がここにある。） ■、■、■の各項は、描画領域が決定されれば、その領
域内に描画する限り一定値であり、ペーパーサイズと領
域により決まる値である。

（１）そこで、第１図のアドレス拡張部（第６図）のブ
ロック図に示すように、上記一般式中の■＋■＋■の和
は、マイクロプロセッサ（第６図）により、各描画領域
ごとにオフセットレジスタ２に設定することとする。オ
フセットレジスタの出力信号は、加算器４に送られる。

（２）■項は、ペーパーサイズにより決定される定数（
６０ｏ、４Ｂ＋＋または３１Ｈ）と上位２桁（ＧＨ１）
の積である。この乗算をハードウェアにて実施すること
もできる。しかし、非常に高価なものとなるため、乗算
そのものは、ペーパーサイズの決定時または変化時にソ
フトウェアにより計算し、ＧＨＩＨをアドレスとするＲ
　Ａ　Ｍ　３に結果をロードすることとし、描画時には
、Ｃｒ（Ｔコントローラｌより発生する上位３桁（ＧＨ
Ｉ）によりアクセスし、■項が本ＲＡＭ３から加算器４
に出力されるようにする。

（３）■＋■＋（■＋■＋■）は、ハードウェアである
加算器４により、高速加算する。加算値は、ビットマツ
プメモリ２８（第６図）のアドレス端子に送られる。

第６図に、このアドレス拡張部を用いた文字画像発生部
のブロック図を示す。

文字画像発生部を制御するマイクロプロセッサ（ＣＰＵ
）１１は、バスを介して、システムのプログラムを格納
したシステムＲＯＭ１２）プログラムのワークエリアで
あるシステムＲＡ　Ｍ　１３およびこのシステムＲＡＭ
１３のＤＲＡＭコントロール部に接続され、さらに、描
画制御コマンドをレジスタ１５に送る。また、ＣＰＵＩ
Ｉは、エンジン（印字部）とのインターフェース部１６
と外部とツインターフエース部１７に接続される。外部
から送られる印字情報は、外部インターフェース部１７
を介して受信される。

レジスタ１５に記憶されているＣＰＵＩＩがら送られた
描画制御コマンドは、フォントアドレス部２１、ビット
マツプアドレス部２２）文字描画タイミング発生部２３
、エンジン出力アドレス発生部２４およびＣＲＴコント
ローラｌに送られる。

文字情報の印字の場合、フォントアドレス発生部２１は
、文字描画タイミング発生部２３の発生するタイミング
で、フォントメモリ部２６をアクセスして、その文字の
ビット画像は、データ加工部２７を介してビットマツプ
メモリ２８のデータ端子に送られる。フォント情報の一
部は描画制御コマンドレジスタ１５に送られ、ＣＰＵに
より読み出され、１文字を書き込むためのビットマツプ
アドレスを計算し、その先頭アドレスをビットマツプア
ドレス発生部２２にセットする。一方、グラフィック描
画の場合は、ｃＰＵはＣＲＴコントローラｌに描画すべ
きコマンドを送り、アドレス拡張部２９の加算器４は、
ビットマツプメモリ２８にアドレスを送る。そして、グ
ラフィック描画タイミング発生部３０のタイミングでビ
ットマツプメモリ２８にビットデータが書き込まれる。

なお、アドレス拡張部２９のオフセットレジスタ２とＲ
ＡＭ３には各々前述の一般式中の■＋■＋■および■の
データがＣＰＵにより予め書き込まれている。

プリントの際には、エンジン出力アドレス発生部２４は
、ビットマツプメモリ２８をアクセスするためのアドレ
スを発生し、そのアドレスのデータは、８ビツトビデオ
データとしてエンジンインターフェース１６を介してレ
ーザプリンタ部へ送られる。

（発明の効果） 狭描画域用のＣＲＴコントローラにより、広描画域まで
対応できる。

【図面の簡単な説明】

第１図は、ＣＲ’Ｉ’コントローラとアドレス拡張部の
回路図である。 第２図〜第４図は、それぞれ、ＢＭアドレスとＣＲＴア
ドレスとの対応を示す図である。 第５図（ａ）〜（ｄ）は、それぞれ、描画域とＣＲＴコ
ントローラの描画域との関係を示す図である。 第６図は、文字画像発生部のブロック図である。 １・・・ＣＲＴコントローラ、 ２．３．４・・・アドレス拡張回路。 特許出願人　　ミノルタカメラ株式会社代　　理　　人
　弁理士　前出　葆ほか２名！１１図

Claims (2)

【特許請求の範囲】
1. （１）最大描画可能サイズがｎ１ワード×ｍ１ライン（
   ｎワード目×ｍライン目の位置のアドレスはｎ１×ｍ＋
   ｎ）である描画機能を持つ描画回路と、この描画回路の
   発生するアドレスをビットマップメモリのｎ２ワード×
   ｍ２ライン（少なくともｎ２＞ｎ１またはｍ２＞ｍ１）
   のエリアのアドレス（ｎワード目×ｍライン目の位置の
   アドレスはｎ２×ｍ＋ｎ）に変換するアドレス拡張回路
   とからなることを特徴とするメモリアドレス発生方式。
2. （２）特許請求の範囲第１項に記載されたメモリアドレ
   ス発生回路において、 上記のアドレス拡張回路は、上記のｎ２ワード×ｍ２ラ
   インのエリアをｎ１ワード×ｍ１ラインの複数の副エリ
   アに分割し、各副エリアにおいて、（上記の描画回路の
   発生するアドレス）＋第１定数×（ｎ２−ｎ１）＋第２
   定数＋第３定数＋第４定数の５項の和（ここに、第１定
   数から第４定数までの定数は描画回路とアドレスエリア
   の大きさとに依存する定数であり、第２項はｎ２＞ｎ１
   のときのみ加算され、第３項はｎ２＞ｎ１のときにｎが
   ｎ１を越える副エリアに描画するときにのみ加算され、
   第４項はｎ２＞ｎ１のときｍがｍ１を越える副エリアに
   描画するときにのみ加算され、第５項はｎ２≦ｎ１のと
   きｍがｍ１を越える副エリアに描画するときにのみ加算
   される）をアドレスとして発生することを特徴とするメ
   モリアドレス発生方式。