JPS63198358A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS63198358A JPS63198358A JP3075587A JP3075587A JPS63198358A JP S63198358 A JPS63198358 A JP S63198358A JP 3075587 A JP3075587 A JP 3075587A JP 3075587 A JP3075587 A JP 3075587A JP S63198358 A JPS63198358 A JP S63198358A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- substrate
- polysilicon
- oxide film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 21
- 229920005591 polysilicon Polymers 0.000 claims abstract description 21
- 230000005684 electric field Effects 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 5
- 238000001259 photo etching Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 6
- 230000006378 damage Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的コ
(産業上の利用分野)
本発明は半導体集積回路に関するもので、特にその入力
保4回路に使用されるものである。
保4回路に使用されるものである。
(従来の技術)
一般に、半導体集積回路をサー−)1″L圧から保護す
る入力保護回路の入力保護抵抗には、ポリシリコンが使
用されている。ところで集積回路のノ2ッドに高い′9
圧がかかると、前記ポリシリコンと半導体基板間に強い
電界がかかり、破壊が生じることが多かった。そのため
第3図、第4図のように2層、3層と酸化膜を設け、ポ
リシリコンと基板との距離を離間させていた。図中1は
半導体基板、2は入力保護抵抗材料の?リシIJ jン
、3は基板−ポリシリコン絶縁用の酸化膜で、例えばフ
ィールド酸化膜、4,5は基板−ポリシリコン間をより
離すための酸化膜、6はポリシリコン層2と同時に形成
されたポリシリコンで、写真蝕刻されそこなって残って
しまった部分である。
る入力保護回路の入力保護抵抗には、ポリシリコンが使
用されている。ところで集積回路のノ2ッドに高い′9
圧がかかると、前記ポリシリコンと半導体基板間に強い
電界がかかり、破壊が生じることが多かった。そのため
第3図、第4図のように2層、3層と酸化膜を設け、ポ
リシリコンと基板との距離を離間させていた。図中1は
半導体基板、2は入力保護抵抗材料の?リシIJ jン
、3は基板−ポリシリコン絶縁用の酸化膜で、例えばフ
ィールド酸化膜、4,5は基板−ポリシリコン間をより
離すための酸化膜、6はポリシリコン層2と同時に形成
されたポリシリコンで、写真蝕刻されそこなって残って
しまった部分である。
(発明が解決しようとする問題点)
上記のようにポリシリコン抵抗層2と基板1間には酸化
膜があり、当然絶縁されている。ところが通常の層間絶
縁膜の厚さではポリシリコン−基板間に強い電界がかか
り、絶縁膜破壊を起こし、ポリシリコン2と基板1がシ
ョートしてしまうことが多い。そのため酸化膜4,5等
を設け、層間絶縁膜を通常よりも厚くするという方法が
とられている。ところが酸化膜全堆積するという方法で
は厚さに限界があり、更に厚くしようとすれば、第4図
のようにポリシリコンを写真蝕刻する時に、段差部でポ
リシリコン残存部6が形成されたり、ポリシリコン配線
が段切れすることもある。第5図のように更に上の層の
写真蝕刻時にはもっと深刻になる。第5図において7は
配線材料(アルミニウム、ポリシリコン等)、、!lは
ポリシリコン−配線絶縁用の酸化膜である。
膜があり、当然絶縁されている。ところが通常の層間絶
縁膜の厚さではポリシリコン−基板間に強い電界がかか
り、絶縁膜破壊を起こし、ポリシリコン2と基板1がシ
ョートしてしまうことが多い。そのため酸化膜4,5等
を設け、層間絶縁膜を通常よりも厚くするという方法が
とられている。ところが酸化膜全堆積するという方法で
は厚さに限界があり、更に厚くしようとすれば、第4図
のようにポリシリコンを写真蝕刻する時に、段差部でポ
リシリコン残存部6が形成されたり、ポリシリコン配線
が段切れすることもある。第5図のように更に上の層の
写真蝕刻時にはもっと深刻になる。第5図において7は
配線材料(アルミニウム、ポリシリコン等)、、!lは
ポリシリコン−配線絶縁用の酸化膜である。
本発明は上記実情に鑑みてなされたもので、半導体基板
と配線(ポリシリコンに対応)との間を充分離してこれ
らの間の破壊を防ぎ、また配線部での段差が少なく、写
A蝕刻時に配線の残りや段切れが生じないようにしたも
のである。
と配線(ポリシリコンに対応)との間を充分離してこれ
らの間の破壊を防ぎ、また配線部での段差が少なく、写
A蝕刻時に配線の残りや段切れが生じないようにしたも
のである。
[発明の構成]
(問題点を解決するための手段と作用)本発明は、半導
体基板に穴をあけ、抜穴を絶線膜で埋め、該絶縁膜上に
配線を設けたことを特徴とする。即ち本発明は、基板に
トレンチで穴をあけ、それを絶縁膜で埋めることによシ
、配線と基板の距離を充分とって電界を緩和し、かつ配
線の残りや段切れを防止したものである。
体基板に穴をあけ、抜穴を絶線膜で埋め、該絶縁膜上に
配線を設けたことを特徴とする。即ち本発明は、基板に
トレンチで穴をあけ、それを絶縁膜で埋めることによシ
、配線と基板の距離を充分とって電界を緩和し、かつ配
線の残りや段切れを防止したものである。
(実施例)
以下図面を参照して本発明の一実施例を説明する。第1
図は同実施例の断面図であるが、これは前記従来例のも
のと対応させた場合の例であるから、対応個所には同一
符号を用いて特徴とする点を説明する。即ちポリシリコ
ン層2と基板1との間の酸化膜を厚くするため、トレン
チマスクを用いて基板ノに穴11をあけ、これを酸化膜
12で埋める。その上に入力保護抵抗のポリシリコンM
2fC置けば、基板1との距離は充分離れたことになり
、両者間の電界が緩和されるものである。
図は同実施例の断面図であるが、これは前記従来例のも
のと対応させた場合の例であるから、対応個所には同一
符号を用いて特徴とする点を説明する。即ちポリシリコ
ン層2と基板1との間の酸化膜を厚くするため、トレン
チマスクを用いて基板ノに穴11をあけ、これを酸化膜
12で埋める。その上に入力保護抵抗のポリシリコンM
2fC置けば、基板1との距離は充分離れたことになり
、両者間の電界が緩和されるものである。
第2図は第1図の構成を得る工程の一例で、まず第2図
(&)のようにP型基板1にフィールドS + 02膜
3を設ける。次に第2図(b)のように写真蝕刻技術で
酸化@3を選択的に除去し、この時用いたレジスト21
をマスクに基板1に穴をあける。レジスト除去後、第2
図(C)に示す如く穴がうまるように例えばCVD −
5to2膜22を形成する。次に上記穴が平坦に埋まる
ように該に上の酸化膜22を第2図(d)の如く残し、
他を除去する。次に第2図(e)の如く酸化膜22上に
ポリシリコン層2を設けるものである。
(&)のようにP型基板1にフィールドS + 02膜
3を設ける。次に第2図(b)のように写真蝕刻技術で
酸化@3を選択的に除去し、この時用いたレジスト21
をマスクに基板1に穴をあける。レジスト除去後、第2
図(C)に示す如く穴がうまるように例えばCVD −
5to2膜22を形成する。次に上記穴が平坦に埋まる
ように該に上の酸化膜22を第2図(d)の如く残し、
他を除去する。次に第2図(e)の如く酸化膜22上に
ポリシリコン層2を設けるものである。
[発明の効果]
以上説明した如く本発明によれば、半導体基板に設ける
穴の深さを制御することによって、ポリシリコン配線と
半導体基板との間の距離を充分離すことができ、これら
両者間の′電界を緩和できる。また上記穴には絶縁膜を
埋め込み、表面を平坦化するので基板上に余分な段差は
なく、前記従来例の問題点であげたような配線の残りや
段切れがなくなるものである・
穴の深さを制御することによって、ポリシリコン配線と
半導体基板との間の距離を充分離すことができ、これら
両者間の′電界を緩和できる。また上記穴には絶縁膜を
埋め込み、表面を平坦化するので基板上に余分な段差は
なく、前記従来例の問題点であげたような配線の残りや
段切れがなくなるものである・
第1図は本発明の一実施例を示す断面図、第2図はその
製造工程例を示す図、第3図ないし第5図は従来の入力
保護抵抗を示す断面図である。 1・・・半導体基板、2・・・ポリシリコン配線、3・
・・フィールド酸化膜、11・・・穴、12・・・酸化
膜。 出1hg代理人 弁理士 鈴 江 武 彦第 3 囚 第4図 第5図
製造工程例を示す図、第3図ないし第5図は従来の入力
保護抵抗を示す断面図である。 1・・・半導体基板、2・・・ポリシリコン配線、3・
・・フィールド酸化膜、11・・・穴、12・・・酸化
膜。 出1hg代理人 弁理士 鈴 江 武 彦第 3 囚 第4図 第5図
Claims (2)
- (1)半導体基板に穴をあけ、該穴を絶縁膜で埋め、該
絶縁膜上に配線を設けたことを特徴とする半導体集積回
路。 - (2)前記配線はポリシリコンよりなることを特徴とす
る特許請求の範囲第1項に記載の半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3075587A JPS63198358A (ja) | 1987-02-13 | 1987-02-13 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3075587A JPS63198358A (ja) | 1987-02-13 | 1987-02-13 | 半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63198358A true JPS63198358A (ja) | 1988-08-17 |
Family
ID=12312501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3075587A Pending JPS63198358A (ja) | 1987-02-13 | 1987-02-13 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63198358A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS594046A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JPS6053047A (ja) * | 1983-09-01 | 1985-03-26 | Mitsubishi Electric Corp | 半導体装置 |
JPS61156830A (ja) * | 1984-12-28 | 1986-07-16 | Toshiba Corp | 半導体装置およびその製造方法 |
JPS6138935B2 (ja) * | 1981-01-26 | 1986-09-01 | Shinetsu Chem Ind Co |
-
1987
- 1987-02-13 JP JP3075587A patent/JPS63198358A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6138935B2 (ja) * | 1981-01-26 | 1986-09-01 | Shinetsu Chem Ind Co | |
JPS594046A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JPS6053047A (ja) * | 1983-09-01 | 1985-03-26 | Mitsubishi Electric Corp | 半導体装置 |
JPS61156830A (ja) * | 1984-12-28 | 1986-07-16 | Toshiba Corp | 半導体装置およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3065829B2 (ja) | 半導体装置 | |
JP4567126B2 (ja) | 集積デバイスの製造方法および集積デバイス | |
JP3287322B2 (ja) | 半導体装置の製造方法 | |
JP2001176975A (ja) | 半導体装置及びその製造方法 | |
JPS63198358A (ja) | 半導体集積回路 | |
JPH04212426A (ja) | 半導体装置およびその製造方法 | |
JPS63240045A (ja) | 半導体装置 | |
JP3102338B2 (ja) | 半導体装置の製造方法 | |
KR950004490A (ko) | 반도체 장치 및 그 제조방법 | |
JPH0426162A (ja) | 浮遊ゲート型半導体記憶装置およびその製造方法 | |
JPH02285658A (ja) | 半導体装置の製造方法 | |
JPH04109654A (ja) | 半導体装置及びその製造方法 | |
JPS6076143A (ja) | 半導体装置の製造方法 | |
JPH0360064A (ja) | 半導体装置の製造方法 | |
JP3189399B2 (ja) | 半導体装置の製造方法 | |
JPH01140645A (ja) | 半導体集積回路装置の製造方法 | |
JPH04243150A (ja) | ポリシリコンヒューズ | |
JPH1117165A (ja) | 半導体装置の積層ゲート構造 | |
JPH03165042A (ja) | 電荷転送素子の製造方法 | |
KR970052493A (ko) | 반도체 장치의 금속 배선막 형성 방법 | |
JPH03132028A (ja) | 半導体装置の製造方法 | |
JPH031539A (ja) | 半導体装置の製造方法 | |
JPS59130445A (ja) | 半導体集積回路装置の製造方法 | |
JPH05160354A (ja) | 半導体装置の製造方法 | |
KR950021401A (ko) | 트렌치형 소자분리막 제조방법 |