JPS6053047A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6053047A JPS6053047A JP58162123A JP16212383A JPS6053047A JP S6053047 A JPS6053047 A JP S6053047A JP 58162123 A JP58162123 A JP 58162123A JP 16212383 A JP16212383 A JP 16212383A JP S6053047 A JPS6053047 A JP S6053047A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- fuse
- laser
- insulating film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発りJは半導体装置に関し、特にRAMなどの冗−
((回路に用いられるプログラミング用ヒユーズの構成
に係るものである。
((回路に用いられるプログラミング用ヒユーズの構成
に係るものである。
従来例によるこの種の半導体装置の構成につき、こ\で
は特にレーザプログラミングヒユーズを例として第1図
および第2図に示す。第1図は平面図、第2図は第1図
■−■線部の断面図であり、これらの第1図および第2
図において、符号(1)は半導体基板、(2)i−1m
この基板(1)上にあって例えばLOCO8法などによ
り形成された厚さ1μm程度のフィールド酸化膜として
の絶縁膜、(3)はこの絶縁膜(2)上にポリシリコン
などの導電性物質によって形成されたプログラミング用
ヒユーズ、(4)はそのヒユーズガードリングである。
は特にレーザプログラミングヒユーズを例として第1図
および第2図に示す。第1図は平面図、第2図は第1図
■−■線部の断面図であり、これらの第1図および第2
図において、符号(1)は半導体基板、(2)i−1m
この基板(1)上にあって例えばLOCO8法などによ
り形成された厚さ1μm程度のフィールド酸化膜として
の絶縁膜、(3)はこの絶縁膜(2)上にポリシリコン
などの導電性物質によって形成されたプログラミング用
ヒユーズ、(4)はそのヒユーズガードリングである。
こ\でこの種のレーザプログラミングヒユーズにあって
は、レーザトリマ装置などによりプログラミング用ヒユ
ーズ(3)がレーザプローされて溶断し、これによって
プログラムが行なわれるのであシ、その−例として、例
えば半導体メモリ装置における冗長回路では、このレー
ザプログラミングヒユーズをレーザプローすることによ
り、不良のノーマルエレメントとスペアが置換されて有
効になるものである。
は、レーザトリマ装置などによりプログラミング用ヒユ
ーズ(3)がレーザプローされて溶断し、これによって
プログラムが行なわれるのであシ、その−例として、例
えば半導体メモリ装置における冗長回路では、このレー
ザプログラミングヒユーズをレーザプローすることによ
り、不良のノーマルエレメントとスペアが置換されて有
効になるものである。
しかしながら前記構成の従来例によるレーザプログラミ
ングヒユーズの場合、そのレーザプローに際してレーザ
により半導体基板が損傷きれたり、あるいは同基板への
不純物注入などが発生し易く、半導体装置の特性および
信頼性を損ねるなどの不都合を有するものであった。
ングヒユーズの場合、そのレーザプローに際してレーザ
により半導体基板が損傷きれたり、あるいは同基板への
不純物注入などが発生し易く、半導体装置の特性および
信頼性を損ねるなどの不都合を有するものであった。
この発明は従来のこのような欠点に鑑み、レーザプログ
ラミングヒユーズによ−・いて、そのプログラミング用
ヒユーズ下の絶縁層の厚さを増加させることにより、レ
ーザブロ一時のレーザによる半導体基板への損傷などを
大幅に改善させるようにしだものである。
ラミングヒユーズによ−・いて、そのプログラミング用
ヒユーズ下の絶縁層の厚さを増加させることにより、レ
ーザブロ一時のレーザによる半導体基板への損傷などを
大幅に改善させるようにしだものである。
以下、この発明に係る半導体装置の一実施例につき、第
3図を参照して詳細に説明する。
3図を参照して詳細に説明する。
第3図実施例にあっても前記と同様にレーザプログラミ
ングヒユーズを例にしている。この第3図実施例におい
て前記第1図従来方法と同一符号は同−甘だは相当部分
を示しておシ、この実施例では、同第2図から明らかな
ように、前記したフィールド酸化膜としての絶縁厚(2
,)に対応する部分に関して、半導体基板(1)をエツ
チングなどにより溝状に掘り下げることでUグループ(
5)を形成させ、この溝状のUグループ(5)内に例え
ば5L02などを埋め込んで厚さの大きい絶縁膜(6)
を形成させたものである。
ングヒユーズを例にしている。この第3図実施例におい
て前記第1図従来方法と同一符号は同−甘だは相当部分
を示しておシ、この実施例では、同第2図から明らかな
ように、前記したフィールド酸化膜としての絶縁厚(2
,)に対応する部分に関して、半導体基板(1)をエツ
チングなどにより溝状に掘り下げることでUグループ(
5)を形成させ、この溝状のUグループ(5)内に例え
ば5L02などを埋め込んで厚さの大きい絶縁膜(6)
を形成させたものである。
しかしてこの第3図実施例によるレーザプログラミング
ヒユーズにおいても前記した第1図従来例と同様の作用
が果されるが、この第3図実施例の場合、半導体基板(
1)に形成されるUグループ型の絶縁膜(6)は、同基
板(1)とプログラム用ヒユーズ(3)との間開を、そ
のパターンの二次元的サイズの変更なしに大きく拡大で
き、これによってレーザブローによる半導体基板(1)
への損傷、あるいは不純物注入などを十分に防止できる
のである。
ヒユーズにおいても前記した第1図従来例と同様の作用
が果されるが、この第3図実施例の場合、半導体基板(
1)に形成されるUグループ型の絶縁膜(6)は、同基
板(1)とプログラム用ヒユーズ(3)との間開を、そ
のパターンの二次元的サイズの変更なしに大きく拡大で
き、これによってレーザブローによる半導体基板(1)
への損傷、あるいは不純物注入などを十分に防止できる
のである。
なお、前記実施例ではUグループ(5)内に埋め込咬れ
る絶縁物質に5102を用いているが、他の絶縁物質を
埋め込んで絶縁厚(6)を形成させてもよいことは勿論
である。また実施例においてはレーザブローによる半導
体基板への損傷などについて述べたが、他のいかなる方
法による半導体基板などへの損傷などについても同様に
適用しイqるものである。
る絶縁物質に5102を用いているが、他の絶縁物質を
埋め込んで絶縁厚(6)を形成させてもよいことは勿論
である。また実施例においてはレーザブローによる半導
体基板への損傷などについて述べたが、他のいかなる方
法による半導体基板などへの損傷などについても同様に
適用しイqるものである。
以上詳述したようにこの発明によるときは、レーザプロ
グラミングヒユーズにあって、プログラム用ヒユーズ下
の絶縁膜を、半導体基板の溝状に掘シ下げたUグループ
内に大きく拡大された厚さで形成させたから、レーザブ
ロ一時などにおける半導体基板への損傷ガどを効果的に
防止できて、動作特性および信頼性の高いヒユーズを得
られると共に、半導体基板自体のパターン変更1而積増
大をせずにすむなどの特長を発揮できるものである。
グラミングヒユーズにあって、プログラム用ヒユーズ下
の絶縁膜を、半導体基板の溝状に掘シ下げたUグループ
内に大きく拡大された厚さで形成させたから、レーザブ
ロ一時などにおける半導体基板への損傷ガどを効果的に
防止できて、動作特性および信頼性の高いヒユーズを得
られると共に、半導体基板自体のパターン変更1而積増
大をせずにすむなどの特長を発揮できるものである。
第1図および第2図は従来例によるレーザプログラミン
グヒユーズの概要+11j成を角ミす平面および断面図
1、第3図はこの発明の一実施例を適用した前記第2図
に対応した断面図である。 (1)・・・・半導体基板、(2)・・・・絶縁膜、(
3)・・・・ン′ログラミング用ヒユーズ、(4)・・
・・ヒユーズガードリング、(5)−・・・Uグループ
、(6)・・・・絶縁膜。
グヒユーズの概要+11j成を角ミす平面および断面図
1、第3図はこの発明の一実施例を適用した前記第2図
に対応した断面図である。 (1)・・・・半導体基板、(2)・・・・絶縁膜、(
3)・・・・ン′ログラミング用ヒユーズ、(4)・・
・・ヒユーズガードリング、(5)−・・・Uグループ
、(6)・・・・絶縁膜。
Claims (1)
- プログラム用ヒユーズを備えた半導体装置において、半
導体基板を溝状に掘り下げてUグループを形成させると
共に、このUグループ内に絶縁物質を埋め込んで絶縁膜
を形成させ、この絶縁膜上にプログラミング用ヒユーズ
を配設させたことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58162123A JPS6053047A (ja) | 1983-09-01 | 1983-09-01 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58162123A JPS6053047A (ja) | 1983-09-01 | 1983-09-01 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6053047A true JPS6053047A (ja) | 1985-03-26 |
Family
ID=15748472
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58162123A Pending JPS6053047A (ja) | 1983-09-01 | 1983-09-01 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6053047A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63198358A (ja) * | 1987-02-13 | 1988-08-17 | Toshiba Corp | 半導体集積回路 |
-
1983
- 1983-09-01 JP JP58162123A patent/JPS6053047A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63198358A (ja) * | 1987-02-13 | 1988-08-17 | Toshiba Corp | 半導体集積回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6521971B2 (en) | Metal fuse in copper dual damascene | |
KR0146284B1 (ko) | 반도체 기판상의 가용성 링크 제조방법 | |
US6238955B1 (en) | Integrated circuitry fuse forming methods, integrated circuitry programming methods, and related integrated circuitry | |
JPH0383361A (ja) | 半導体装置 | |
JPS6053047A (ja) | 半導体装置 | |
EP0999592A1 (en) | Fuse layout for improved fuse blow process window | |
JPH08321549A (ja) | 半導体装置 | |
JPS62169348A (ja) | 半導体装置 | |
JPH077806B2 (ja) | 半導体装置 | |
JPH01241854A (ja) | 半導体装置 | |
JP2833275B2 (ja) | 半導体装置 | |
JPS5966147A (ja) | 多層配線の製造方法 | |
JPS61110447A (ja) | 半導体装置 | |
JPS5887848A (ja) | 半導体装置 | |
JPH02271555A (ja) | 半導体装置 | |
JPS583252A (ja) | 半導体集積回路装置 | |
KR100267217B1 (ko) | 반도체소자의가드링형성방법 | |
JPH0479137B2 (ja) | ||
JPH04158578A (ja) | 半導体装置及びその製造方法 | |
JPH02186660A (ja) | 多層配線半導体装置 | |
KR100301806B1 (ko) | 반도체장치 | |
JPH0774254A (ja) | 半導体装置 | |
JPS6355955A (ja) | 半導体装置 | |
JPS5928374A (ja) | 半導体集積回路装置及びその製造方法 | |
JPH0346256A (ja) | 半導体装置 |