JPS63177581A - プリント配線パタ−ン - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はプリント配線パターン、殊にスルーホール等の
貫通孔を有し小型チップ部品等の表面実装部品をはんだ
付け実装する場合に適したプリント配線パターンに関す
る。

（従来技術） 近年電子機器の超小型軽量化をはかるために小型チップ
部品或はフラットパッケージ型ＩＣ等の表面実装部品を
用いて高密度実装を行うようになった。

これら表面実装部品をはんだ付け実装するには一定温度
に溶融したはんだに浸す従来のフロ一方式に代シ、前も
って基板のパターン上に一定量のはんだ層を形成してお
きこの上にチップ部品等を載せた状態にて加熱して前記
はんだ層を溶融することによってはんだ付けをするりフ
ロ一方式が多用されている。

リフロ一方式によれば、従来のフロ一方式に比べてはん
だの量が少なくて済み装置の軽量化がはかられる他部品
の移動が少なくはんだ付け性が向上しかつ外部からはん
だを供給するための部品間隙間が不要でｓｂ高密度実装
が可能でである等多くの利点がある。

一方、高密度実装プリント板に於いては通常両面にプリ
ントパターンを形成し必要に応じてスルーホールを設は
両者を電気的に接続するのが一般的である。

しかし、リフロ一方式に於けるパターンに単にスルーホ
ールを設けると　　　　　−≠はんだを溶融した際この
スルーホールを通して溶けたはんだが下面に落下したシ
反対面に移動してプリント面のはんだ量が不足しチップ
部品とプリントパターン間のはんだ付けが確実に行なわ
れなくなると云う問題が生じた。

更に、短形微小チップ部品の如く２端子部品にあっては
一方のパターンに設けたスルーホールへのはんだ流出力
に肪引されて他方端子がパターン力）ら浮遊した状態に
て固定されることがあり、実装後の手直し作業に多大の
時間を要することすらあった。

従来この問題を解決するために第２回動に示すようにチ
ップ部品の電極をはんだ付けするためのパターンである
パッド１，１の外部にこれと連結したラウンド２，２を
設け、核部にスルーホール３，３を位置せしめると共に
パッド１．１の部分を除く他の部分にはんだが付着しな
いようにはんだレジスト膜を印刷等の手段を用いて形成
する方法がとられていた。

このようにすればプリント板にチップ部品を載せてはん
だ層を溶融する場合、溶けたはんだがスルーホール用ラ
ウンド２，２及びスルーホール部３，３に流入しないの
で前記問題を解決することができる。

しかしながら、このような従来の方法ではチップ部品を
はんだ付けするためのパッド１，１の他にスルーホール
用ラウンド２，２を位置せしめるためのスペースが必要
となるため高密度実装が妨げられるのみならず、パッド
１，１外部ノスルーホール３，３と他のリード部品な挿
入すべき穴との混同を生じ実装ミス或は実装後のチェッ
ク時の煩雑さを伴う等の新らたな問題が発生する。

（発明の目的） 本発明は上述したような従来のりフロ一方式に於けるは
んだ付け実装時の問題を解決するためになされたもので
あって、余分なスルーホールラウンドを必要とすること
なくはんだの流出を防止し高密度実装を可能とすると共
に作業効率の向上を図ったプリント配線パターンを提供
することを目的とする。

（発明の概要） このため本発明Ｋｊ？いてはパッド上であってチップ部
品のはんだ付け端子或は該端子に連結したチップ部品の
本体等に覆われる部分にスルーホールを設けるよう構成
する。

（実施例） 以下１図示した実施例に基づいて本発明の詳細な説明す
る。

第１図（ａｌは本発明の一実施例を示すプリントパター
ン構成図である。。

同図に於いて４．４はパッドであって縦横の長さをそれ
ぞれ１．２−としその中心軸上であって対向する底辺か
ら０．２５−の位置に直径０．３０−のスルーホール５
，５を設けたものである。

これは例えば、第１図（ｂ）に示すような寸法のチップ
抵抗部品を実装するだめのパターンであってこの時の断
面実装図は第１図（ｃ）　Ｋ示すとおシとなる。

同図から明らかなようにパッド４，４上のスルーホール
５，５部分は、チップ抵抗の電極６．６に覆われ、溶け
たはんだはその表面張力及びチップ部品の電極とパッド
の間の毛管現象によってスルーホールを通して落下した
シ裏面のパターンに流出することなく確実にはんだ付け
が完了する。

伺、この場合パッド４，４部分及びスルーホール５，５
部分には、あらかじめクリームはんだが印刷されておシ
第１図（ｃ）に於いてみられるスルーホール内部のはん
だはその際充填されたものであってパッド上のはんだが
流入したものではなくパッド上のはんだの量は増減せず
チップ部品をパッド上に固着するのに有効に分布し得る
。

このような作用効果はパッド上のスルーホール部をチッ
プ部品の電極によりて覆うように構成したことによって
もたらされることは容易に理解できよう。

この場合に設けたスルーホールの直径は０．３ｍダと極
めて小さいものであるが、若干の困難さはあるものの既
存のスルーホール技術によって実現可能である。

又、この実施例ではスルーホールがチップ部品の電極部
に完全に覆われる場合を示したが。

チップ部品電極の縦方向寸法が小さい場合であってもこ
れと連結したチップ部品の本体胴部の下にスルーホール
が位置すれば同様に核部へのはんだの流入を阻止する効
果がある。

尚この場合スルーホールはチップ部品の電極によって完
全に覆われるのが理想的ではあるが若干ずれてその一部
がチップ部品のｔｍ或は本体部からはみ出たとしても実
質的作用効果に違いがないことは実験に於いて確認済み
である。

第３図は本発明の変形実施例を示す図であって、パッド
上のスルーホール間隔をさらに縮めてその一部がパッド
からはみ出たように構成したものである。

′このようにスルーホールの一部のラウンドが欠落した
ものであってもスルーホールの壁面に導電膜を形成しう
ろこと周知の通シである。このようにパッド上のスルー
ホール部分を部分的なものとすればスルーホール直径寸
法を大きくするととができるからスルーホール成形技術
が容易なもので済み都合がよいであろう。

第４図（ａｌ　、　（ｂｌ　、　（ｃｌはフラットパッ
ケージ型ＩＣのパターンに本発明を応用した場合の構造
図である。

フラットパッケージ型ＩＣの形状の一例を示せば同図（
ａｔのものがあって方形ハウジング９０四方に多数のリ
ード端子１０，１０．・・・・−・　が配置されたもの
でリード端子１０，１０．・・・・・・の間隔は０．６
４ｍ或は０．８ｍ等種々のものが作られている。

同図（ｂ）はリード間隔が０．６４０のＩＣに適用しう
る配線パターンの一実施例であって、各ＩＪ−ｎとし、
これらのうち所望のパターンに設けるスルーホール１２
，１２．・・・・・・は例えば直径０．３ｍｍのものを
第１図に示した場合と同様にＩＣのリード端子に覆われ
る位置に設ける。

第４図（ｃｌはその一例を示したもので各パター４孔　
　φ ンの底辺から鶴のところにスルーホールの中心を位置せ
しめる。

このように構成すれば上述したチップ部品の場合と同様
スルーホール１２を介してパターン面上のはんだが流れ
出る虞れがなく各リード端子金てを確実にはんだ付けす
ることができる。

特にフラットパッケージ型ＩＣに於いてはチップ部品の
場合と異なシリード端子のはんだ付け面積が狭いのでパ
ターン面上のはんだの量の僅かな増減によりてはんだ付
け確度が左右されるから２本発明によってもたらされる
はんだ量の安定化は確実にはんだ付けするうえで著しい
効果を発揮する。

伺、第４図に示した実施例ではパターン１１の巾トスル
ーホール１２の直径とが共に０．３ｍと同寸法であシバ
ターン１１がスルーホール１２によりて切断されること
になるが、ＩＣのリード端子が実質的にスルーホール１
２を覆う状態にてはんだ付けが完了すれば該スルーホー
ル１２に充填されたはんだ及びＩＣのリード端子によっ
て両者は電気的に接続され問題はなく、又今後レーザー
技術等によるスルーホール微少化の技術が進歩すれば更
に小さなスルーホールを設けることができよう。

同１本発明の実施にあたっては以上説明した実施例に限
定される必然性はなく１種々異なったものが考えられ、
夫々実装すべきチップ部品の形状その他の条件に応じて
適宜変形してもよい。

例えば、パッド上のスルーホールの位置は中心軸上のみ
ならず左右いづれかにずれたものであってもよく、又可
能であれば円形孔に限らず矩形等その他の形状であるこ
と又、スルーホ一番 ル直径寸法も前記条件部ちチップ部品電極或はチップ部
品本体に覆われる範囲であれば大きくすること等−向に
かまわない。

更には、スルーホールの数は複数でありてもよく、フラ
ットパッケージ型ＩＣのリード端子の方向及び本数が種
々異なるＩＣのパターンにも応用可能であること又、こ
れらパターンのうちの任意のパターンにスルーホールを
設は得ること自明である。

（発明の効果） 本発明は以上説明したように表面実装部品のはんだ付け
端子或はこれに端緒した本体にて覆われる部分にスルー
ホールを位置せしめることによって核部へのはんだ流入
を防止したものであシ、スルーホール用ラウンドを別に
設ける必要がないから電子装置の実装密度を向上すると
ともに作業効率を向上するうえで著しい効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を説明する図であって、（ａ
）はチップ部品実装用パッドパターン図、（ｂ）はチッ
プ抵抗の一例を示す斜視外観図、（Ｃ）は前記（ａ）の
パターンに（ｂ）のチップ抵抗を実装した場合の側面断
面図、第２図は従来のプリントパターン図、第３図は本
発明の変形実施例を示すパターン構造図、第４図（ａｔ
　（ｂｌ　（ｃ）は夫々本発明をフラットパッケージ型
ＩＣ用パターンに応用する場合の一実施例を示す図であ
って、（ａ）はフラットパッケージ型ＩＣの一例を示す
外観図。 （ｂｌはそれに適用するパターン図、（Ｃ）はパターン
の一部の拡大図である。 ４．４，７，７・・・・・−・・・パッド、　　　　５
，７．１２・・・・・・・・・スルーホール、　　　　
６，６・・・・・・・・・チップ部品のはんだ付け端子
、　　　９・・・・・・・・・フラットパッケージＩＣ
，１０，・ニー、’ｘ。 ・・・・・・・・・リード端子、　　　　　１１，１１
・・・・・・、１１・・・・・・・・・パターン。 特許出願人　　東洋通信機株式会社 口＝＝＝コ ロ＝＝＝コ （（ｊ ニー二〕〜１１ 嘉　ｑ　記

Claims (2)

【特許請求の範囲】
1. １．小型チップ部品或はフラットパッケージ型ＩＣ等の
   表面実装部品をはんだ付け実装するためのプリント配線
   パターン上にスルーホール等の貫通孔を設けたものに於
   いて、実装すべきチップ部品のはんだ付け端子部分若し
   くは該部と連結したチップ部品本体或はフラットパッケ
   ージ型ＩＣのリード端子等のはんだ付け端子部分にて実
   質的に覆われる部分に前記貫通孔を位置せしめたことを
   特徴とするプリント配線パターン。
2. ２．前記スルーホール等の貫通孔の一部が前記配線パタ
   ーンからはみ出したものであることを特徴とする特許請
   求の範囲第１項記載のプリント配線パターン。