JP2003086453A - 電気素子の実装構造 - Google Patents
電気素子の実装構造Info
- Publication number
- JP2003086453A JP2003086453A JP2001278331A JP2001278331A JP2003086453A JP 2003086453 A JP2003086453 A JP 2003086453A JP 2001278331 A JP2001278331 A JP 2001278331A JP 2001278331 A JP2001278331 A JP 2001278331A JP 2003086453 A JP2003086453 A JP 2003086453A
- Authority
- JP
- Japan
- Prior art keywords
- conductive adhesive
- lead frame
- lead frames
- recessed
- mounting structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
を跨いで横断した状態で両リードフレームの一面に導電
性接着剤を介してコンデンサを搭載した実装構造におい
て、導電性接着剤接続部における剥離の発生を適切に防
止できるようにする。 【解決手段】 第1および第2のリードフレーム10、
20には、導電性接着剤40の配置領域において、一面
11、21から一面11、21と直交する方向に窪んだ
窪み部50が形成されている。導電性接着剤40の塗布
時に窪み部50内に導電性接着剤40が入り込み、リー
ドフレーム10、20の一面11、21だけでなく窪み
部50の側面にも導電性接着剤が密着するため、導電性
接着剤とリードフレームとの接着面積を増加させること
ができる。
Description
一対のリードフレームの間を跨いで横断した状態で両リ
ードフレームの一面に導電性接着剤を介して電気素子を
搭載した電気素子の実装構造に関する。
図14に示す。図14に示すように、Cu等よりなる板
状の一対のリードフレーム10、20が離間して対向配
置されている。両リードフレーム10、20の一面1
1、21には、両リードフレーム10、20の間を跨い
で横断した状態で電気素子としてのセラミックコンデン
サ30が導電性接着剤40により接続され搭載されてい
る。
対のリードフレーム10、20の一面11、21に導電
性接着剤40を塗布し、その上からコンデンサ30を押
し当てて搭載した後、導電性接着剤40を加熱・冷却し
硬化させることにより形成することができる。
来の実装構造においては、次のような問題が生じる。電
気素子30とリードフレーム10、20との間には熱膨
張係数の違いが存在する。例えば、セラミックよりなる
コンデンサ30、Cuよりなるリードフレーム10、2
0の熱膨張係数は、それぞれ、10ppm、17ppm
程度である。
後、常温まで冷却する過程で、上記熱膨張係数の違いに
よる電気素子とリードフレームとの収縮度合の差によ
り、導電性接着剤の接続部に応力が集中する。すると、
図15に示すように、導電性接着剤40がリードフレー
ム20から剥がれたり、部分的な剥離が発生したりする
ため、回路上のオープンや抵抗値の増加等といった不具
合が発生する。
ム10、20は、ベースとなる成型樹脂900にインサ
ート成形されて用いられる場合がある。この場合、成型
樹脂900の変形に伴う互いのリードフレーム10、2
0の上下の動きによって発生する応力が、導電性接着剤
40の接続部に集中し、それによって、上記図15と同
様な剥離が発生する恐れがある。
て対向する一対のリードフレームの間を跨いで横断した
状態で両リードフレームの一面に導電性接着剤を介して
電気素子を搭載した電気素子の実装構造において、導電
性接着剤接続部における剥離の発生を適切に防止できる
ようにすることを目的とする。
め、請求項1に記載の発明では、離間して対向する第1
のリードフレーム(10)および第2のリードフレーム
(20)と、第1および第2のリードフレームの間を跨
いで横断した状態で、第1および第2のリードフレーム
の一面(11、21)に導電性接着剤(40)により搭
載された電気素子(30)とを備える電気素子の実装構
造において、第1および第2のリードフレームの少なく
とも一方には、導電性接着剤の配置領域において、前記
一面から前記一面と直交する方向に窪んだ窪み部(5
0)が形成されていることを特徴とする。
布時に窪み部(50)内に導電性接着剤が入り込み、リ
ードフレーム(10、20)の一面(11、21)だけ
でなく窪み部の側面(51)にも導電性接着剤が密着す
る。そのため、導電性接着剤とリードフレームとの接着
面積を増加させることができ、導電性接着剤接続部にお
ける剥離の発生を適切に防止することができる。
(50)が、リードフレーム(10、20)を一面(1
1、21)と直交する方向に貫通したものであることを
特徴とする。
フレーム(10、20)の一面(11、21)と直交す
る方向すなわちリードフレームの厚み方向の途中まで窪
ませたものとする場合に比べて、窪み部の側面(51)
の面積を大きくできる。そのため、当該側面と導電性接
着剤(40)との接着面積をより大きくでき、好まし
い。
に、両リードフレームの両側に導電性接着剤を配置する
構造では、両リードフレームの対向端面間の距離が短く
なるに伴って両側の導電性接着剤間の距離も短くなり、
短絡が発生しやすくなる。つまり、構造の小型化を図る
上で、この短絡の問題を回避することが好ましい。
てなされたものであり、窪み部(50)は、当該窪み部
が形成されたリードフレーム(10、20)における相
手側のリードフレームとの対向端面(12、22)か
ら、一面(11、21)と平行な方向において相手側の
リードフレームから離れるように凹んだ凹み形状となっ
ていることを特徴とする。
ム(10、20)の一面(11、21)から窪んでいる
だけでなく、相手側リードフレームと対向する対向端面
(12、22)からも凹んでいる。そのため、窪み部に
おける上記対向端面にて凹んだ部分では、両リードフレ
ームの導電性接着剤間の距離を離すことができる。
上記発明の効果に加えて、第1および第2のリードフレ
ームの対向間隔が小さくなっても、導電性接着剤間の短
絡を抑制することが可能となる。
3に記載の窪み部(50)の凹み形状がスリット形状で
あることを特徴とする。
形状等であっても良いが、本発明のようにスリット形状
とすれば、窪み部(50)の側面(51)の面積をより
大きくできる。そのため、当該側面と導電性接着剤(4
0)との接着面積をより大きくでき、剥離防止の点で好
ましい。
3または4の発明に記載の窪み部(50)の凹み形状
が、第1および第2のリードフレーム(10、20)が
隔てられる方向において導電性接着剤(40)が最大寸
法となっている部位の近傍に形成されていることを特徴
とする。
1)と導電性接着剤(40)との接着面積と極力大きく
でき、剥離発生防止の効果を好適に発揮できるととも
に、両リードフレーム(10、20)の導電性接着剤間
の短絡防止を好適に行うことができる。
する実施形態に記載の具体的手段との対応関係を示す一
例である。
について説明する。本実施形態は、限定するものではな
いが、電気素子として積層セラミックチップコンデンサ
(以下、コンデンサという)を用いた実装構造について
説明する。
断面構成を示す図である。リードフレーム5、10、2
0の上には、導電性接着剤40を介してコンデンサ30
やICチップ6が搭載されており、ICチップ6はボン
ディングワイヤ7を介してリードフレーム5に結線され
ている。そして、全体がモールド樹脂8により包み込ま
れて封止されている。
リードフレーム10、20への実装構造を要部としてい
る。図2は、このコンデンサ30の実装構造を取り出し
て示す図である。
中の下方から視た平面図である。ともに板状の第1のリ
ードフレーム10と第2のリードフレーム20とが、離
間して対向している。本例では、両リードフレーム1
0、20はCu板に電気Niメッキを施したものであ
る。
下、搭載面という)11、21には、コンデンサ30
が、両リードフレーム10、20の間を跨いで横断した
状態で搭載されている。本例のコンデンサ30は、長さ
L:2.0mm、幅W:1.25mm、厚さt:1.2
5mmの2012型の積層セラミックチップコンデンサ
である。
ム間を横断する方向)の両端には、コンデンサの電極3
1が設けられており、各端の電極31がそれぞれ、各リ
ードフレーム10、20の一面に導電性接着剤40を介
して電気的、機械的に接続されている。本例の導電性接
着剤40は、エポキシ樹脂にAgフィラーを分散させた
ものからなる。
0、20には、導電性接着剤40の配置領域において、
搭載面(一面)11、21から搭載面11、21と直交
する方向(つまり、リードフレームの厚み方向)に窪ん
だ窪み部50が形成されている。この窪み部50は、リ
ードフレーム10、20をプレス加工やエッチングによ
り形成する際に同時に形成することができる。
たそれぞれのリードフレーム10、20における相手側
のリードフレーム10、20との対向端面12、22か
ら、搭載面(一面)11、21と平行な方向(つまり、
リードフレームの平面方向)において相手側のリードフ
レーム10、20から離れるように凹んだ凹み形状とな
っている。
0、20の搭載面11、21から厚み方向へ窪んでいる
だけでなく、相手側のリードフレーム10、20と対向
する対向端面12、22から平面方向へも凹んでいる。
本例の窪み部50は、厚み方向へはリードフレーム1
0、20を貫通しており、平面方向へはスリット状の凹
み形状となっている。
40の接続部の概略断面構成を図3に示す。図3は上記
図2(b)のA−A線に沿った断面の一部に相当するも
のである。
第1のリードフレーム10の搭載面(一面)11だけで
なく、搭載面11から窪み部50の側面51にまで回り
込んで当該側面51とも密着している。なお、第2のリ
ードフレーム20においても同様である。
よび第2のリードフレーム10、20における導電性接
着剤40の配置領域において、搭載面11、21から厚
み方向に窪んだ窪み部50を形成することで、導電性接
着剤40とリードフレーム10、20との接着面積を大
きくすることができるため、導電性接着剤接続部におけ
る剥離の発生を適切に防止することができる。
様な、本発明者等が行った実験検討の結果を根拠として
いる。本実施形態の実装構造は、「従来技術」の欄にて
述べたような、リードフレームへの導電性接着剤の塗
布、コンデンサの搭載、導電性接着剤の硬化、といった
工程を行う実装方法により形成することができる。本発
明者等は、この実装方法において、次のような工夫を加
えたものを実施した。
図4に示す。まず、図4(a)に示すように、離間して
対向する第1のリードフレーム10および第2のリード
フレーム20を用意し、両リードフレーム10、20の
搭載面(一面)11、21のうち両リードフレーム1
0、20の対向する端部上に導電性接着剤40を塗布す
る(導電性接着剤塗布工程)。
た導電性接着剤40へコンデンサ(電気素子)30を押
し当てることにより、コンデンサ30を、両リードフレ
ーム10、20の間を跨いで横断した状態で、両リード
フレームの搭載面11、21に搭載する(電気素子搭載
工程)。
硬化させることにより導電性接着剤40を介して、両リ
ードフレーム10、20とコンデンサ30とを電気的、
機械的に接続する(導電性接着剤硬化工程)。
は、上記各工程を備えると共に、導電性接着剤塗布工程
または電気素子搭載工程のどちらかにおいて、図4
(c)に示すように、導電性接着剤40を、両リードフ
レーム10、20の搭載面(一面)11、21から角部
Kを被覆して対向端面12、22へ回り込ませるように
した。
(d)に比較例として示すように、出来上がった実装構
造において、導電性接着剤40は対向端面12、22に
まで回り込まないのが通常である。
るためには、従来の一般的な実装方法に比べて、導電性
接着剤40の塗布量を増加させたり、図4(a)に示す
ディスペンスノズル901を用いて塗布する場合にはノ
ズル901間のピッチPを狭くしたりする方法を採るこ
とができる。
法によって、図4(c)に示す構造(回り込み構造)
と、図4(d)に示す比較例の構造とを作成し、両者構
造における剥離の発生状況を調べた。その例を次に示
す。
べる。図4(a)において、リードフレーム10、20
としてCu板にNiメッキを施した厚さt1が0.5m
mの板を用いた。ここでは、リードフレーム10、20
には、上記窪み部50は形成されていない。両リードフ
レーム10、20の対向端面12、22の間隔L1は
0.8mmとした。
ルとして22Gであるディスペンサノズル901を用
い、2個のノズル901間のピッチPが1.75mmと
なるようにセットした。そして、各ノズル901から導
電性接着剤40を、リードフレームの搭載面11、21
に塗布した。
ポキシ樹脂にAgフィラーを分散させたもの(硬化剤:
アミン、フェノール混合系)であって、粘度が48Pa
・s(回転粘度計、10回転粘度)のものを用い、塗布
量0.75mgとした。
照)では、コンデンサ30として、上述した2012型
の積層セラミックチップコンデンサを用いた。このコン
デンサ30をリードフレーム10、20の搭載面11、
21上から、搭載荷重:1Nにて、塗布された導電性接
着剤40へ押し当てて搭載した。
ィスペンスノズル901のピッチP、搭載荷重の条件を
採用することにより、図4(c)に示す回り込み構造が
得られた。その後、導電性接着剤40の硬化を、180
℃、60分、窒素雰囲気中にて行った。
ては、ディスペンスノズル901のピッチPを2.00
mmとし、他は上記回り込み構造の実装方法と同様に行
い、図4(d)に示す構造を得た。
いて複数個作成し、剥離の発生状況を調べた。剥離が発
生する際には、接続抵抗の上昇を伴うために、リードフ
レーム10、20とコンデンサ30の電極31との間を
4端子法により接続抵抗値を測定し、その抵抗値により
剥離のしやすさを比較した。測定電流は10mAとし
た。
接続抵抗値を測定した結果を示す図である。コンデンサ
電極31とリードフレーム10、20との間の接続抵抗
値は、比較例が平均0.31Ωであるのに対し、回り込
み構造では、平均0.09Ωまで低くなっている。ま
た、比較例では、リードフレーム10、20とコンデン
サ電極31との間に部分的に剥離が発生したものがあっ
た。
接着剤40をリードフレーム10、20の搭載面(一
面)11、21から対向端面(リードフレームの側面)
にまで回り込ませることは、導電性接着剤40の剥離防
止に有効であると言える。
られる。導電性接着剤硬化における冷熱サイクルや実装
構造自体に加わる外力によって、リードフレーム10、
20やコンデンサ30が変形するが、その変形方向は、
コンデンサ30がリードフレームを横断する方向が主で
ある。
生する応力は、図4(d)に示すリードフレーム10、
20の角部Kに位置する導電性接着剤40の端部に集中
し、ここから導電性接着剤40の剥離が発生しやすくな
る。しかし、図4(c)に示す回り込み構造では、導電
性接着剤40がこの角部Kを覆って回り込んでいるた
め、上記応力集中が緩和されるとともに、応力集中部付
近の導電性接着剤40の接着面積が大きいため剥がれに
くくなると考えられる。
照して述べたような回り込み構造を実現する実装方法自
体は、剥離防止に有効であると言える。そして、回り込
み構造を好適に実現するには、上記図2、図3に示すよ
うな窪み部50を形成することが有効である。
を塗布したり、更に、コンデンサ30を押し当てること
により、リードフレーム10、20の搭載面11、21
からこれと交差する窪み部50の側面51に導電性接着
剤40が回り込む。すなわち、窪み部50の形成によ
り、回り込み構造と同様な導電性接着剤40の配置構成
が容易に実現できるのである。
実装構造によれば、導電性接着剤40とリードフレーム
10、20との接着面積を大きくすることができるた
め、導電性接着剤接続部における剥離の発生を適切に防
止することができる。
に、両リードフレーム10、20の両側に導電性接着剤
40を配置する構造では、両リードフレーム10、20
の対向端面12、22間の距離が短くなるに伴って両側
の導電性接着剤40間の距離も短くなり、短絡が発生し
やすくなる恐れがある。
に説明する。図6は、上記図4にて側面的に示された工
程図を、平面的に(リードフレームの搭載面上から)視
た図である。
ズルによって塗布された導電性接着剤40は、リードフ
レーム10、20の搭載面(一面)11、21上にて略
円形に広がる。次に、図6(b)に示すように、導電性
接着剤40の上にコンデンサ30を押し当てると、導電
性接着剤40はコンデンサ30(図中、破線にて図示)
の下でさらに押し潰されて広がっていく。
較して中央部Rでは逃げ場がないため、塗布時の状態よ
りも、ますます中央部Rが出っ張りやすくなる。そのた
め、両側の導電性接着剤40の距離が狭まってしまう。
今後、コンデンサ30の小型化等に伴い、リードフレー
ム10、20間の距離も狭まることが想定されるが、そ
れに伴って導電性接着剤40の短絡も発生しやすくな
る。
効果も有している。上記図2に示したように、窪み部5
0は、リードフレーム10、20の搭載面11、21か
ら厚み方向に窪んでいるだけでなく、リードフレーム1
0、20の対向端面12、22から、搭載面11、21
と平行な方向において相手側のリードフレーム10、2
0から離れるようにスリット状に凹んだ凹み形状となっ
ている。
サ30を押し当てる際に、窪み部50における対向端面
12、22にて凹んだ部分が、導電性接着剤40の逃げ
場となって導電性接着剤40の一部が窪み部50の内部
に入り込む。すると、導電性接着剤40が、相手側のリ
ードフレームの方向へ押し広がる量が少なくなり、最終
的に、両リードフレーム10、20の導電性接着剤40
間の距離が狭まるのを抑制できる。
た剥離防止の効果に加えて、第1および第2のリードフ
レーム10、20の対向間隔が小さくなっても、導電性
接着剤40間の短絡を抑制することが可能となる。
み形状が、第1および第2のリードフレーム10、20
が隔てられる方向において導電性接着剤40が最大寸法
となっている部位(つまり、本例では、上記図6に示し
た導電性接着剤の中央部R)の近傍に形成されている。
0がコンデンサ30によって最も押し広げられる部位
に、窪み部50の凹み形状が存在するため、両リードフ
レーム10、20の導電性接着剤40間の短絡防止を好
適に行うことができる。また、窪み部50の側面51と
導電性接着剤40との接着面積を極力大きくでき、剥離
発生防止の効果も好適に発揮できる。
2に示したような形状以外にも、リードフレーム10、
20の導電性接着剤40の配置領域において、搭載面1
1、21から搭載面11、21と直交する方向に窪んだ
ものであれば、次に示す様な各変形例を採用することが
できる。
もので、上記図2(b)に相当する平面方向から見た図
である。上記図2に示した窪み部50の凹み形状がスリ
ット状であったのに対し、本例の窪み部50は、図7に
示すように、窪み部50の凹み形状が、対向端面12、
22全体を湾曲させることにより形成されている。本例
によっても、上記同様、剥離防止、短絡防止の効果を奏
する。
記図2(b)に相当する平面方向から示した図である。
図8中、コンデンサ30は省略してある。本例は、1つ
のリードフレーム10、20の一面11、21に対し
て、導電性接着剤40を2箇所塗布する(例えば、各々
のリードフレームについてディスペンスノズルを2本使
う)場合に、有効である。
は、図8に示すように、1つの対向端面12、22毎に
2個の湾曲部を設けたものである。導電性接着剤40を
2箇所塗布すると、それぞれの中央部に出っ張り(第1
および第2のリードフレームが隔てられる方向において
導電性接着剤が最大寸法となる部位)が形成されるた
め、この出っ張りに対応して2個の凹み形状を設けれ
ば、短絡防止に有効である。なお、導電性接着剤を3箇
所以上に塗布する場合は、塗布箇所数に応じて凹み形状
を設ければよい。
のリードフレーム形状を、上記図2(b)に相当する平
面方向から示した図であり、図10は、本実施形態の第
4の変形例としてのリードフレーム形状を、上記図2
(b)に相当する平面方向から示した図である。なお、
図9、図10中、コンデンサおよび導電性接着剤は省略
してある。
ではスリット状であったのに対し、図9に示す第3の変
形例では、対向端面12、22の一部を湾曲させること
により形成されており、図10に示す第4の変形例で
は、切欠き形状により形成されている。これら第3、第
4の変形例によっても、上記同様、剥離防止、短絡防止
の効果を奏する。
上記図2(a)に相当する側面方向から示した図であ
る。上記図2に示した窪み部50は、リードフレームの
搭載面11、21と直交する方向(リードフレームの厚
み方向)へリードフレーム10、20を貫通していた
が、本例では、図11に示すように、リードフレームの
厚み方向の途中まで窪ませたものである。本例によって
も、上記同様、剥離防止、短絡防止の効果を奏する。
てのリードフレーム形状を、上記図2(b)に相当する
平面方向から示した図であり、コンデンサおよび導電性
接着剤は省略してある。本例の窪み部50は、リードフ
レーム10、20の対向端面12、22から離れた位置
において形成された貫通穴として形成されている。な
お、本例の窪み部50は貫通穴でなくても、同位置の凹
部であっても良い。
果を奏するが、図から明らかなように、対向端部12、
22の形状は従来一般のものと同様であるため、短絡防
止効果はほとんど発揮されない。
み部50を比較すると、窪み部50が、リードフレーム
10、20を搭載面(一面)11、21と直交する方向
に貫通したもの(図2、図7〜図10、図12)では、
リードフレームの厚み方向の途中まで窪ませたもの(図
11)に比べて、窪み部50の側面51の面積が最大と
なる。そのため、当該側面51と導電性接着剤40との
接着面積を最も稼ぐことができ、好ましい。
状である場合(図2)は、当該凹み形状が、湾曲形状
(図7〜図9)、切欠き形状(図10)の場合に比べ
て、窪み部50の側面51を長くすることができ、その
面積をより大きくできる。そのため、当該側面51と導
電性接着剤40との接着面積を稼ぐことができ、剥離防
止の点で好ましい。
開口面積は、コンデンサ30すなわち搭載される電気素
子が落ちないような大きさであれば任意であり、また、
その開口形状も任意である。
ム10、20に窪み部50を設けることで、導電性接着
剤40の密着性を高め、また、場合によっては、導電性
接着剤の短絡防止が図れる。そして、上記した窪み部5
0による効果を鑑みれば、一対のリードフレーム10、
20のいずれか一方にのみ、窪み部50を設けても効果
はある。
0の塗布をディスペンス法にて行っていたが、印刷法に
より行っても良い。その場合、図13に示すように、導
電性接着剤40の塗布形状は、短絡防止のために導電性
接着剤配置領域の中央部を凹ませた形状(図13
(a)、(b)参照)としたり、多点塗布として上記中
央部には塗布しないような形状(図13(c)参照)と
しても良い。
外にも、例えばチップ抵抗体等のチップ型素子等を採用
しても良い。
成を示す図である。
示す図であり、(a)は側面図、(b)は(a)の下視
平面図である。
断面図である。
ある。
造の剥離防止効果を接続抵抗値として示す図である。
明図である。
る。
る。
る。
示す図である。
す図である。
脂の変形によるリードフレームの動きを示す図である。
ームの一面(搭載面)、12…第1のリードフレームの
対向端面、20…第2のリードフレーム、21…第2の
リードフレームの一面(搭載面)、22…第2のリード
フレームの対向端面、30…コンデンサ(電気素子)、
40…導電性接着剤、50…窪み部。
Claims (5)
- 【請求項1】 離間して対向する第1のリードフレーム
(10)および第2のリードフレーム(20)と、 前記第1および第2のリードフレームの間を跨いで横断
した状態で、前記第1および第2のリードフレームの一
面(11、21)に導電性接着剤(40)により搭載さ
れた電気素子(30)とを備える電気素子の実装構造に
おいて、 前記第1および第2のリードフレームの少なくとも一方
には、前記導電性接着剤の配置領域において、前記一面
から前記一面と直交する方向に窪んだ窪み部(50)が
形成されていることを特徴とする電気素子の実装構造。 - 【請求項2】 前記窪み部(50)は、前記リードフレ
ーム(10、20)を前記一面(11、21)と直交す
る方向に貫通したものであることを特徴とする請求項1
に記載の電気素子の実装構造。 - 【請求項3】 前記窪み部(50)は、当該窪み部が形
成された前記リードフレーム(10、20)における相
手側の前記リードフレームとの対向端面(12、22)
から、前記一面(11、21)と平行な方向において前
記相手側のリードフレームから離れるように凹んだ凹み
形状となっていることを特徴とする請求項1または2に
記載の電気素子の実装構造。 - 【請求項4】 前記窪み部(50)の凹み形状は、スリ
ット形状であることを特徴とする請求項3に記載の電気
素子の実装構造。 - 【請求項5】 前記窪み部(50)の凹み形状は、前記
第1および第2のリードフレーム(10、20)が隔て
られる方向において前記導電性接着剤(40)が最大寸
法となっている部位の近傍に形成されていることを特徴
とする請求項3または4に記載の電気素子の実装構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001278331A JP4923367B2 (ja) | 2001-09-13 | 2001-09-13 | 電気素子の実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001278331A JP4923367B2 (ja) | 2001-09-13 | 2001-09-13 | 電気素子の実装構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003086453A true JP2003086453A (ja) | 2003-03-20 |
JP4923367B2 JP4923367B2 (ja) | 2012-04-25 |
Family
ID=19102717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001278331A Expired - Fee Related JP4923367B2 (ja) | 2001-09-13 | 2001-09-13 | 電気素子の実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4923367B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100575990B1 (ko) | 2004-03-22 | 2006-05-02 | 미츠비시덴키 가부시키가이샤 | 커패시터의 실장 구조 |
CN104505380A (zh) * | 2014-12-19 | 2015-04-08 | 日月光封装测试(上海)有限公司 | 半导体封装体及其制造方法 |
JP2016092261A (ja) * | 2014-11-06 | 2016-05-23 | 三菱電機株式会社 | 電子制御装置およびその製造方法 |
EP2894952A4 (en) * | 2012-09-07 | 2017-01-25 | Mitsubishi Electric Corporation | Power semiconductor device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55145361A (en) * | 1979-04-27 | 1980-11-12 | Tdk Corp | Passive composite element package and fabricating method of the same |
JPS63177581A (ja) * | 1987-01-19 | 1988-07-21 | 東洋通信機株式会社 | プリント配線パタ−ン |
JPH01266709A (ja) * | 1988-04-18 | 1989-10-24 | Matsushita Electric Ind Co Ltd | Lc複合部品 |
JPH04148513A (ja) * | 1990-10-12 | 1992-05-21 | Murata Mfg Co Ltd | 巻線型インダクタ及びその製造方法 |
JPH1092607A (ja) * | 1996-09-18 | 1998-04-10 | Ishizuka Denshi Kk | 温度センサ |
JP2002246498A (ja) * | 2001-02-16 | 2002-08-30 | Denso Corp | 混成集積回路装置 |
-
2001
- 2001-09-13 JP JP2001278331A patent/JP4923367B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55145361A (en) * | 1979-04-27 | 1980-11-12 | Tdk Corp | Passive composite element package and fabricating method of the same |
JPS63177581A (ja) * | 1987-01-19 | 1988-07-21 | 東洋通信機株式会社 | プリント配線パタ−ン |
JPH01266709A (ja) * | 1988-04-18 | 1989-10-24 | Matsushita Electric Ind Co Ltd | Lc複合部品 |
JPH04148513A (ja) * | 1990-10-12 | 1992-05-21 | Murata Mfg Co Ltd | 巻線型インダクタ及びその製造方法 |
JPH1092607A (ja) * | 1996-09-18 | 1998-04-10 | Ishizuka Denshi Kk | 温度センサ |
JP2002246498A (ja) * | 2001-02-16 | 2002-08-30 | Denso Corp | 混成集積回路装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100575990B1 (ko) | 2004-03-22 | 2006-05-02 | 미츠비시덴키 가부시키가이샤 | 커패시터의 실장 구조 |
EP2894952A4 (en) * | 2012-09-07 | 2017-01-25 | Mitsubishi Electric Corporation | Power semiconductor device |
JP2016092261A (ja) * | 2014-11-06 | 2016-05-23 | 三菱電機株式会社 | 電子制御装置およびその製造方法 |
CN104505380A (zh) * | 2014-12-19 | 2015-04-08 | 日月光封装测试(上海)有限公司 | 半导体封装体及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4923367B2 (ja) | 2012-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6744122B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
JP2001223323A (ja) | 半導体装置 | |
JPH0357618B2 (ja) | ||
JPH0653390A (ja) | 半導体装置及びその製造方法 | |
US7304394B2 (en) | Semiconductor device and method for manufacturing same | |
JPH0714974A (ja) | プラスチックモールドした集積回路パッケージ | |
JP2003086453A (ja) | 電気素子の実装構造 | |
JPH10125725A (ja) | 半導体装置およびその製造方法 | |
US7119423B2 (en) | Semiconductor device and method of manufacturing the same, electronic module, and electronic instrument | |
JP4520052B2 (ja) | 半導体装置およびその製造方法 | |
JP3040235B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置 | |
JP2004319665A (ja) | 表面実装部品および表面実装部品の実装方法および実装基板 | |
JP3604777B2 (ja) | 配線板、実装用配線板および実装回路装置 | |
JPS6366959A (ja) | 多重リ−ドフレ−ム | |
JP2002280676A (ja) | 液晶セルの駆動回路基板用のプリント配線板 | |
US20040104113A1 (en) | External electrode connector | |
JP2002217239A (ja) | 異方性導電膜 | |
JPH06196516A (ja) | 半田塗布方法、半導体装置の製造方法およびスキージ | |
JPH04261519A (ja) | 液晶パネルとtabテープとの接続方法 | |
JP3434918B2 (ja) | 半導体装置 | |
JPH1051114A (ja) | 異方性導電膜及び実装方法 | |
JPH02110950A (ja) | 半導体装置 | |
JPH02172245A (ja) | 半導体装置 | |
JPS5812443Y2 (ja) | ビ−ムリ−ドチツプノキヤリア | |
JP2000236033A (ja) | 半導体装置並びにその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071010 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110325 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120123 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |