JP3604777B2 - 配線板、実装用配線板および実装回路装置 - Google Patents
配線板、実装用配線板および実装回路装置 Download PDFInfo
- Publication number
- JP3604777B2 JP3604777B2 JP15744295A JP15744295A JP3604777B2 JP 3604777 B2 JP3604777 B2 JP 3604777B2 JP 15744295 A JP15744295 A JP 15744295A JP 15744295 A JP15744295 A JP 15744295A JP 3604777 B2 JP3604777 B2 JP 3604777B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- mounting
- conductor layer
- semiconductor element
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Description
【０００１】
【産業上の利用分野】
本発明は配線板、実装用配線板および実装回路装置に係り、さらに詳しくは、電気テスト治具用配線板、電子部品をフェースダウンに搭載・実装する実装用配線板および実装回路装置に関する。
【０００２】
【従来の技術】
実装回路装置は、回路機構もしくは機器類のコンパクト化や高容量化など図ることができるため、各種の電子機器類に広く使用されている。そして、この種の実装回路装置においては、組み立て，製造工程の簡略化、さらにはコンパクト化など図り易いことから、たとえば半導体素子をフェースダウンに搭載・実装する構成が注目されている。
【０００３】
図３は従来の実装回路装置の構成の要部を断面的に示したもので、配線板１の所定面に設けられている導体パッド１ａ面に、さらに半田バンプ１ｂを配置し、たとえば半導体素子２の入出力端子２ａを対応，位置合せ配置した後、前記半田バンプ１ｂを溶融させて、導体パッド１ａ面に半導体素子２の入出力端子２ａを電気的および機械的に接続・実装し、さらに、実装領域を封止用樹脂３で封止・一体化した構成を採っている。なお、この構成においては、導体パッド１ａ面に半田バンプ１ｂを配置しておく代わりに、入出力端子２ａ面に半田バンプ１ｂを予め配置しておいてもよい。
【０００４】
また、図４に要部を断面的に示すように、配線板１の導体パッド１ａ面に、ペースト状半田１ｃを予めスクリーン印刷しておく一方、予め入出力端子２ａ面にＡｕ製の突起電極２ｂを設けてある半導体素子２を用意し、対応，位置合せ配置した後、前記ペースト状半田１ｃを溶融させて、導体パッド１ａ面に半導体素子２の入出力端子２ａ面の突起電極２ｂを電気的および機械的に接続・実装した構成を採っている。
【０００５】
その他、上記図４の態様において、ペースト状半田１ｃのスクリーン印刷を省略し、配線板１の導体パッド１ａおよび半導体素子２の突起電極２ｂを対応，位置合せ配置した後、半導体素子２の周辺部に封止用樹脂を供給・硬化させ、封止用樹脂時の応力を応用して、前記導体パッド１ａ面に突起電極２ｂ面を対接させながら、一体化によって、電気的および機械的に接続・実装した構成を採る手段も知られている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記構成の実装用配線板およびその配線板を用いた実装回路装置においては、次のような不都合な問題がある。すなわち、最終的には、構成した実装回路装置において、十分な実装・接続の信頼性が確保されることが必要である。そのためには、半田バンプ１ｂの高さ・大きさ、突起電極２ｂの高さなどにバラツキがあってはならないが、実際的にこれらを一様に形成することは困難で、接続実装部が微細化するほど、接続不良の発生が起こっている。たとえば、図３に図示した構成の場合、大きい半田バンプ１ｂ１ に隣接する比較的小さい半田バンプ１ｂ２ は、半田バンプ１ｂ１ の表面張力に押されて、対応する導電パッド２ａと接触しないことがしばしば起こり、接続不良を招来する恐れが多分にある。ここで、押圧力を高くして、比較的小さい半田バンプ１ｂ２ を対応する導電パッド２ａに接触させ、所要の導電・接続を達成しようとすると、大きい半田バンプ１ｂ１ が潰されて、隣接する他の接続部とショートを起こすという問題が発生する。こうした点から、前記半田バンプ１ｂの形成には、精度の高い半田量のコントロールが要求され、多くの労力およびコストアップが不可避的であった。
【０００７】
一方、図４に図示した構成の場合は、ペースト状半田１ｃの印刷被着量が少量であり、突起電極２ｂの高さのバラツキもある程度（± ５μｍ 以内）は許容されるが、前記許容範囲に納めるための加工を要し、コストアップを招来するという問題を有する。また、前記突起電極２ｂ付けの非封止がた半導体素子、すなわち裸の半導体素子も一般的に市販されていないため、この種の半導体素子は別ルートの入手となり、必然的にコストアップを伴うという問題もある。
【０００８】
本発明は上記事情に対処してなされたもので、突起電極の高さのバラツキに起因する接続の信頼性を改善できる実装用配線板、およびコストアップを回避しながら高信頼性の機能を呈する実装回路装置の提供を目的とする。
【０００９】
【課題を解決するための手段】
請求項１の発明は、実装用配線板本体と、前記配線板本体面に設けられた接続用突起電極とを有し、かつ前記突起電極は、その先端面が硬度の高い導体層から成る多層型に形成されていることを特徴とする配線板である。
【００１０】
請求項２の発明は、請求項１記載の配線板において、突起電極先端面の硬度の高い導体層上に、硬度の低い導体層が被覆されていることを特徴とする。
【００１１】
請求項３の発明は、実装用配線板本体と、前記配線板本体の所定領域面に設けられた半導体素子の入出力端子接続用突起電極とを有し、かつ前記突起電極は、その先端面が硬度の高い導体層から成る多層型に形成されていることを特徴とする実装用配線板である。
【００１２】
請求項４の発明は、実装用配線板本体と、前記配線板本体の所定領域面に設けられた半導体素子の入出力端子接続用突起電極とを有し、
前記突起電極は、その先端面が硬度の高い導体層、中間部が硬度の低い導体層から成る多層型に形成されていることを特徴とする実装用配線板である。
【００１３】
請求項５の発明は、実装用配線板本体と、前記配線板本体の所定領域面に設けられた半導体素子の入出力端子接続用突起電極と、前記入出力端子接続用突起電極に対してフェースダウンに搭載・実装された半導体素子とを有し、
前記突起電極は、半導体素子の入出力端子に接続する先端部が硬度の高い導体層で形成された多層型構造と成っていることを特徴とする実装回路装置である。請求項６の発明は、実装用配線板本体と、前記配線板本体の所定領域面に設けられた半導体素子の入出力端子接続用突起電極と、前記入出力端子接続用突起電極に対してフェースダウンに搭載・実装された半導体素子とを有し、
前記突起電極は、半導体素子の入出力端子に接続する先端部が硬度の高い導体層、中間部が硬度の低い導体層から形成された多層型構造と成っていることを特徴とする実装回路装置である。
【００１４】
本発明は、配線板本体面の突起電極（半導体素子の入出力端子接続用）を、多層構造に形成した点で特徴付けられる。すなわち、配線板本体の導体パッドに、比較的硬度の低い導電体層を介して、最上層に硬度の高い導体層（導電体層）を積層・配置している。そして、このような突起電極は、硬化後の硬度が比較的低い導電ペーストおよび硬化後の硬度が比較的高い導電ペーストの組み合わせ、硬度が比較的低い導電金属メッキ層および硬度が比較的高い導電金属メッキ層の組み合わせ、あるいは前記導電ペーストおよび導電金属メッキ層の組み合わせなどによって形成できる。また、前記各導体層（導電体層）の硬度差は、素材の種類によるのが一般的であるが、組成比の変化・変更によって行ってもよいし、さらに硬度差は、非連続的もしくは連続的な変化であってもよい。
【００１５】
本発明において、配線板本体は、たとえばアルミナなどのセラミックスを層間絶縁体として形成されたセラミックス系厚膜多層配線板、ポリイミド樹脂を層間絶縁体として形成されたポリイミド樹脂系薄膜多層配線板、もしくはこれらの複合型配線板などが挙げられる。
【００１６】
【作用】
請求項１の発明では、配線板本体面の突起電極は、その先端面が硬度の高い金属層から成る多層型に形成されているため、たとえば電気試験用の治具としての利用では、被試験用電子部品の入出力端子面に絶縁被膜など存在しても、これを破砕して良好な電気的な接続に寄与して、信頼性の高い接続を容易に形成する。請求項２の発明では、突起電極先端面の硬度の高い導体層上に、硬度の低いたとえばＡｕなどの導体層が被覆されているため、酸化に対する安定性も向上する。請求項３の発明では、配線板本体面の突起電極は、その先端面が硬度の高い金属層から成る多層型に形成されているため、搭載・実装される半導体素子の入出力端子面に絶縁被膜など存在しても、これを破砕して良好な電気的な接続に寄与する一方、比較的硬度の低い層がダンパー的に働くので、突起電極の高さの若干のバラツキも吸収して、信頼性の高い接続を容易に形成する。
【００１７】
請求項４の発明では、配線板本体面の突起電極は、その先端面が硬度の高い金属層から成る多層型に形成されているため、搭載・実装電子部品の入出力端子面に絶縁被膜など存在しても、これを破砕して良好な電気的な接続に寄与する一方、比較的硬度の低い中間層がダンパー的に働くので、突起電極の高さのバラツキも容易に吸収して、信頼性の高い接続を形成する。
【００１８】
請求項５の発明では、配線板本体面の突起電極は、その先端面が硬度の高い金属層から成る多層型に形成されているため、搭載・実装した半導体素子の入出力端子面に絶縁被膜など存在しても、これを破砕して良好な電気的な接続に寄与する一方、比較的硬度の低い中間層がダンパー的に働くので、突起電極の高さのバラツキも容易に吸収して信頼性の高い接続・実装を形成し、安定した実装回路装置として機能する。
【００１９】
請求項６の発明では、配線板本体面の突起電極は、その先端面が硬度の高い金属層から成る多層型に形成されているため、搭載・実装した半導体素子の入出力端子面に絶縁被膜など存在しても、これを破砕して良好な電気的な接続に寄与する一方、比較的硬度の低い中間層がダンパー的に働くので、突起電極の高さのバラツキも容易に吸収して信頼性の高い接続・実装を形成し、より安定した実装回路装置として機能する。
【００２０】
【実施例】
以下図１および図２を参照して本発明の実施例を説明する。
【００２１】
実施例１
図１は、この実施例に係る実装用配線板の要部構成を断面的に示したもので、４は実装用配線板本体、４ａは前記配線板本体４の導体パッド４ｂ面に設けられた接続用突起電極である。ここで、前記突起電極４ａは、比較的硬度の低い導体層４ａ１ 、先端面側に積層された硬度の高い導体層４ａ２ で多層型に形成されている。より具体的には、配線板本体４の導体パッド４ｂ面に、硬化後の硬度が約９０ＨｖであるＡｇエポキシ樹脂系ペーストをスクリーン印刷し、その後、加熱乾燥を施し厚さ約 １００μｍ 程度の、硬度の低い導体層４ａを形成した。次いで、前記導体層４ａ１ の頂面に、無電解Ｎｉメッキを選択的に行って、厚さ約 ５μｍ 程度の、硬度約 ２００ＨｖのＮｉ系導体層４ａ２ を形成した。なお、前記導体層４ａ１ 面に導体層４ａ２ を積層して形成した突起電極４ａの高さのバラツキを測定したところ、± ２μｍ 程度であった。
【００２２】
前記構成の配線板を、Ａｌ入出力端子付き半導体素子（半導体チップ）の電気的な特性テスト治具の端子部として用い、所要の特性評価を行ったところ、配線板の突起電極４ａの先端面部によって、半導体素子のＡｌ入出力端子面の酸化物層など容易に破砕され、良好な電気的な接続が確保されたことによって、精度のよい試験評価を行うことができた。
【００２３】
実施例２
図２はこの実施例に係る実装回路装置の要部構成例を断面的に示したものである。
【００２４】
先ず、前記実施例１の場合と同一構成の配線板（実装用配線板）５、およびＡｌ入出力端子６ａ付き半導体素子６を用意した。なお、半導体素子６のＡｌ入出力端子６ａ面は、薄い自然酸化膜で覆われていた。
【００２５】
次に、前記実装用配線板５面に、実装用配線板５の突起電極４ａにＡｌ入出力端子６ａを対応・位置決めし、半導体素子６を搭載・配置して押圧を加え、突起電極４ａ先端面をＡｌ入出力端子６ａ面に対接させた。このとき、突起電極４ａ先端面のＮｉ系導体層４ａ２ によって、Ａｌ入出力端子６ａ面を覆っていた薄い自然酸化膜は容易に破砕して、良好な電気的な接続がそれぞれなされた。
【００２６】
この状態で、前記搭載・配置した半導体素子６の周辺部に、紫外線硬化型の封止用樹脂を供給し、実装用配線板５面−半導体素子６面間の接続部領域に樹脂充填してから、この充填封止樹脂７を紫外線照射で硬化させた。前記充填封止樹脂７の硬化による収縮性など、充填封止樹脂７の応力作用で、前記対接させた突起電極４ａ先端面とＡｌ入出力端子６ａ面とはさらに良好に密着して、信頼性の高い接続・実装が達成されていた。
【００２７】
前記構成の実装回路装置について、常套的に行われている電気的な試験評価、たとえば熱・冷サイクルテストなど行ったところ、良好な結果が得られた。
【００２８】
なお、上記において、突起電極４ａのＮｉ系導体層４ａ２ 面に、比較的硬度の低い導体層、たとえばＡｕメッキ層を被覆した場合は、突起電極４ａの酸化に対する安定性が向上するので、配線板もしくは実装用配線板として長期間の保存など、より容易に行うことができる。
【００２９】
また、前記では、突起電極4aの形成を導電ペースト印刷および無電メッキで行ったが、導電ペースト印刷の繰り返しなどで行った場合も、先端部を比較的硬度の高い導体層で形成する限りは、同様の作用・効果が認められる。
【００３０】
本発明は上記実施例に限定されるものでなく、発明の趣旨を逸脱しない範囲でいろいろの変形を採ることができる。たとえば配線板は、アルミナ系の他、窒化アルミ系，窒化ケイ素系などでもよい。
【００３１】
【発明の効果】
請求項１の発明によれば、電気試験用の治具もしくは実装用配線板としての利用において、電子部品の入出力端子面に絶縁被膜など存在しても、これを破砕して良好な電気的な接続に寄与して、信頼性の高い接続が容易に形成される。
【００３２】
請求項２および請求項３の発明によれば、搭載・実装される半導体素子の入出力端子面に絶縁被膜など存在しても、これを破砕して良好な電気的な接続に寄与するし、また突起電極の高さに若干のバラツキがあっても突起電極の一部が吸収し、信頼性の高い接続が容易に形成される。
【００３３】
請求項４および請求項５の発明によれば、半導体素子は信頼性の高い電気的な接続・実装を構成して、安定した実装回路装置として機能する。
【図面の簡単な説明】
【図１】配線板の要部構成例を示す断面図。
【図２】実装回路装置の要部構成例を示す断面図。
【図３】従来の実装回路装置の要部構成を示す断面図。
【図４】従来の他の実装回路装置の要部構成を展開して示す断面図。
【符号の説明】
１……セラミック系（厚膜）多層配線板
１ａ，４ｂ……導体パッド
１ｂ……半田バンプ
１ｃ……ペースト状半田
２，６……半導体素子
２ａ，６ａ……半導体素子の入出力端子
２ｂ，４ａ……突起電極
４……配線板本体
４ａ１ ……硬度の低い導体層
４ａ２ ……硬度の高い導体層
５……実装用配線板
７……充填封止樹脂
【産業上の利用分野】
本発明は配線板、実装用配線板および実装回路装置に係り、さらに詳しくは、電気テスト治具用配線板、電子部品をフェースダウンに搭載・実装する実装用配線板および実装回路装置に関する。
【０００２】
【従来の技術】
実装回路装置は、回路機構もしくは機器類のコンパクト化や高容量化など図ることができるため、各種の電子機器類に広く使用されている。そして、この種の実装回路装置においては、組み立て，製造工程の簡略化、さらにはコンパクト化など図り易いことから、たとえば半導体素子をフェースダウンに搭載・実装する構成が注目されている。
【０００３】
図３は従来の実装回路装置の構成の要部を断面的に示したもので、配線板１の所定面に設けられている導体パッド１ａ面に、さらに半田バンプ１ｂを配置し、たとえば半導体素子２の入出力端子２ａを対応，位置合せ配置した後、前記半田バンプ１ｂを溶融させて、導体パッド１ａ面に半導体素子２の入出力端子２ａを電気的および機械的に接続・実装し、さらに、実装領域を封止用樹脂３で封止・一体化した構成を採っている。なお、この構成においては、導体パッド１ａ面に半田バンプ１ｂを配置しておく代わりに、入出力端子２ａ面に半田バンプ１ｂを予め配置しておいてもよい。
【０００４】
また、図４に要部を断面的に示すように、配線板１の導体パッド１ａ面に、ペースト状半田１ｃを予めスクリーン印刷しておく一方、予め入出力端子２ａ面にＡｕ製の突起電極２ｂを設けてある半導体素子２を用意し、対応，位置合せ配置した後、前記ペースト状半田１ｃを溶融させて、導体パッド１ａ面に半導体素子２の入出力端子２ａ面の突起電極２ｂを電気的および機械的に接続・実装した構成を採っている。
【０００５】
その他、上記図４の態様において、ペースト状半田１ｃのスクリーン印刷を省略し、配線板１の導体パッド１ａおよび半導体素子２の突起電極２ｂを対応，位置合せ配置した後、半導体素子２の周辺部に封止用樹脂を供給・硬化させ、封止用樹脂時の応力を応用して、前記導体パッド１ａ面に突起電極２ｂ面を対接させながら、一体化によって、電気的および機械的に接続・実装した構成を採る手段も知られている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記構成の実装用配線板およびその配線板を用いた実装回路装置においては、次のような不都合な問題がある。すなわち、最終的には、構成した実装回路装置において、十分な実装・接続の信頼性が確保されることが必要である。そのためには、半田バンプ１ｂの高さ・大きさ、突起電極２ｂの高さなどにバラツキがあってはならないが、実際的にこれらを一様に形成することは困難で、接続実装部が微細化するほど、接続不良の発生が起こっている。たとえば、図３に図示した構成の場合、大きい半田バンプ１ｂ１ に隣接する比較的小さい半田バンプ１ｂ２ は、半田バンプ１ｂ１ の表面張力に押されて、対応する導電パッド２ａと接触しないことがしばしば起こり、接続不良を招来する恐れが多分にある。ここで、押圧力を高くして、比較的小さい半田バンプ１ｂ２ を対応する導電パッド２ａに接触させ、所要の導電・接続を達成しようとすると、大きい半田バンプ１ｂ１ が潰されて、隣接する他の接続部とショートを起こすという問題が発生する。こうした点から、前記半田バンプ１ｂの形成には、精度の高い半田量のコントロールが要求され、多くの労力およびコストアップが不可避的であった。
【０００７】
一方、図４に図示した構成の場合は、ペースト状半田１ｃの印刷被着量が少量であり、突起電極２ｂの高さのバラツキもある程度（± ５μｍ 以内）は許容されるが、前記許容範囲に納めるための加工を要し、コストアップを招来するという問題を有する。また、前記突起電極２ｂ付けの非封止がた半導体素子、すなわち裸の半導体素子も一般的に市販されていないため、この種の半導体素子は別ルートの入手となり、必然的にコストアップを伴うという問題もある。
【０００８】
本発明は上記事情に対処してなされたもので、突起電極の高さのバラツキに起因する接続の信頼性を改善できる実装用配線板、およびコストアップを回避しながら高信頼性の機能を呈する実装回路装置の提供を目的とする。
【０００９】
【課題を解決するための手段】
請求項１の発明は、実装用配線板本体と、前記配線板本体面に設けられた接続用突起電極とを有し、かつ前記突起電極は、その先端面が硬度の高い導体層から成る多層型に形成されていることを特徴とする配線板である。
【００１０】
請求項２の発明は、請求項１記載の配線板において、突起電極先端面の硬度の高い導体層上に、硬度の低い導体層が被覆されていることを特徴とする。
【００１１】
請求項３の発明は、実装用配線板本体と、前記配線板本体の所定領域面に設けられた半導体素子の入出力端子接続用突起電極とを有し、かつ前記突起電極は、その先端面が硬度の高い導体層から成る多層型に形成されていることを特徴とする実装用配線板である。
【００１２】
請求項４の発明は、実装用配線板本体と、前記配線板本体の所定領域面に設けられた半導体素子の入出力端子接続用突起電極とを有し、
前記突起電極は、その先端面が硬度の高い導体層、中間部が硬度の低い導体層から成る多層型に形成されていることを特徴とする実装用配線板である。
【００１３】
請求項５の発明は、実装用配線板本体と、前記配線板本体の所定領域面に設けられた半導体素子の入出力端子接続用突起電極と、前記入出力端子接続用突起電極に対してフェースダウンに搭載・実装された半導体素子とを有し、
前記突起電極は、半導体素子の入出力端子に接続する先端部が硬度の高い導体層で形成された多層型構造と成っていることを特徴とする実装回路装置である。請求項６の発明は、実装用配線板本体と、前記配線板本体の所定領域面に設けられた半導体素子の入出力端子接続用突起電極と、前記入出力端子接続用突起電極に対してフェースダウンに搭載・実装された半導体素子とを有し、
前記突起電極は、半導体素子の入出力端子に接続する先端部が硬度の高い導体層、中間部が硬度の低い導体層から形成された多層型構造と成っていることを特徴とする実装回路装置である。
【００１４】
本発明は、配線板本体面の突起電極（半導体素子の入出力端子接続用）を、多層構造に形成した点で特徴付けられる。すなわち、配線板本体の導体パッドに、比較的硬度の低い導電体層を介して、最上層に硬度の高い導体層（導電体層）を積層・配置している。そして、このような突起電極は、硬化後の硬度が比較的低い導電ペーストおよび硬化後の硬度が比較的高い導電ペーストの組み合わせ、硬度が比較的低い導電金属メッキ層および硬度が比較的高い導電金属メッキ層の組み合わせ、あるいは前記導電ペーストおよび導電金属メッキ層の組み合わせなどによって形成できる。また、前記各導体層（導電体層）の硬度差は、素材の種類によるのが一般的であるが、組成比の変化・変更によって行ってもよいし、さらに硬度差は、非連続的もしくは連続的な変化であってもよい。
【００１５】
本発明において、配線板本体は、たとえばアルミナなどのセラミックスを層間絶縁体として形成されたセラミックス系厚膜多層配線板、ポリイミド樹脂を層間絶縁体として形成されたポリイミド樹脂系薄膜多層配線板、もしくはこれらの複合型配線板などが挙げられる。
【００１６】
【作用】
請求項１の発明では、配線板本体面の突起電極は、その先端面が硬度の高い金属層から成る多層型に形成されているため、たとえば電気試験用の治具としての利用では、被試験用電子部品の入出力端子面に絶縁被膜など存在しても、これを破砕して良好な電気的な接続に寄与して、信頼性の高い接続を容易に形成する。請求項２の発明では、突起電極先端面の硬度の高い導体層上に、硬度の低いたとえばＡｕなどの導体層が被覆されているため、酸化に対する安定性も向上する。請求項３の発明では、配線板本体面の突起電極は、その先端面が硬度の高い金属層から成る多層型に形成されているため、搭載・実装される半導体素子の入出力端子面に絶縁被膜など存在しても、これを破砕して良好な電気的な接続に寄与する一方、比較的硬度の低い層がダンパー的に働くので、突起電極の高さの若干のバラツキも吸収して、信頼性の高い接続を容易に形成する。
【００１７】
請求項４の発明では、配線板本体面の突起電極は、その先端面が硬度の高い金属層から成る多層型に形成されているため、搭載・実装電子部品の入出力端子面に絶縁被膜など存在しても、これを破砕して良好な電気的な接続に寄与する一方、比較的硬度の低い中間層がダンパー的に働くので、突起電極の高さのバラツキも容易に吸収して、信頼性の高い接続を形成する。
【００１８】
請求項５の発明では、配線板本体面の突起電極は、その先端面が硬度の高い金属層から成る多層型に形成されているため、搭載・実装した半導体素子の入出力端子面に絶縁被膜など存在しても、これを破砕して良好な電気的な接続に寄与する一方、比較的硬度の低い中間層がダンパー的に働くので、突起電極の高さのバラツキも容易に吸収して信頼性の高い接続・実装を形成し、安定した実装回路装置として機能する。
【００１９】
請求項６の発明では、配線板本体面の突起電極は、その先端面が硬度の高い金属層から成る多層型に形成されているため、搭載・実装した半導体素子の入出力端子面に絶縁被膜など存在しても、これを破砕して良好な電気的な接続に寄与する一方、比較的硬度の低い中間層がダンパー的に働くので、突起電極の高さのバラツキも容易に吸収して信頼性の高い接続・実装を形成し、より安定した実装回路装置として機能する。
【００２０】
【実施例】
以下図１および図２を参照して本発明の実施例を説明する。
【００２１】
実施例１
図１は、この実施例に係る実装用配線板の要部構成を断面的に示したもので、４は実装用配線板本体、４ａは前記配線板本体４の導体パッド４ｂ面に設けられた接続用突起電極である。ここで、前記突起電極４ａは、比較的硬度の低い導体層４ａ１ 、先端面側に積層された硬度の高い導体層４ａ２ で多層型に形成されている。より具体的には、配線板本体４の導体パッド４ｂ面に、硬化後の硬度が約９０ＨｖであるＡｇエポキシ樹脂系ペーストをスクリーン印刷し、その後、加熱乾燥を施し厚さ約 １００μｍ 程度の、硬度の低い導体層４ａを形成した。次いで、前記導体層４ａ１ の頂面に、無電解Ｎｉメッキを選択的に行って、厚さ約 ５μｍ 程度の、硬度約 ２００ＨｖのＮｉ系導体層４ａ２ を形成した。なお、前記導体層４ａ１ 面に導体層４ａ２ を積層して形成した突起電極４ａの高さのバラツキを測定したところ、± ２μｍ 程度であった。
【００２２】
前記構成の配線板を、Ａｌ入出力端子付き半導体素子（半導体チップ）の電気的な特性テスト治具の端子部として用い、所要の特性評価を行ったところ、配線板の突起電極４ａの先端面部によって、半導体素子のＡｌ入出力端子面の酸化物層など容易に破砕され、良好な電気的な接続が確保されたことによって、精度のよい試験評価を行うことができた。
【００２３】
実施例２
図２はこの実施例に係る実装回路装置の要部構成例を断面的に示したものである。
【００２４】
先ず、前記実施例１の場合と同一構成の配線板（実装用配線板）５、およびＡｌ入出力端子６ａ付き半導体素子６を用意した。なお、半導体素子６のＡｌ入出力端子６ａ面は、薄い自然酸化膜で覆われていた。
【００２５】
次に、前記実装用配線板５面に、実装用配線板５の突起電極４ａにＡｌ入出力端子６ａを対応・位置決めし、半導体素子６を搭載・配置して押圧を加え、突起電極４ａ先端面をＡｌ入出力端子６ａ面に対接させた。このとき、突起電極４ａ先端面のＮｉ系導体層４ａ２ によって、Ａｌ入出力端子６ａ面を覆っていた薄い自然酸化膜は容易に破砕して、良好な電気的な接続がそれぞれなされた。
【００２６】
この状態で、前記搭載・配置した半導体素子６の周辺部に、紫外線硬化型の封止用樹脂を供給し、実装用配線板５面−半導体素子６面間の接続部領域に樹脂充填してから、この充填封止樹脂７を紫外線照射で硬化させた。前記充填封止樹脂７の硬化による収縮性など、充填封止樹脂７の応力作用で、前記対接させた突起電極４ａ先端面とＡｌ入出力端子６ａ面とはさらに良好に密着して、信頼性の高い接続・実装が達成されていた。
【００２７】
前記構成の実装回路装置について、常套的に行われている電気的な試験評価、たとえば熱・冷サイクルテストなど行ったところ、良好な結果が得られた。
【００２８】
なお、上記において、突起電極４ａのＮｉ系導体層４ａ２ 面に、比較的硬度の低い導体層、たとえばＡｕメッキ層を被覆した場合は、突起電極４ａの酸化に対する安定性が向上するので、配線板もしくは実装用配線板として長期間の保存など、より容易に行うことができる。
【００２９】
また、前記では、突起電極4aの形成を導電ペースト印刷および無電メッキで行ったが、導電ペースト印刷の繰り返しなどで行った場合も、先端部を比較的硬度の高い導体層で形成する限りは、同様の作用・効果が認められる。
【００３０】
本発明は上記実施例に限定されるものでなく、発明の趣旨を逸脱しない範囲でいろいろの変形を採ることができる。たとえば配線板は、アルミナ系の他、窒化アルミ系，窒化ケイ素系などでもよい。
【００３１】
【発明の効果】
請求項１の発明によれば、電気試験用の治具もしくは実装用配線板としての利用において、電子部品の入出力端子面に絶縁被膜など存在しても、これを破砕して良好な電気的な接続に寄与して、信頼性の高い接続が容易に形成される。
【００３２】
請求項２および請求項３の発明によれば、搭載・実装される半導体素子の入出力端子面に絶縁被膜など存在しても、これを破砕して良好な電気的な接続に寄与するし、また突起電極の高さに若干のバラツキがあっても突起電極の一部が吸収し、信頼性の高い接続が容易に形成される。
【００３３】
請求項４および請求項５の発明によれば、半導体素子は信頼性の高い電気的な接続・実装を構成して、安定した実装回路装置として機能する。
【図面の簡単な説明】
【図１】配線板の要部構成例を示す断面図。
【図２】実装回路装置の要部構成例を示す断面図。
【図３】従来の実装回路装置の要部構成を示す断面図。
【図４】従来の他の実装回路装置の要部構成を展開して示す断面図。
【符号の説明】
１……セラミック系（厚膜）多層配線板
１ａ，４ｂ……導体パッド
１ｂ……半田バンプ
１ｃ……ペースト状半田
２，６……半導体素子
２ａ，６ａ……半導体素子の入出力端子
２ｂ，４ａ……突起電極
４……配線板本体
４ａ１ ……硬度の低い導体層
４ａ２ ……硬度の高い導体層
５……実装用配線板
７……充填封止樹脂
Claims (10)
- 実装用配線板本体と、前記配線板本体面に設けられた接続用突起電極とを有し、前記突起電極を接続すべき端子に押し付けて、前記突起電極と前記端子との電気的接続を行わせるようにした実装用配線板において、前記突起電極は、導電性ペースト硬化物で構成され、その先端部が他の部分より硬度の高い導体層から成る多層型に形成されていることを特徴とする実装用配線板。
- 突起電極先端面の硬度の高い導体層上に、これより硬度の低い導体層が被覆されていることを特徴とする請求項１記載の実装用配線板。
- 実装用配線板本体と、前記配線板本体の所定領域面に設けられた接続用突起電極とを有し、前記突起電極を接続すべき半導体素子の入出力端子に押し付けて、前記突起電極と前記半導体素子の入出力端子との電気的接続を行わせるようにした配線板において、前記突起電極は、導電性ペースト硬化物で構成され、その先端部が他の部分より硬度の高い導体層から成る多層型に形成されていることを特徴とする実装用配線板。
- 実装用配線板本体と、前記配線板本体の所定領域面に設けられた接続用突起電極とを有し、前記突起電極を接続すべき半導体素子の入出力端子に押し付けて、前記突起電極と前記半導体素子の入出力端子との電気的接続を行わせるようにした実装用配線板において、前記突起電極は、導電性ペースト硬化物で構成され、その先端面が硬度の高い導体層、中間部が前記先端面の導体層より硬度の低い導体層から成る多層型に形成されていることを特徴とする実装用配線板。
- 硬度の高い導体層が、Ｎｉ系導体層からなることを特徴とする請求項１乃至４のいずれか１項記載の実装用配線板。
- 硬度の低い導体層が、Ａｕ導体層からなることを特徴とする請求項１乃至５のいずれか１項記載の実装用配線板。
- 実装用配線板本体と、前記配線板本体の所定領域面に設けられた半導体素子の入出力端子接続用突起電極と、前記入出力端子接続用突起電極に対してフェースダウンに搭載・実装された半導体素子とを有し、前記突起電極は、導電性ペースト硬化物で構成され、前記半導体素子の入出力端子に接続する先端部がその他の部分より硬度の高い導体層で形成された多層型に形成されていることを特徴とする実装回路装置。
- 実装用配線板本体と、前記配線板本体の所定領域面に設けられた半導体素子の入出力端子接続用突起電極と、前記入出力端子接続用突起電極に対してフェースダウンに搭載・実装された半導体素子とを有し、前記突起電極は、導電性ペースト硬化物で構成され、半導体素子の入出力端子に接続する先端部が硬度の高い導体層、中間部が前記先端部の導体層より硬度の低い導体層から形成された多層型構に形成されていることを特徴とする実装回路装置。
- 硬度の高い導体層が、Ｎｉ系導体層からなる請求項７又は８記載の実装回路装置。
- 硬度の低い導体層が、Ａｕ導体層からなる請求項７乃至９のいずれか１項記載の実装回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15744295A JP3604777B2 (ja) | 1995-06-23 | 1995-06-23 | 配線板、実装用配線板および実装回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15744295A JP3604777B2 (ja) | 1995-06-23 | 1995-06-23 | 配線板、実装用配線板および実装回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH098442A JPH098442A (ja) | 1997-01-10 |
| JP3604777B2 true JP3604777B2 (ja) | 2004-12-22 |
Family
ID=15649749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15744295A Expired - Fee Related JP3604777B2 (ja) | 1995-06-23 | 1995-06-23 | 配線板、実装用配線板および実装回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3604777B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004105120A1 (ja) * | 2003-05-20 | 2004-12-02 | Fujitsu Limited | Lsiパッケージ及びlsi素子の試験方法及び半導体装置の製造方法 |
-
1995
- 1995-06-23 JP JP15744295A patent/JP3604777B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH098442A (ja) | 1997-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5432378A (en) | Subminiature surface mounted circuit protector | |
| US6016013A (en) | Semiconductor device mounting structure | |
| JP3633559B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPS6333320B2 (ja) | ||
| JP4228677B2 (ja) | 回路基板 | |
| JP2006253289A5 (ja) | ||
| JP2001189337A (ja) | 電極バンプおよびそれを用いた半導体素子並びに半導体装置 | |
| JP3654116B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US7057294B2 (en) | Semiconductor device | |
| JP2003527736A (ja) | 可撓性導電性接着剤を用いたフリップチップデバイス | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JPH1116949A (ja) | Ａｃｆ接合構造 | |
| JP3604777B2 (ja) | 配線板、実装用配線板および実装回路装置 | |
| JP3569585B2 (ja) | 半導体装置 | |
| JP3549316B2 (ja) | 配線基板 | |
| JPH046841A (ja) | 半導体装置の実装構造 | |
| JPH08138773A (ja) | 印刷配線板の電極部構造 | |
| JPH08250827A (ja) | 半導体装置用パッケージ及びその製造方法並びに半導体装置 | |
| JPH0888471A (ja) | 多層印刷配線基板装置及びその製造方法 | |
| TW550714B (en) | Bonding material, semiconductor device, method of manufacturing semiconductor device, circuit board and electronic device | |
| JP3570999B2 (ja) | バンプ付電子部品の実装構造 | |
| JP2011071234A (ja) | 半導体装置およびその製造方法 | |
| JPH10125725A (ja) | 半導体装置およびその製造方法 | |
| JPH04171970A (ja) | 半導体装置 | |
| JP3952375B2 (ja) | チップ実装体、チップ実装体の製造方法、及び、電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040204 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040209 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040326 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040930 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |