JP3629726B2 - 基板 - Google Patents
基板 Download PDFInfo
- Publication number
- JP3629726B2 JP3629726B2 JP22260094A JP22260094A JP3629726B2 JP 3629726 B2 JP3629726 B2 JP 3629726B2 JP 22260094 A JP22260094 A JP 22260094A JP 22260094 A JP22260094 A JP 22260094A JP 3629726 B2 JP3629726 B2 JP 3629726B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- positioning
- display means
- electronic component
- reference display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3468—Applying molten solder
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、電子部品を半田付けするための基板に関するものである。
【０００２】
【従来の技術】
プリント配線板のような基板に対しては、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）のような電子部品を半田付けする。このような電子部品としては、ＱＦＰの他に、たとえばＤＩＰ（Ｄｕａｌ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）等、多くのピンを有するものがある。
【０００３】
多ピンの電子部品を、基板の所定位置に搭載して、各ピン（端子）を基板の所定の導体パターンに半田付けするために、基板を半田にディップ（ＤＩＰ）する。
【０００４】
このようにして、電子部品の多ピンを導体パターンに対して半田により電気的に接続する場合には、ピン間において半田ブリッジが生じるおそれがある。
そこで、半田ブリッジを防ぐために、従来では、図９に示すように基板１に対して半田溜まり２，３，４を形成している。
この半田溜まり２，３，４は、ＱＦＰのような電子部品５の３つの角に対応して基板１の上に形成されている。つまり半田溜まり２，３，４は、基板１を半田にディップする方向に対してたとえば４５度の角度で傾けた方向、つまりピン６において半田が流れる方向に配置されている。これらの半田溜まり２，３，４は、電子部品５のピン６の余分な半田を導いて溜めることができ、これにより多数のピン間の半田ブリッジを防ぐことができる。
【０００５】
半田溜まり２，３，４は、図１０と図１１のような構造になっている。図１１は、図１０のＡ−Ａ線における断面図であり、基板１の表面にレジスト膜７を形成している。このレジスト膜７により正方形に囲まれた部分には、銅はく８のみを形成する。この銅はく８とレジスト膜７の段差部分が、半田溜まり２，３，４である。
【０００６】
また、従来の基板１では、図１２に示すように、ＱＦＰのような電子部品５を所定の位置にマウントする際に、そのマウントの位置精度を上げるため、電子部品５の近傍、特に電子部品５の２つのコーナーの部分に位置合せマーク８，８を形成することがある。
この位置合せマーク８は図１３に拡大して示しており、さらに図１４には図１３のＢ−Ｂ線における断面図を示している。
図１３と図１４において、基板１の上に銅はく９を形成し、その銅はく９の上にさらにレジスト膜１０を形成することによって、上から見て正方形のパターンにしている。この銅はく９とレジスト膜１０の穴には、位置合せ用の円形のマーク８ａが銅はくのみで形成されている。このマーク８ａと銅はく９およびレジスト膜１０の間には銅はくもレジスト膜もないスペース８ｂとなっている。
【０００７】
【発明が解決しようとする課題】
このように従来では、基板に対して、半田ディップ作業の際の電子部品の端子間のブリッジを防ぐために半田溜まりを形成したり、あるいは電子部品のマウント精度を上げるために位置合せマークを形成している。
しかし、プリント配線板のような基板には、多くに電子部品がマウントされるので、各電子部品毎に半田溜まりと位置合せマークを別個に形成しているのでは、基板面積の有効利用が図れない。
【０００８】
そこで本発明は上記課題を解消するためになされたものであり、電子部品の端子間のブリッジを防ぐとともに電子部品のマウント位置精度を同時に上げることができ、基板面積の有効利用ができる基板を提供することを目的としている。
【０００９】
【課題を解決するための手段】
上記目的は、本発明にあっては、電子部品を半田付けするための基板において、前記電子部品を配置する際に位置決めの基準とする位置決め用の基準表示手段が、半田にディップする際に電子部品の端子に半田ブリッジが生じるのを防止するための半田を溜めるための手段を兼ねており、前記位置決め用の基準表示手段を兼ねる半田を溜めるための手段は導電体部を有し、前記導電体部は半田を溜める部分に形成され、しかも前記位置決め用の基準表示手段は、前記導電体部に形成された穴部である基板により、達成される。
本発明にあっては、好ましくはレジスト層により囲まれるようにして、前記位置決め用の基準表示手段を兼ねる半田を溜めるための手段が形成されている。
本発明にあっては、好ましくは前記導電体部は銅はくである。
本発明にあっては、好ましくは前記位置決め用の基準表示手段を構成する穴部が円形の穴である。
本発明にあっては、好ましくは前記位置決め用の基準表示手段を構成する穴部が正方形の穴である。
【００１０】
【作用】
上記構成によれば、導電体部に形成された穴部から成る位置決め用の基準表示手段が、半田を溜めるための手段を兼ねているので、最小限の基板のスペースで電子部品のマウント位置の精度の向上と半田のブリッジの防止を図ることができる。
好ましくはレジスト層により囲まれる部位に位置決め用の基準表示手段を兼ねる半田を溜めるための手段が形成されていて、この半田を溜める手段には、電子部品のピンで半田ブリッジを起こさないように、余分な半田を導いて溜めておく。
好ましくは導電体部は銅はくであり、この導電体部により余分な半田を溜める。
好ましくは位置決め用の基準表示手段を構成する円形の穴から成る穴部によって、電子部品のマウントの位置決めを行う。
好ましくは正方形の穴から成る穴部により、電子部品のマウントの位置決めを行う。
【００１１】
【実施例】
以下、本発明の好適な実施例を添付図面に基づいて詳細に説明する。
なお、以下に述べる実施例は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。
【００１２】
図１は、本発明の基板の好ましい実施例を示している。
図１は、説明を簡単にするために、基板２０の上に１つの電子部品２１をマウントした例を示している。基板２０は、たとえばプリント配線板である。
図１において、電子部品２１をマウントした基板２０は、矢印Ｘ方向に沿って半田に対してディップ（ＤＩＰ）することにより、電子部品２１の端子（ピンあるいはリードともいう）を、基板２０の上の所定の導体パターンに対して電気的に接続する。
【００１３】
この電子部品２１は、たとえば多数のピンを有するＱＦＰである。この電子部品２１は、４つのコーナー部２１ａ，２１ｂ，２１ｃ，２１ｄを有している。
そして電子部品２１の４つの辺に対応して多数のピン６が設けられている。
【００１４】
図２は、図１の電子部品２１が搭載されている付近を拡大して示す平面図である。
電子部品２１の２つのコーナー部２１ｂ，２１ｄに対応して、半田を溜めるための手段を兼ねている位置決め用の表示手段３０，３０が形成されている。
電子部品２１のもう１つのコーナー部２１ｃに対応して、通常の半田溜まり３２が形成されている。この半田溜まり３２は、従来の図１０で示した半田溜まりと同様の構造である。
【００１５】
この半田を溜めるための手段兼位置決め用の表示手段３０は、図３および図４に示すような構造になっている。図３は、図２の半田を溜めるための手段兼位置決め用の表示手段３０を示す平面図であり、図４は図３のＣ−Ｃ線における断面図である。
基板２０の上には、レジスト層（レジスト膜ともいう）４０が形成されている。このレジスト層４０により囲まれるスペース４２は、図３で示すようにたとえば正方形である。
このスペース４２内には、銅はく４４が形成されている。この銅はく４４の中央には、基準表示手段４６としての穴部が形成されている。
【００１６】
銅はく４４とレジスト層４０で形成される段差部分は、図２のピン６間に半田ブリッジが生じるのを防止するために余分な半田を導いて半田を溜めるための手段５３である。つまり、半田を溜めるための手段５３は、基板２０を半田に対してディップをする際に、電子部品２１のピン６間に半田ブリッジが生じるのを防止するために、余分な半田を銅はく４４により導いて溜める部分である。
穴部は、電子部品２１を基板２０の上に位置決めする際の基準となる基準表示手段４６である。この位置決め用の基準表示手段４６は、図３と図４の実施例では、上から見て円形になっている。
【００１７】
その他には、図２のおいて、レジスト層４０と基板２０の間に所定の回路配線用の導体パターン５０が形成されている。
このように、従来別々に形成されていた位置決め用の表示手段と、半田を溜めるための手段を、本発明の実施例では共通な位置に形成している。
【００１８】
半田を溜めるための手段と位置決め用の基準表示手段を兼用することにより、基板の面積の有効利用が可能である。特に、基板に対して多数の電子用部品を搭載する場合に、基板面積を有効利用するという点で、本発明は特に有効である。
【００１９】
図５は、図１に示した本発明の実施例と異なる別の形の半田を溜めるための手段兼位置決め用の基準表示手段９０の例を示している。同様にして図６は半田を溜めるための手段兼位置決め用の基準表示手段１００を示しており、図７はさらに別の半田を溜めるための手段兼位置決め用の基準表示手段１１０を示している。
図５の実施例では、レジスト層９４と銅はく４４は、正方形状の半田を溜めるための手段９２を形成している。位置決め用の基準表示手段９６は、長方形もしくは正方形型に作られている。
【００２０】
図６の実施例では、レジスト層１０４と銅はく４４は、半田を溜めるための手段１０２と、位置決め用の基準表示手段１０６を有し、これらは同心円状の円形となっている。半田を溜めるための手段１０２内には銅はく４４が形成されている。
図７の実施例では、図６の場合と異なり、位置決め用の基準表示手段１１６が正方形または長方形となっている。それ以外は図６の実施例と同様である。
【００２１】
ところで基板としては、たとえば紙基材エポキシ樹脂基板、合成繊維布基材エポキシ樹脂、ガラス布基材エポキシ樹脂、紙基材フェノール樹脂あるいはガラス布、紙複合基材エポキシ樹脂ガラス布、ガラス不織布複合基材エポキシ樹脂、セラミック等を採用することができる。
またレジスト層としては、通常用いられている耐酸性材料である。
【００２２】
図８は、本発明の別の実施例を示している。
図８の電子部品６１は、ＤＩＰである。このような電子部品６１の２つのコーナー６１ａと６１ｂに対応して、２つの半田を溜めるための手段兼位置決め用の基準表示手段７０，７０が、基板６０の上に形成されている。
この半田を溜めるための手段兼位置決め用の基準表示手段７０は、図１の半田を溜めるための手段兼位置決め用の基準表示手段３０と同様の構造であるのでその説明を省略する。
【００２３】
ところで、本発明は上記実施例に限定されない。
上述した実施例では、半田を溜めるための手段兼位置決め用の基準表示手段は、正方形や円形のパターンを用いて形成しているが、これに限らず三角形あるいは五角形以上の形状あるいは楕円、菱形、ハート形、その他の形状を採用することができる。
また本発明は、電子部品として、ＱＦＰやＤＩＰ等の多ピンのＩＣの他に、チップ部品を基板に搭載する場合にも適応することも可能である。
このチップ部品とは、たとえば角型や円筒型の抵抗、コンデンサ、トランジスタ等である。
【００２４】
【発明の効果】
以上説明したように本発明によれば、電子部品を半田付けするための基板において、電子部品を配置する際に位置決めの基準とする位置決め用の基準表示手段が、半田にディップする際に電子部品の端子に半田ブリッジが生じるのを防止するための半田を溜めるための手段を兼ねており、位置決め用の基準表示手段を兼ねる半田を溜めるための手段は導電体部を有し、導電体部は半田を溜める部分に形成され、しかも位置決め用の基準表示手段は、導電体部に形成された穴部である基板に関するものである。
従ってこのような基板によれば、電子部品の端子間のブリッジを防ぐとともに電子部品のマウント位置精度を同時に上げることができ、基板面積の有効利用ができる基板を提供することができる。
【図面の簡単な説明】
【図１】本発明の半田を溜めるための手段兼位置決め用基準表示手段を備える基板の一例を示す斜視図。
【図２】図１の電子部品と半田を溜めるための手段兼位置決め用基準表示手段を示す平面図。
【図３】図２の半田を溜めるための手段兼位置決め用基準表示手段を拡大して示す図。
【図４】図３におけるＣ−Ｃ線における断面図。
【図５】本発明の半田を溜めるための手段兼位置決め用基準表示手段の別の実施例を示す図。
【図６】本発明の半田を溜めるための手段兼位置決め用基準表示手段の別の実施例を示す図。
【図７】本発明の半田を溜めるための手段兼位置決め用基準表示手段の別の実施例を示す図。
【図８】本発明の半田を溜めるための手段兼位置決め用基準表示手段の別の実施例を、ＤＩＰに適用した例を示す図。
【図９】従来の半田溜まりのパターンと電子部品を示す平面図。
【図１０】図９の半田溜まりを拡大して示す図。
【図１１】図１０のＡ−Ａ線における断面図。
【図１２】従来の電子部品の位置合せマークの例と電子部品を示す図。
【図１３】図１２の位置合せマークを示す平面図。
【図１４】図３のＢ−Ｂ線における断面図。
【符号の説明】
２０ 基板
２１ 電子部品
２１ｂ，２１ｄ 電子部品のコーナー部
３０ 半田を溜めるための手段兼位置決め用の表示手段
４０ レジスト膜
４２ 半田を溜めるための手段
４４ 銅はく（導電体）
４６ 位置決め用の表示手段
５３ 半田を溜めるための手段
【産業上の利用分野】
本発明は、電子部品を半田付けするための基板に関するものである。
【０００２】
【従来の技術】
プリント配線板のような基板に対しては、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）のような電子部品を半田付けする。このような電子部品としては、ＱＦＰの他に、たとえばＤＩＰ（Ｄｕａｌ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）等、多くのピンを有するものがある。
【０００３】
多ピンの電子部品を、基板の所定位置に搭載して、各ピン（端子）を基板の所定の導体パターンに半田付けするために、基板を半田にディップ（ＤＩＰ）する。
【０００４】
このようにして、電子部品の多ピンを導体パターンに対して半田により電気的に接続する場合には、ピン間において半田ブリッジが生じるおそれがある。
そこで、半田ブリッジを防ぐために、従来では、図９に示すように基板１に対して半田溜まり２，３，４を形成している。
この半田溜まり２，３，４は、ＱＦＰのような電子部品５の３つの角に対応して基板１の上に形成されている。つまり半田溜まり２，３，４は、基板１を半田にディップする方向に対してたとえば４５度の角度で傾けた方向、つまりピン６において半田が流れる方向に配置されている。これらの半田溜まり２，３，４は、電子部品５のピン６の余分な半田を導いて溜めることができ、これにより多数のピン間の半田ブリッジを防ぐことができる。
【０００５】
半田溜まり２，３，４は、図１０と図１１のような構造になっている。図１１は、図１０のＡ−Ａ線における断面図であり、基板１の表面にレジスト膜７を形成している。このレジスト膜７により正方形に囲まれた部分には、銅はく８のみを形成する。この銅はく８とレジスト膜７の段差部分が、半田溜まり２，３，４である。
【０００６】
また、従来の基板１では、図１２に示すように、ＱＦＰのような電子部品５を所定の位置にマウントする際に、そのマウントの位置精度を上げるため、電子部品５の近傍、特に電子部品５の２つのコーナーの部分に位置合せマーク８，８を形成することがある。
この位置合せマーク８は図１３に拡大して示しており、さらに図１４には図１３のＢ−Ｂ線における断面図を示している。
図１３と図１４において、基板１の上に銅はく９を形成し、その銅はく９の上にさらにレジスト膜１０を形成することによって、上から見て正方形のパターンにしている。この銅はく９とレジスト膜１０の穴には、位置合せ用の円形のマーク８ａが銅はくのみで形成されている。このマーク８ａと銅はく９およびレジスト膜１０の間には銅はくもレジスト膜もないスペース８ｂとなっている。
【０００７】
【発明が解決しようとする課題】
このように従来では、基板に対して、半田ディップ作業の際の電子部品の端子間のブリッジを防ぐために半田溜まりを形成したり、あるいは電子部品のマウント精度を上げるために位置合せマークを形成している。
しかし、プリント配線板のような基板には、多くに電子部品がマウントされるので、各電子部品毎に半田溜まりと位置合せマークを別個に形成しているのでは、基板面積の有効利用が図れない。
【０００８】
そこで本発明は上記課題を解消するためになされたものであり、電子部品の端子間のブリッジを防ぐとともに電子部品のマウント位置精度を同時に上げることができ、基板面積の有効利用ができる基板を提供することを目的としている。
【０００９】
【課題を解決するための手段】
上記目的は、本発明にあっては、電子部品を半田付けするための基板において、前記電子部品を配置する際に位置決めの基準とする位置決め用の基準表示手段が、半田にディップする際に電子部品の端子に半田ブリッジが生じるのを防止するための半田を溜めるための手段を兼ねており、前記位置決め用の基準表示手段を兼ねる半田を溜めるための手段は導電体部を有し、前記導電体部は半田を溜める部分に形成され、しかも前記位置決め用の基準表示手段は、前記導電体部に形成された穴部である基板により、達成される。
本発明にあっては、好ましくはレジスト層により囲まれるようにして、前記位置決め用の基準表示手段を兼ねる半田を溜めるための手段が形成されている。
本発明にあっては、好ましくは前記導電体部は銅はくである。
本発明にあっては、好ましくは前記位置決め用の基準表示手段を構成する穴部が円形の穴である。
本発明にあっては、好ましくは前記位置決め用の基準表示手段を構成する穴部が正方形の穴である。
【００１０】
【作用】
上記構成によれば、導電体部に形成された穴部から成る位置決め用の基準表示手段が、半田を溜めるための手段を兼ねているので、最小限の基板のスペースで電子部品のマウント位置の精度の向上と半田のブリッジの防止を図ることができる。
好ましくはレジスト層により囲まれる部位に位置決め用の基準表示手段を兼ねる半田を溜めるための手段が形成されていて、この半田を溜める手段には、電子部品のピンで半田ブリッジを起こさないように、余分な半田を導いて溜めておく。
好ましくは導電体部は銅はくであり、この導電体部により余分な半田を溜める。
好ましくは位置決め用の基準表示手段を構成する円形の穴から成る穴部によって、電子部品のマウントの位置決めを行う。
好ましくは正方形の穴から成る穴部により、電子部品のマウントの位置決めを行う。
【００１１】
【実施例】
以下、本発明の好適な実施例を添付図面に基づいて詳細に説明する。
なお、以下に述べる実施例は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。
【００１２】
図１は、本発明の基板の好ましい実施例を示している。
図１は、説明を簡単にするために、基板２０の上に１つの電子部品２１をマウントした例を示している。基板２０は、たとえばプリント配線板である。
図１において、電子部品２１をマウントした基板２０は、矢印Ｘ方向に沿って半田に対してディップ（ＤＩＰ）することにより、電子部品２１の端子（ピンあるいはリードともいう）を、基板２０の上の所定の導体パターンに対して電気的に接続する。
【００１３】
この電子部品２１は、たとえば多数のピンを有するＱＦＰである。この電子部品２１は、４つのコーナー部２１ａ，２１ｂ，２１ｃ，２１ｄを有している。
そして電子部品２１の４つの辺に対応して多数のピン６が設けられている。
【００１４】
図２は、図１の電子部品２１が搭載されている付近を拡大して示す平面図である。
電子部品２１の２つのコーナー部２１ｂ，２１ｄに対応して、半田を溜めるための手段を兼ねている位置決め用の表示手段３０，３０が形成されている。
電子部品２１のもう１つのコーナー部２１ｃに対応して、通常の半田溜まり３２が形成されている。この半田溜まり３２は、従来の図１０で示した半田溜まりと同様の構造である。
【００１５】
この半田を溜めるための手段兼位置決め用の表示手段３０は、図３および図４に示すような構造になっている。図３は、図２の半田を溜めるための手段兼位置決め用の表示手段３０を示す平面図であり、図４は図３のＣ−Ｃ線における断面図である。
基板２０の上には、レジスト層（レジスト膜ともいう）４０が形成されている。このレジスト層４０により囲まれるスペース４２は、図３で示すようにたとえば正方形である。
このスペース４２内には、銅はく４４が形成されている。この銅はく４４の中央には、基準表示手段４６としての穴部が形成されている。
【００１６】
銅はく４４とレジスト層４０で形成される段差部分は、図２のピン６間に半田ブリッジが生じるのを防止するために余分な半田を導いて半田を溜めるための手段５３である。つまり、半田を溜めるための手段５３は、基板２０を半田に対してディップをする際に、電子部品２１のピン６間に半田ブリッジが生じるのを防止するために、余分な半田を銅はく４４により導いて溜める部分である。
穴部は、電子部品２１を基板２０の上に位置決めする際の基準となる基準表示手段４６である。この位置決め用の基準表示手段４６は、図３と図４の実施例では、上から見て円形になっている。
【００１７】
その他には、図２のおいて、レジスト層４０と基板２０の間に所定の回路配線用の導体パターン５０が形成されている。
このように、従来別々に形成されていた位置決め用の表示手段と、半田を溜めるための手段を、本発明の実施例では共通な位置に形成している。
【００１８】
半田を溜めるための手段と位置決め用の基準表示手段を兼用することにより、基板の面積の有効利用が可能である。特に、基板に対して多数の電子用部品を搭載する場合に、基板面積を有効利用するという点で、本発明は特に有効である。
【００１９】
図５は、図１に示した本発明の実施例と異なる別の形の半田を溜めるための手段兼位置決め用の基準表示手段９０の例を示している。同様にして図６は半田を溜めるための手段兼位置決め用の基準表示手段１００を示しており、図７はさらに別の半田を溜めるための手段兼位置決め用の基準表示手段１１０を示している。
図５の実施例では、レジスト層９４と銅はく４４は、正方形状の半田を溜めるための手段９２を形成している。位置決め用の基準表示手段９６は、長方形もしくは正方形型に作られている。
【００２０】
図６の実施例では、レジスト層１０４と銅はく４４は、半田を溜めるための手段１０２と、位置決め用の基準表示手段１０６を有し、これらは同心円状の円形となっている。半田を溜めるための手段１０２内には銅はく４４が形成されている。
図７の実施例では、図６の場合と異なり、位置決め用の基準表示手段１１６が正方形または長方形となっている。それ以外は図６の実施例と同様である。
【００２１】
ところで基板としては、たとえば紙基材エポキシ樹脂基板、合成繊維布基材エポキシ樹脂、ガラス布基材エポキシ樹脂、紙基材フェノール樹脂あるいはガラス布、紙複合基材エポキシ樹脂ガラス布、ガラス不織布複合基材エポキシ樹脂、セラミック等を採用することができる。
またレジスト層としては、通常用いられている耐酸性材料である。
【００２２】
図８は、本発明の別の実施例を示している。
図８の電子部品６１は、ＤＩＰである。このような電子部品６１の２つのコーナー６１ａと６１ｂに対応して、２つの半田を溜めるための手段兼位置決め用の基準表示手段７０，７０が、基板６０の上に形成されている。
この半田を溜めるための手段兼位置決め用の基準表示手段７０は、図１の半田を溜めるための手段兼位置決め用の基準表示手段３０と同様の構造であるのでその説明を省略する。
【００２３】
ところで、本発明は上記実施例に限定されない。
上述した実施例では、半田を溜めるための手段兼位置決め用の基準表示手段は、正方形や円形のパターンを用いて形成しているが、これに限らず三角形あるいは五角形以上の形状あるいは楕円、菱形、ハート形、その他の形状を採用することができる。
また本発明は、電子部品として、ＱＦＰやＤＩＰ等の多ピンのＩＣの他に、チップ部品を基板に搭載する場合にも適応することも可能である。
このチップ部品とは、たとえば角型や円筒型の抵抗、コンデンサ、トランジスタ等である。
【００２４】
【発明の効果】
以上説明したように本発明によれば、電子部品を半田付けするための基板において、電子部品を配置する際に位置決めの基準とする位置決め用の基準表示手段が、半田にディップする際に電子部品の端子に半田ブリッジが生じるのを防止するための半田を溜めるための手段を兼ねており、位置決め用の基準表示手段を兼ねる半田を溜めるための手段は導電体部を有し、導電体部は半田を溜める部分に形成され、しかも位置決め用の基準表示手段は、導電体部に形成された穴部である基板に関するものである。
従ってこのような基板によれば、電子部品の端子間のブリッジを防ぐとともに電子部品のマウント位置精度を同時に上げることができ、基板面積の有効利用ができる基板を提供することができる。
【図面の簡単な説明】
【図１】本発明の半田を溜めるための手段兼位置決め用基準表示手段を備える基板の一例を示す斜視図。
【図２】図１の電子部品と半田を溜めるための手段兼位置決め用基準表示手段を示す平面図。
【図３】図２の半田を溜めるための手段兼位置決め用基準表示手段を拡大して示す図。
【図４】図３におけるＣ−Ｃ線における断面図。
【図５】本発明の半田を溜めるための手段兼位置決め用基準表示手段の別の実施例を示す図。
【図６】本発明の半田を溜めるための手段兼位置決め用基準表示手段の別の実施例を示す図。
【図７】本発明の半田を溜めるための手段兼位置決め用基準表示手段の別の実施例を示す図。
【図８】本発明の半田を溜めるための手段兼位置決め用基準表示手段の別の実施例を、ＤＩＰに適用した例を示す図。
【図９】従来の半田溜まりのパターンと電子部品を示す平面図。
【図１０】図９の半田溜まりを拡大して示す図。
【図１１】図１０のＡ−Ａ線における断面図。
【図１２】従来の電子部品の位置合せマークの例と電子部品を示す図。
【図１３】図１２の位置合せマークを示す平面図。
【図１４】図３のＢ−Ｂ線における断面図。
【符号の説明】
２０ 基板
２１ 電子部品
２１ｂ，２１ｄ 電子部品のコーナー部
３０ 半田を溜めるための手段兼位置決め用の表示手段
４０ レジスト膜
４２ 半田を溜めるための手段
４４ 銅はく（導電体）
４６ 位置決め用の表示手段
５３ 半田を溜めるための手段
Claims (5)
- 電子部品を半田付けするための基板において、
前記電子部品を配置する際に位置決めの基準とする位置決め用の基準表示手段が、半田にディップする際に電子部品の端子に半田ブリッジが生じるのを防止するための半田を溜めるための手段を兼ねており、
前記位置決め用の基準表示手段を兼ねる半田を溜めるための手段は導電体部を有し、前記導電体部は前記半田を溜める部分に形成され、しかも前記位置決め用の基準表示手段は、前記導電体部に形成された穴部であることを特徴とする基板。 - レジスト層により囲まれるようにして、前記位置決め用の基準表示手段を兼ねる半田を溜めるための手段が形成されている請求項１に記載の基板。
- 前記導電体部は銅はくである請求項１または請求項２に記載の基板。
- 前記位置決め用の基準表示手段を構成する穴部が円形の穴である請求項１〜請求項３の何れかに記載の基板。
- 前記位置決め用の基準表示手段を構成する穴部が正方形の穴である請求項１〜請求項３の何れかに記載の基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22260094A JP3629726B2 (ja) | 1994-08-24 | 1994-08-24 | 基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22260094A JP3629726B2 (ja) | 1994-08-24 | 1994-08-24 | 基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0864917A JPH0864917A (ja) | 1996-03-08 |
| JP3629726B2 true JP3629726B2 (ja) | 2005-03-16 |
Family
ID=16785018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22260094A Expired - Fee Related JP3629726B2 (ja) | 1994-08-24 | 1994-08-24 | 基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3629726B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013225569A (ja) * | 2012-04-20 | 2013-10-31 | Canon Inc | プリント配線基板及び画像形成装置 |
-
1994
- 1994-08-24 JP JP22260094A patent/JP3629726B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0864917A (ja) | 1996-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61288493A (ja) | 回路基板の部品端子番号表示方法 | |
| JP3629726B2 (ja) | 基板 | |
| JPH0737337Y2 (ja) | 回路部品 | |
| JPH07183627A (ja) | 部品実装プリント基板 | |
| JPH04147660A (ja) | 電子部品 | |
| JPS62132396A (ja) | チツプ部品の実装方法 | |
| JPH0439668Y2 (ja) | ||
| JPH0349418Y2 (ja) | ||
| JPS58182430U (ja) | フラツトパツケ−ジ集積回路取付装置 | |
| JPH0611531Y2 (ja) | 回路基板装置 | |
| JPS6298791A (ja) | 可撓性プリントシ−ト | |
| JPH056683Y2 (ja) | ||
| JP4223649B2 (ja) | プリント配線板 | |
| JPH0639479Y2 (ja) | プリント配線板 | |
| JPH0631682Y2 (ja) | 電子装置 | |
| JPH0739260Y2 (ja) | 混成集積回路装置 | |
| JP2592027Y2 (ja) | 混成集積回路部品 | |
| JPH084696Y2 (ja) | 混成集積回路 | |
| JPS6236316Y2 (ja) | ||
| JP2527326Y2 (ja) | 回路基板装置 | |
| JPH0638441Y2 (ja) | 面実装用ハイブリッドｉｃの実装構造 | |
| JPH08125288A (ja) | 印刷配線板 | |
| JPS5910768Y2 (ja) | プリント基板 | |
| JPS61107791A (ja) | 印刷配線板 | |
| JPH05102626A (ja) | プリント基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040922 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041028 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041207 |
|
| LAPS | Cancellation because of no payment of annual fees |