JPS6313542B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、操作すべき鍵を特に演奏者の技術
程度に対応して表示制御し、効果的な演奏練習を
行なわせるようにする電子楽器装置に関する。

鍵盤楽器の演奏練習を行なわせる手段として、
鍵盤部の各鍵それぞれに対して、操作すべき鍵を
指定表示させる表示器を設け、この表示器を先生
の模範演奏、あるいは記憶設定された模範演奏情
報にもとずき表示制御することが考えられてい
る。すなわち、練習する生徒である演奏者は、表
示された鍵を追従操作し、所定の練習曲の演奏を
行なわせるようにするものである。

すなわち、このような押鍵指示表示機構にあつ
ては、押鍵すべきタイミングで操作すべき鍵が指
定表示されるものであり、演奏練習者はその表示
を確認してからその表示された鍵を押下操作する
ようになる。したがつて、練習者は実際の模範演
奏より遅れた状態で、操作すべき鍵を確認して操
作するものであり、音符長に対応した正確なタイ
ミングによる鍵操作練習を行なうことが困難とな
る。

このような点を考慮して、実際の押鍵タイミン
グより特定される時間だけ先行するタイミング、
あるいは１音符前のタイミングで先行表示するこ
とが考えられている。しかし、このような押鍵先
行表示は、常に特定された時間で行なわれるよう
になるものであるため、演奏練習者の技術程度に
合わせて、特に正確な押鍵タイミングを指示して
演奏練習させることが困難である。

この発明は上記のような点に鑑みなされたもの
で、演奏練習者の技術程度に合わせて、その練習
者が最も確実に押鍵タイミングを合わせた鍵操作
練習が実行されるようにする鍵盤演奏練習用の電
子楽器装置を提供しようとするものである。

すなわち、この発明に係る電子楽器装置にあつ
ては、記憶設定された楽譜情報源から読み出され
た音符情報に基づき、設定された押鍵表示機能に
よつて操作すべき鍵が指示されるようにすると共
に、上記音符情報タイミングと鍵盤部における押
鍵タイミングとを比較し、この押鍵タイミングの
遅れ時間を検出させるようにするもので、この検
出された遅れ時間幅に相当して、上記押鍵指示を
先行して行なわせるようにしているものである。

以下図面を参照しながらこの発明の一実施例を
説明する。まず、この発明を原理的に説明する
と、演奏練習すべき曲の楽譜情報が記憶設定さ
れ、この楽譜を構成する音符情報が、指定される
符長間隔で順次読み出される。そして、演奏練習
者は、上記楽譜情報に対応する楽譜を見ながら、
あるいは読み出された音符情報にもとずき形成さ
れた模範演奏音を聞きながら鍵盤部で演奏操作す
るものである。

ここで、例えば第１図に示すように、T1、
T2、T3で示すタイミングで音符情報が設定され
る場合、実際に練習者が操作した押鍵タイミング
が、上記正押鍵タイミングよりd₁あるいはd₂の時
間遅れがあるとすると、T3の押鍵タイミングに
相当する音高の鍵に対する押鍵表示を、d₁だけ先
行して行なわせる。また、図では示されないが、
正押鍵タイミングT4に相当する音高の鍵に対す
る押鍵表示を、タイミングT4よりd₂だけ先行し
て行なわせるようにする。そして、練習者はその
先行する押鍵表示を確認して鍵操作した時に、そ
の実際の押鍵タイミングが可及的に正押鍵タイミ
ングに近似されるようにするものである。

この場合、上記遅れ時間d₁、d₂等は、練習者の
技術程度によつてきまるものであり、しかもこの
遅れ時間は、押鍵操作毎に検出するものであり、
演奏練習者の技術程度、演奏練習の流れの状態に
応じて押鍵指示の先行表示がされるようになる。

順次発生される音符情報のそれぞれの符長は、
各音符それぞれにおいて設定されるもので、例え
ば連続する３個の音符情報それぞれに対応する押
鍵タイミングをT1、T2、T3とする時、タイミン
グT1に対応する音符の符長をL1、同じくT2に対
応する符長をL2とすると、タイミングT1、T2、
T3の間には、代表的に第２図のＡに示す「L1＞
L₂／２」の関係、あるいは同図のＢに示すように 「L1L₂／２」の関係が存在する。

そして、この発明では第２図のＡの状態で、正
押鍵タイミングT1より時間ｄ遅れて、このT1に
対応する鍵の操作が行なわれた場合、「ｄ＜L₂／２」 の時に第１図でも示し、また上記Ａ図ので示す
ようにT3に相当する押鍵表示を時間ｄだけ先行
して行なわせる。また、このＡ図のおよびで
示すように「L₂／２ｄ＜L1」の時、あるいは「L1 ｄ」の時には、最大限L₂／２の時間先行表示させ るようにする。

また、Ｂ図の状態では「ｄ＜L1」の時に、T3
の表示タイミングを時間ｄだけ先行させ、さらに
「ｄL1」ではL1の時間先行表示させるようにす
る。

第３図は上記のような押鍵表示を行なう電子楽
器装置の構成を示すもので、例えばRAM等で構
成されるデータメモリ１１には、模範演奏源とな
る演奏楽譜情報が記憶設定される。この記憶楽譜
情報は、例えば第４図に示すように音高データと
符長データの組み合わせでなる音符情報と、アド
レス順次に設定されるもので、アドレスカウンタ
１２からのアドレス情報に対応して、順次その音
符情報が１組づつ読み出されるようになる。この
場合、音符情報には、音高データが「０」の状態
の休符データも含まれるものであり、この一連の
楽譜情報の最終アドレス位置には、終了情報
（FINISH＝オール０）が記憶設定される。そし
て、このような模範演奏の楽譜情報は、適宜テー
プ等の外部記憶装置から伝送され、データメモリ
１１に書き込み設定される。

このデータメモリ１１から順次読み出される音
符情報は、ラツチ回路１３および１４に供給さ
れ、さらに終了検知回路１５に供給され、この読
み出し音符情報に含まれる音高データはラツチ回
路１３に、また符長情報はラツチ回路１４にそれ
ぞれラツチ記憶されるようになる。このラツチ回
路１３，１４に対するラツチ指令は、後述する音
符読み出しタイミングに対応するリードパルス
RPによつて与えられる。

上記ラツチ回路１３に記憶された音高データ
は、同じくパルスRPでラツチ指令の与えられる
ラツチ回路１６に供給すると共に、セレクタ１７
のＡ端子に供給するもので、このセレクタ１７の
Ｂ端子にはラツチ回路１６の記憶音高データを供
給する。

ラツチ回路１３，１６のそれぞれ記憶音高デー
タは、それぞれ休符検出回路１８，１９に供給
し、さらに比較回路２０，２１に比較音高データ
として供給する。この比較回路２０，２１には、
練習用鍵盤２２における鍵操作に対応する押鍵デ
ータを供給するもので、この押鍵データはさらに
楽音形成回路２３に供給し、鍵盤２２における鍵
操作に対応した演奏音が発生されるようにする。
比較回路２０，２１では、それぞれ供給された音
高データと鍵盤２２からの押鍵データとが一致し
た時に一致信号EQを発生するもので、この比較
回路２０，２１からのそれぞれ信号EQは、鍵盤
２２における押鍵信号KONと共にアンド回路２
４，２５に供給する。アンド回路２４，２５から
の出力信号はそれぞれ微分回路２６，２７に供給
して、その信号の立ち上りを検知するもので、微
分回路２６からの出力信号はフリツプフロツプ回
路２８にセツト指令として与える。このフリツプ
フロツプ回路２８は、デイレードフリツプフロツ
プでなる遅延回路２９を介して得られるリードパ
ルスRPでリセツトされるもので、そのセツト時
出力信号は、遅延回路３０，３１に従続的に供給
すると共に、この遅延回路３０，３１からの出力
信号はオア回路３２に供給される。ここで、遅延
回路３０，３１はリードパルスRPで駆動される
もので、フリツプフロツプ回路２８がセツトされ
た時、２リズムパルスRPの間オア回路３２から
出力信号が発生されるようになる。このオア回路
３２からの出力信号は、インバータ３３を介して
アンド回路７０に供給する。

微分回路２７からの出力信号は、フリツプフロ
ツプ回路３４にリセツト指令として与えると共
に、オア回路３５に供給する。

前記符長データを記憶するラツチ回路１４の記
憶符長データは、さらにラツチ回路３６に供給さ
れる。このラツチ回路１４，３６は、前記ラツチ
回路１３，１６と共にリードパルスRPで同期的
にラツチ指令の与えられるもので、ラツチ回路１
４，３６のそれぞれ記憶符長データL1、L2は、
比較回路３７で比較され、この比較回路３７から
は「L1＞L₂／２」「L1L₂／２」の比較出力ａおよびｂ を発生する。

また、ラツチ回路３６の記憶符長データは、比
較回路３８に供給する。この比較回路３８には、
タイミングクロツクTCLで計数されるカウンタ
３９の計数値データの供給されるもので、このカ
ウンタ３９はリードパルスRPでリセツトされ、
初期設定されるようになつている。ここで、音符
情報に含まれる符長データは、符長時間をタイミ
ングクロツクTCLのクロツク数で表現した数値
情報で構成され、リードパルスRPが発生してか
ら、ラツチ回路３６に記憶された符長データに相
当する時間の経過時に、比較回路３８から一致信
号EQが発生されようになるもので、この信号EQ
は微分回路４０で検知し、その微分パルスはオア
回路４１およびアンド回路４２に供給し、さらに
フリツプフロツプ回路３４をセツトする。このフ
リツプフロツプ回路３４のセツト時出力信号は、
遅延回路４３を介してアンド回路４２に供給する
もので、このアンド回路４２からの出力信号は、
オア回路３５に供給する。

上記オア回路４１は、データメモリ１１の読み
出し制御回路に含まれるもので、この制御回路に
はスタート指令スイツチ４４が設けられる。この
スイツチ４４はスタート指令時に投入され、信号
「１」を発生する自己復帰型に構成され、このス
イツチ４４からの出力信号は微分回路４５で検知
され、この微分回路４５からの出力パルスはオア
回路４６を介してアドレスカウンタ１２にリセツ
ト指令として供給すると共に、フリツプフロツプ
回路４７をリセツトし、さらにシステムクロツク
φで駆動される遅延回路４８，４９に直列的に供
給する。そして、遅延回路４８，４９から順次時
刻の異なる第１および第２のスタート信号
ΔSTRT′，ΔSTRT″を発生し、この信号はオア
回路４１に供給する。このオア回路４１からの出
力信号は、システムクロツクφでゲート制御する
アンド回路５０に供給し、このアンド回路５０か
らアドレスカウンタ１２を歩進するリードパルス
RPを発生するようにしてなる。上記フリツプフ
ロツプ回路４７は、終了検知回路１５で終了コー
ド「FINISH」を検知した時にセツトされるもの
で、このセツト時出力信号はオア回路４６に供給
し、アドレスカウンタ１２を初期状態に設定保持
する。

前記カウンタ３９の計数値情報は、セレクタ５
１のＡ端子に供給すると共に、ラツチ回路５２に
供給する。このラツチ回路５２は、前記休符検出
回路１８からの検出信号、およびオア回路３５か
らの信号の供給されるアンド回路５３からの出力
信号でラツチ指令の与えられるもので、このラツ
チ記憶情報は、セレクタ５１のＢ端子に供給す
る。このセレクタ５１には、休符検出回路１９か
らの検出信号の供給されるインバータ５４からＡ
端子セレクト指令SAが与えられ、上記検出信号
でＢ端子セレクト指令SBの与えられるもので、
その出力情報は前記ラツチ回路１４の記憶符長デ
ータと共に比較回路５５に供給する。

ここで、セレクタ５１からの出力情報は、遅れ
時間ｄとなるもので、比較回路５５ではラツチ回
路１４からのデータL2と比較して、「ｄL₂／２」 および「ｄ＜L₂／２」の比較出力を発生してそれぞ れアンド回路５６，５７に供給する。このアンド
回路５６からの出力信号は、セレクタ５８にセレ
クト信号SAとして供給し、アンド回路５７から
の出力信号は前記比較回路３７からの比較出力ｂ
と共にオア回路５９に供給し、このオア回路５９
の出力信号はセレクタ５８にセレクト信号SBと
して供給する。アンド回路５６，５７は、それぞ
れ比較回路３７からの比較出力ａでゲート制御さ
れる。

上記セレクタ５８には、ラツチ回路１４からの
符長データL2を1/2する除算回路６０からのデー
タL₂／２、およびセレクタ５１からのデータｄがＡ およびＢ入力として供給され、その出力データＸ
は、ラツチ回路１４からのデータL2と共に減算
回路６１に供給し、「L2−Ｘ」の演算を行なわせ
る。この減算回路６１からの出力データは、前記
オア回路３５の出力でラツチ指令の与えられるラ
ツチ回路６２に供給され、このラツチ回路６２の
記憶データはオア回路６３を介して、ラツチ回路
６４に供給する。このラツチ回路６４にはオア回
路６５からラツチ指令の与えられるもので、オア
回路６５には、前記第１のスタート指令
ΔSTRT′、および第２のスタート指令
ΔSTRT″の供給されるインバータ６６からの出
力信号とリードパルスRPの供給されるアンド回
路６７からの信号を供給する。すなわち、第１の
スタート指令ΔSTRT′の発生時、および第２の
スタート指令ΔSTRT″の存在しない状態でのリ
ードパルスRPによつて、ラツチ回路６４にラツ
チ指令が与えられる。

また、ラツチ回路６４にデータを供給するオア
回路６３には、第１のスタート指令ΔSTRT′で
ゲートの開かれるアンド回路６８を介して、ラツ
チ回路１４の符長データL2を供給する。そして、
このラツチ回路６４の記憶データは、前記カウン
タ３９からの計数値情報と共に比較回路６９に供
給し、この比較回路６９からの一致検出信号EQ
は、前記インバータ３３の出力信号と共にアンド
回路７０に供給する。

アンド回路７０からの出力信号は、フリツプフ
ロツプ回路７１をセツトするもので、このフリツ
プフロツプ回路７１のセツト時出力信号は前記セ
レクタ１７にセレクト信号SAとして供給する。
また、上記セツト時出力信号はインバータ７２に
供給し、フリツプフロツプ回路７１のリセツト時
にインバータ７２からセレクタ１７にセレクト信
号SBを与える。フリツプフロツプ回路７１は、
遅延回路７３を介して供給されるリードパルス
RPでリセツト制御される。

そして、セレクタ１７からの出力信号は、鍵盤
２２の各鍵それぞれに対応して設けられる表示ラ
ンプ等でなる鍵盤表示装置７４を点灯制御し、操
作すべき鍵の押鍵表示するものであり、また楽音
形成回路７５で模範演奏音を発生するようにして
なる。

すなわち、上記のように構成される装置におい
て、まずスタートスイツチ４４が操作されると、
その操作投入に対応して微分回路４５からパルス
状のスタート信号が発生し、この信号はオア回路
４６を介してアドレスカウンタ１２をリセツト
し、初期設定する。ここで、フリツプフロツプ回
路４７は、終了検知回路１５からのFINISH検知
信号でセツト状態に保持され、アドレスカウンタ
１２の動作を停止設定しているものであるが、上
記微分回路４５からの微分パルスによつて、この
フリツプフロツプ回路４７はリセツトされ、以降
はアドレスカウンタ１２の動作可能状態が設定さ
れる。

微分回路４５からの出力パルス発生に対応し
て、遅延回路４８および４９から、順次タイミン
グを異ならせて第１および第２のスタート信号
ΔSTRT′，ΔSTRT″が発生され、この信号はオ
ア回路４１を介して取り出されシステムクロツク
φに対応してアンド回路５０から取り出されて初
期設定されたアドレスカウンタ１２を歩進する。

すなわち、データメモリ１１から、第４図に示
したフオーマツトの記憶情報の先頭および２番目
の音符情報LT1、LT2がスタート信号
ΔSTRT′およびΔSTRT″にそれぞれ対応して読
み出され、アンド回路５０からのリードパルス
RPでラツチ指令の与えられるラツチ回路１３，
１６および１４，３６にラツチ記憶されるように
なる。具体的には、ラツチ回路１６および３６
に、先頭音符情報の音高データおよび符長データ
が、ラツチ回路１３，１４に２番目の音符情報の
音高データ、符長データがそれぞれラツチ記憶さ
れるようになる。

そして、この状態ではフリツプフロツプ回路７
１がリードパルスRPに対応してリセツトされて
いるため、セレクタ１７はＢ端子入力を選択し、
ラツチ回路１６に記憶された先頭音符情報の音高
データを鍵盤表示装置７４に供給し、その音高デ
ータに対応する鍵を押鍵指示表示するようにな
る。また、ラツチ回路３６に記憶された上記表示
音高データに対応する符長データは比較回路３８
に供給される。この比較回路３８には、リードパ
ルスRPに対応して初期設定されるカウンタ３９
からの計数値情報が供給されるため、先頭音符情
報に対応する押鍵表示がされてから、その符長に
相当する時間の経過時に比較回路３８から一致信
号EQが発生され、微分回路４０からの微分パル
スが前記オア回路４１に供給されて、アンド回路
５０からリードパルスRPが発生され、アドレス
カウンタ１２を歩進するようになる。

すなわち、以後符長間隔でデータメモリ１１か
ら順次音符情報が読み出され、リードパルスRP
に対応してラツチ回路１３，１６および１４，３
６に音高データ、符長データが順次シフトしてラ
ツチ記憶されるようになる。

すなわち、第５図に示すように第１および第２
のスタート信号ΔSTRT′，ΔSTRT″に対応する
リードパルスRPのタイミングt₀、t₁に対応して、
ラツチ回路１３，１６に図でラツチおよびで
示すように、音符情報LT1、LT2に対応する音高
データT1、T2がラツチ記憶され、以後符長間隔
で発生するリードパルスRPのタイミングt₂、t₃、
…に対応して、そのラツチデータがシフトされる
ようになる。

ここで、上記先頭に読み出される音符情報LT1
と、２番目に読み出される音符情報LT2におい
て、その符長L1およびL2の間に、第２図のＡに
示した「L1＞L₂／２」の関係があると仮定し、音高 データT1による鍵盤部表示より時間d₁遅れて鍵
盤２２の該当鍵が操作されたとすると、この鍵盤
２２における操作鍵の音高データが比較回路２
０，２１に供給される。この場合、第２図Ａの
のように「d₁＜L₂／２」であるとし、正解押鍵がさ れたとすると、鍵盤２２からの音高データがラツ
チ回路１６の音高データと一致し、比較回路２１
から一致信号EQが発生し、鍵盤２２の鍵操作に
対応するキーイング信号KONでゲートの開かれ
るアンド回路２５から出力信号が得られる。この
アンド回路２５からの出力信号は、微分回路２７
で検知され、フリツプフロツプ回路３４をリセツ
ト確認すると共に、オア回路３５を介してラツチ
回路６２にラツチ指令を与えるようになる。

この場合、前記「L1＞L₂／２」および「d₁＜ L₂／２」／の条件から、比較回路３７および５５の 比較出力によつてアンド回路５７から出力信号が
得られ、オア回路５９を介してセレクタ５８にセ
レクト信号SBが与えられる。

ここで、押鍵遅れ時間d₁は次のようにして計測
される。すなわち、カウンタ３９はリードパルス
RPによつてリセツトされ、初期設定されるもの
であるため、その計数値情報は、正押鍵タイミン
グよりの経過時間に相当するようになる。また、
ラツチ回路１６の現在の音高データが休符でない
場合には、休符検出回路１９の出力は存在せず、
したがつてセレクタ５１にはインバータ５４から
セレクト信号SAが供給され、上記カウンタ３９
の計数値情報が取り出され、遅れ時間情報d₁とし
てセレクタ５８に供給されるようになる。したが
つて、このセレクタ５８から上記カウンタ３９の
計数値情報が出力データＸとして得られ、減算回
路６１で「L2−Ｘ」の演算が行なわれる。L2は
２番目の音符情報に対応するラツチ回路１４に記
憶された符長データである。

このため、鍵盤２２の押鍵操作に対応してオア
回路３５からラツチ回路６２にラツチ指令の与え
られた時、その時のカウンタ３９の計数値に対応
する遅れ時間にもとずく、「L2−d₁」のデータが
ラツチ回路６２にラツチ記憶されるようになる。

すなわち、ラツチ回路１６に記憶されたT1の
音高データが発生されてからd₁後に押鍵されたと
すると、第５図にラツチＡで示すようにラツチ回
路６２に「L2−d₁」のデータが記憶設定される。
この時、ラツチ回路６４には、第１のスタート信
号ΔSTRT′によりラツチ指令が与えられるもの
で、この時点ではラツチ回路１４に先頭音符情報
の符長データL1が記憶され、そのデータL1が信
号ΔSTRT′でゲートの開かれるアンド回路６８
およびオア回路６３を介してラツチ回路６４に与
えられている。したがつて、このラツチ回路６４
には、第５図にラツチＢで示すように、データ
L1が記憶されている。

そして、このラツチ回路１６および３６にデー
タメモリ１１からの先頭読み出し音符情報の音高
データおよび符長データの記憶される状態では、
正押鍵タイミングに対応して押鍵表示されるよう
になり、この音符情報の符長時間の経過時に比較
回路３８から一致信号EQが発生される。すなわ
ち、第５図のt₂のタイミングでリードパルスRP
が発生され、データメモリ１１から次の音符情報
LT3が読み出され、ラツチ回路１３，１６および
１４，３６の記憶データがリードパルスRPに対
応してシフトされる。そして、ラツチ回路１６お
よび３６に音符情報LT2の音高データT2、符長
データL2がラツチ記憶されるようになる。また、
ラツチ回路６４には、アンド回路６７を介して得
られるリードパルスRPによりラツチ指令が与え
られ、それまでラツチ回路６２に記憶されていた
データ「L2−d₁」を第５図にラツチＢで示すよ
うにラツチ記憶するようになる。この時、カウン
タ３９がリードパルスRPでリセツトされるため、
比較回路６９から出力信号が得られず、フリツプ
フロツプ回路７１はセツトされないため、表示セ
レクタ１７はＢ端子を選択し、鍵盤表示装置７４
ではラツチ回路１６の記憶音高データにもとずく
押鍵指示表示を、上記リードパルスRPに対応す
る正押鍵タイミングで行なう。

このようにして音符情報LT2による押鍵表示が
行なわれ、その表示された正押鍵タイミングより
d₂遅れて鍵盤２２が操作されたとすると、前述し
たと同様にしてその時間d₂が計測され、ラツチ回
路６２に「L3−d₂」がラツチ記憶されるように
なる。

このようにして、２番目の音符情報LT2に対応
する音高T2の押鍵表示がされてから、ラツチ回
路６４に記憶された「L2−d₁」の時間が経過す
ると、比較回路６９より一致信号EQが発生され
る。すなわち、その次の音符情報LT3の押鍵タイ
ミングより、時間d₁先行するタイミングで比較回
路６９から表示指令（DISP）となる信号が得ら
れるもので、この信号はアンド回路７０に供給さ
れる。この時、ラツチ回路１３に記憶されている
音符情報LT3の音高データT3に対応する押鍵操
作は存在しないものであるため、比較回路２０か
ら一致信号が発生されることはなく、したがつて
フリツプフロツプ回路２８はリセツト状態に保持
されている。このため、上記アンド回路７０には
インバータ３３からゲート信号が与えられてお
り、比較回路６９からの出力信号EQはフリツプ
フロツプ回路７１をセツトする。そして、セレク
タ１７にセレクト指令SAを与え、ラツチ回路１
３に記憶された音高データT3を選択し、鍵盤表
示装置７４でこのT3に対応する鍵を、時間d₁先
行して押鍵指示表示するようになる。そして、こ
の音符情報LT2の符長時L2の経過する第５図のt₃
のタイミングで比較回路３８から一致信号が得ら
れ、リードパルスRPが発生されてデータメモリ
１１から次の音符情報LT4が読み出され、ラツチ
回路１３，１６および１４，３６の記憶データが
順次シフトされるようになる。同時に、前記セツ
トされたフリツプフロツプ回路７１がリセツトさ
れ、セレクタ１７に対するセレクト指令がSBに
変換され、ラツチ回路１６にシフトされた音高デ
ータT3の押鍵表示を切換つて継続するようにな
る。

そして、ラツチ回路６２に記憶されていた
「L3−d₂」のデータはラツチ回路６４にシフトさ
れ、以降前述したと同時に順次押鍵指示の先行表
示制御をするようになる。

また、正押鍵タイミングより著るしく押鍵動作
が遅れ、第５図にd₃で示すようにその次の符長
L4に対して「d₃＞L₄／２」の状態となると、すなわ ち第２図のＡのの「L₂／２ｄ＜L1」のような状 態となると、比較回路５５からアンド回路５６に
比較出力が発生する状態で、押鍵操作に伴なうオ
ア回路３５から出力が発生し、ラツチ回路６２に
ラツチ指令を与えるようになる。したがつて、こ
のラツチ指令の与えられるタイミングでは、セレ
クタ５８から除算回路６０からのデータ、具体的
にはこの時ラツチ回路１４に記憶されている符長
データL4を1/2したデータが減算回路に与えられ
ており、ラツチ回路６２に「L4−L₄／２」のデータ が記憶されるようになる。そして、このデータが
次の先行表示のためのデータとして使用され、次
音高T5に対応する押鍵表示を時間L₄／２先行して行 なわせるようになる。

これは、第２図のＡののように「L1ｄ」
の時、さらに押鍵がされなかつた時にも同様に行
なわれる。

次に、第２図のＢのように「L1L₂／２」で、先 行する符長が後につづく符長の1/2より小さい場
合には、比較回路３７において比較信号ｂが発生
される。すなわち、セレクタ５８にはセレクト信
号SBが与えられる状態となり、このセレクタ５
８からの出力データＸは、押鍵遅れ時間ｄに設定
される。

このような条件で、第６図に示すように音高デ
ータT2の正押鍵タイミングよりd₂（d₂＜L2）遅れ
て押鍵されると、前記したと同様にして、その遅
れ時間d₂に相当した押鍵先行表示がされるように
なる。

また、第６図で示すようにt₃のタイミングに対
応する押鍵動作が、その符長時間範囲に無かつた
場合、すなわち第２図のＡののように「ｄ
L1」の状態となつた場合には、t₃に対応する微分
回路４０の出力でセツトされたフリツプフロツプ
回路３４がリセツトされる前に、比較回路３８か
ら一致信号の発生するt₄のタイミングとなり、こ
のタイミングt₄に対応する微分回路４０からの出
力パルスがアンド回路４２から取り出され、ラツ
チ回路６２にラツチ指令を与えるようになる。こ
の時、カウンタ３９の計数値は、押鍵されない音
高データT3の符長L3に相当するデータとなるも
ので、セレクタ５８に対するＢ端子入力データは
L3となり、ラツチ回路６２に「L4−L3」のデー
タがラツチ記憶されるようになる。すなわち、第
６図から明らかなように、その押鍵されなかつた
音符情報の符長データに相当する先行表示時間を
設定するようになる。

以上の説明は、正押鍵タイミングより、鍵盤２
２における押鍵動作が遅れた場合であるが、この
ような先行表示をして行くと、正押鍵タイミング
よりも早く鍵盤２２で鍵操作が行なわれる場合が
ある。例えば第７図のt₃のタイミングに先行して
破線で示すように押鍵された場合である。

このように押鍵タイミングの早い場合には、鍵
盤２２での操作鍵に対応する音高データは、まだ
ラツチ回路１３に記憶されている状態にあり、し
たがつて鍵盤２２における押鍵動作と共に比較回
路２０で一致信号EQが発生されるようになり、
そのキーオンに対応してアンド回路２４から出力
信号が発生し、微分回路２６から、その押鍵動作
タイミングに対応して第８図のＡに示すような微
分パルス信号が発生される。この微分パルス信号
はフリツプフロツプ回路２８をセツトするもので
あり、このフリツプフロツプ回路２８は、正解の
押鍵タイミングが発生されるリードパルスRPに
よつてリセツトされ、したがつてこのフリツプフ
ロツプ回路２８のセツト時出力信号は、上記微分
パルスで立ち上る第８図のＢに示すような矩形波
状信号となる。そして、リズムパルスRPで駆動
される遅延回路３０からの出力信号は、第８図の
Ｃに示すように１リズムパルスの間「１」とな
り、さらに遅延回路３１からの出力信号は同図の
Ｄに示すようにその後の１リズムパルスの間
「１」となる。したがつて、オア回路３２の出力
は第８図のＥに示すようにフリツプフロツプ回路
２８がセツトされて後のリズムパルスRPが発生
してから、２リズムパルスの間「１」となり、ア
ンド回路７０のゲートを閉じるようになる。

すなわち、この２リズムパルスの間、比較回路
６９の一致信号でなるデイスプレイ（DISP）信
号を禁止するようになり、フリツプフロツプ回路
７１をリセツト状態に保持し、セレクタ１７にセ
レクト信号SBを与えて、ラツチ回路１６からの
データを選択出力させるようにする。したがつ
て、鍵盤表示装置７４にはその間ラツチ回路１６
からの読み出し音高データが与られ、正押鍵タイ
ミングで押鍵指示表示がされるようになる。

このようにして操作すべき鍵を表示するために
データメモリ１１から読み出される楽譜情報に
は、当然休符情報も含まれる。この休符情報は前
述したように音高データが「０」で表現され、符
長データと組み合わされるもので、この休符デー
タが第９図に示すようにラツチ回路１３，１６に
ラツチ記憶される状態で、休符検出回路１８，１
９で検出信号を発生する。まず第９図においてタ
イミングt₂において、リードパルスRPにより休
符データがラツチ回路１８に記憶される。

このt₂のタイミングでは、上記休符の前の音符
情報LT2に対応する音高T2の鍵が表示されてい
るもので、このt₂のタイミングから時間d₂遅れて
その鍵が操作されたとすると、前述したようにセ
レクタ５８がＢ端子を選択している条件で、減算
回路６１で「L3−d₂」の演算が行なわれ、その
減算データがラツチ回路６２にラツチ記憶される
ようになる。また、休符検出回路１８から検出信
号が得られるため、上記押鍵動作に対応してアン
ド回路５３から出力信号が得られ、その押鍵遅れ
時間データd₂がラツチ回路５２にラツチ記憶され
るようになる。

この時、ラツチ回路６４には上記音符情報LT2
の前の音符情報LT1における押鍵遅れ時間d₁に対
応して、「L2−d₁」のデータが記憶されているも
ので、タイミングt₂から「L2−d₁」の時間経過
後、すなわちタイミングt₃よりd₁先行するタイミ
ングで比較回路６９から一致信号EQが発生して、
フリツプフロツプ回路７１をセツトしてセレクタ
１７にセレクト信号SAを与え、ラツチ回路１３
に記憶された音高データt₃（休符）による押鍵表
示を行なわせるようになる。そして、タイミング
t₃で発生するリードパルスでフリツプフロツプ回
路７１がリセツトされ、セレクタ１７はＢ端子を
選択するようになる。この時、リードパルスで、
ラツチ回路１３の休符データはラツチ回路１６に
シフトされているため、休符の押鍵表示が継続さ
れる。

この場合、鍵盤表示装置７４における休符表示
は、各鍵に対応する表示を全て消す状態で表現し
てもよいが、これら鍵とは関連しない位置の休符
表示器を駆動するようにしてもよい。

また、ラツチ回路６２に記憶されていた「L3
−d₂」のデータは、リードパルスRPに対応して
ラツチ回路６４に記憶される状態となるものであ
り、したがつてタイミングt₃より「L3−d₂」の時
間経過時に比較回路６９から一致信号が発生し、
フリツプフロツプ回路７１をセツトして、セレク
タ１７に対するセレクト信号をSBに切換える。
すなわち、その時ラツチ回路１３に記憶されてい
る音符情報LT4の音高データT4に対応する押鍵
表示がされるようになる。

このラツチ回路１６に休符データが記憶されて
いる状態にあつては、休符検出回路１９からの検
出信号により、セレクタ５１に対してセレクト信
号SBが与えられており、ラツチ回路５２に記憶
されているデータd₂がセレクタ５８に供給されて
いる状態にある。

したがつて、この休符に対応する符長時間が経
過して比較回路３８から一致信号EQが発生し、
微分回路４０から微分パルスが得られると、ラツ
チ回路６２に減算回路６１からの「L4−d₂」の
データがラツチ記憶されるようになり、先行表示
時間d₂を送る状態で続く押鍵表示の先行表示時間
を設定するようになる。すなわち、第９図で示す
ように、タイミングt₄およびt₅に対応する音高デ
ータT4、T5の押鍵表示が、共に時間d₂先行して
行なわれるようになる。

上記場合は、休符の前の押鍵が時間d₂遅れてさ
れる場合であるが、その前の押鍵が正解の押鍵タ
イミングより早く行なわれた場合には、前記第７
図で説明した場合と同様に先行表示は禁止され、
正解押鍵タイミングで表示されるものである。

以上のようにこの発明に係る電子楽器装置によ
れば、例えばデータメモリに記憶されている模範
演奏情報に基づき、押鍵表示機能によつて操作す
べき鍵が指示指定されるようになるものであり、
演奏練習者はその指示内容にしたがつて鍵盤の演
奏操作を行なうようになる。このような鍵盤の演
奏練習に際して、押鍵操作が上記押鍵指示より遅
れて行なわれるような状態のときには、その遅れ
時間幅に相当して上記押鍵指示が先行して行なわ
れるようにして、練習者の鍵操作が、可及的に正
解な押鍵タイミングで実行されるようにしてい
る。そして、この場合、上記先行押鍵指示の先行
タイミングは、上記遅れ時間に対応して可変設定
されるようになつている。

したがつて、演奏練習者の技術レベル、演奏の
進行状態に合せて押鍵指示機能が制御設定される
もので、所定の楽譜に合せた正確な鍵盤演奏練習
が進行されるものであり、初心者クラスから上級
者クラスまで、その力量に合せた演奏練習が自習
の形で効果的に実行されるものである。

【図面の簡単な説明】

第１図はこの発明に係る電子楽器における押鍵
表示態様を原理的に説明する図、第２図は同じく
表示タイミングの例を説明する図、第３図はこの
発明の一実施例に係る電子楽器装置を説明する構
成図、第４図は上記装置のデータメモリに記憶さ
れる楽譜情報のフオーマツトを示す図、第５図乃
至第７図および第９図はそれぞれ上記装置のそれ
ぞれ鍵操作タイミングに対応する表示制御の状態
を各態様毎に説明する図、第８図は第７図におけ
る制御状態におけるタイミングチヤートを示す図
である。 １１……データメモリ、１２……アドレスカウ
ンタ、１３，１４，１６，３６，５２，６２，６
４……ラツチ回路、１７，５１，５８……セレク
タ、１８，１９……休符検出回路、２０，２１，
３７，３８，５５，６９……比較回路、２２……
鍵盤、６１……減算回路。

Claims (1)

1. 【特許請求の範囲】 １ 音高データに対して符長データを組み合せて
   なる音符情報を音符順次に記憶設定した楽譜情報
   記憶装置と、この記憶装置から上記音符情報を符
   長時間に対応して順次読み出す手段と、鍵盤と、
   この鍵盤の押鍵を検知する手段と、上記音符情報
   の読み出されたタイミングとこの音符情報に対応
   して上記鍵盤の押鍵操作がされたタイミングとを
   対比し上記押鍵タイミングの遅れ時間を検出する
   手段と、この遅れ時間検出手段の検出時間に対応
   して上記対比された音符情報の後の特定される音
   符情報に対応する鍵を先行指示する手段とを具備
   し、上記検出遅れ時間に対応して操作すべき鍵を
   先行指示するようにしたことを特徴とする電子楽
   器装置。 ２ 上記指示先行時間は、上記検出遅れ時間に一
   致させ、最大先行時間を該当音符の1/2符長とし
   た特許請求の範囲第１項記載の装置。