JPS6022374Y2 - 楽譜デ−タ表示装置 - Google Patents

Description

【考案の詳細な説明】 この考案は、記憶データに基づいて押すべき鍵及び押鍵
すべき時間長を表示するようにした楽譜データ表示装置
に関する。

従来、演奏教習装置の１つとして、記憶データに基づい
て鍵盤又は鍵盤図上に押すべき鍵を表示するようにした
楽譜データ表示装置が提案されている。

このような表示装置によれば、押すべき鍵が表示される
ので初心者としては表示された鍵を順次押すことにより
効率的に押鍵練習を行なうことができ、好都合である。

しかしながら、演奏技術を十分にマスターさせるために
は、押鍵すべき時間長を正確に習得できるようにするの
が好ましく、この点で従来装置の改良が望まれていた。

この考案は、このような要望にこたえるためになされた
ものであって、押すべき鍵の他に押鍵すべき時間長を表
示できる楽譜データ表示装置を提供するものである。

以下、添付図面に示す実施例についてこの考案を詳述す
る。

第１図は、この考案の一実施例による楽譜データ表示装
置における鍵盤表示器ＫＢを示すものであり、５線譜表
並びに音符及び休符は説明の便宜上図示されたものであ
る。

鍵盤表示器間は、鍵盤又は鍵盤図の白鍵ＷＫ及び黒鍵Ｂ
Ｋの各々について棒状点灯部ＬＢを設け、この棒状点灯
＃Ｂを符長に対応した長さ区間にわたって点灯させるこ
とにより押すべき鍵及び押鍵すべき時間長を同時に表示
するようになっている。

すなわち、棒状点灯部ＬＢは１附音符、８分音符、得点
８分音符、４分音符、得点４分音符、２分音符、符点２
分音符、全音符にそれぞれ対応して長さ区間（ａ）、（
ａ十ｂ）、［：ａ＋ｂ十Ｃ〕、〔ａ＋ｂ＋ｃ＋ｄ）、〔
ａ＋ｂ＋ｃ＋ｄ十ｅ〕、（ａ十り＋ｃ＋ｄ＋ｅ＋ｆ）、
［ａ＋ｂ＋ｃ十ｄ＋ｅ十ｆ十ｇ）、（ａ十す十ｃ十ｄ＋
ｅ十ｆ十ｇ十ｈ）が点灯されるようになっており、特定
の鍵でこのような点灯がなされると、その鍵を点灯区間
長に対応した時間中押すべきことが示されるわけである
。

例えば、図示の５線譜表に示される第３小節の１番目の
音名Ｇの８分音符及び第４小節の１番目の音名Ｅの打点
２分音符については、それぞれ鍵盤表示器ＫＢの鍵Ｇ及
びＥ上の棒状点灯部が（ａ十ｂ）及び（ａ＋ｂ十・・・
・・・十ｇ〕の区間にわたって点灯され、それによって
鍵Ｇ及びＥを点灯区間長に対応した時間中押すべきこと
を表示される。

また、休符については、先行音符に対応する錠上の棒状
点灯部を符長に対応した長さ区間にわたって滅灯するこ
とによって休止すべき時間長が表示される。

一例として、第２小節の音名Ｂの４分音符の次の４分休
符をとり上げると、鍵Ｂ上の棒状点灯部が体符長に対応
してＮＬ＝ （ａ十す十ｃ十ｄ）の区間にわたって滅灯
されると共に４分音符長に対応して（ｅ十ｆ）の区間に
わたって点灯され、それによって鍵Ｂを点灯区間長に対
応した時間中押した後それと同じ時間長だけ休止すべき
ことが表示される。

次に、上記のような表示方式を採用した電子楽器を第２
図について説明する。

読取装置１０は、楽譜１２の一部に設けた磁気テープ１
２Ａに記録された楽譜データを読取ってメモリ１４に記
憶させるものである。

この場合のデータフォーマットは第３図に示すように第
１図の音符進行にしたがって各音符毎に音高及び符長を
バイナリコードで表現したものであり、休符については
音高対応ビットをすべて“０”にするようにして符長が
バイナリコードで表現される。

そして、最後の音符データの次に全ビット“１”の終り
データが配置される。

メモリ１４に記憶された楽譜データは読出回路１６によ
って順次に読出され、後述するような自動演奏及びデー
タ表示に供される。

読出回路１６においては、スタートスイッチ１８をオン
すると、そのオン信号に応じてフリップフロップ２０が
セットされるので、フリップフロップ出力Ｑが６６１
Ｓｔとなる。

このＱ＝４４１？ｔの信号は微分回路２４によりシステ
ムクロック信号φに同期して立上り微分され、このとき
の微分出力パルスがＯＲゲート２２を介してアドレスカ
ウンタ２１に供給され、これを初期リセットさせる。

また、微分回路２４からの微分出力パルスはＤ−フリッ
プフロップ２６でクロック信号φの１ビツトタイム分遅
延されてからＯＲゲート２８及び３０を介してＮ■アゲ
ート２に供給される。

このため、ＡＮＤゲート３２は導通してクロック信号φ
の１発のパルスを最初の出力信号Ｐ１として送出する。

この最初の出力信号Ｐ１はカウンタ２１にクロック入力
ＣＫとして供給され、カウンタ２１は出力信号Ｐ１の立
上りに同期して最初のデータ読出番地を指示すべくアド
レス信号ＡＤＤをメモリ１４に供給する。

このため、メモリ１４からは、最初の音符に対応した楽
譜データが読出され、このときの読出データＲＤのうち
音高データＰＤ及び符長データ和か前述の出力信号Ｐ１
の立下りタイミングに同期してそれぞれラッチ回路４０
及び４４にラッチされる。

一方、フリップフロップ２６の出力は２段のＤ−フリッ
プフロップ３４及びＯＲゲート２８．３０を介してＡＮ
Ｄゲート３２に供給されるようになっているので、最初
の出力信号Ｐ１が発生された後クロック信号φの２ビツ
トタイム分遅れた時点で２番目の出力信号Ｐ１がＡＮＤ
ゲート３２から送出される。

このため、カウンタ２１は２番目の出力信号Ｐ１に応じ
て２番目のデータ読出番地を指示すべくアドレス信号Ａ
ＤＤをメモリ１４に供給し、メモリ１４からは２番目の
音符に対応した楽譜データが読出きれる。

このとき読出データＲＤのうち音高データＰＤ及び符長
データＴＤは２番目の出力信号Ｐ１の立下りタイミング
に同期してそれぞれラッチ回路４０及び４４にラッチさ
れる。

そして、先にラッチ回路４０及び４４にラッチされてい
た１番目の音符に対応した音高データ及び符長データは
それぞれラッチ回路４２及び４６にラッチされる。

ラッチ回路４６に最初の音符に対応した符長データがラ
ッチされると、そのラッチ出力は比較回路４８に一方の
比較人力Ａとして供給される。

また、テンポクロック発振器５０からのテンポクロック
信号ＴＣＬを受信するカウンタ５２は２番目の出力信号
Ｐ１の立上りタイミングに同期してリセットされた後テ
ンポクロック信号ＴＣＬを計数し、その計数出力を比較
回路４８に他方の比較人力Ｂとして供給する。

そして、比較回路４８は比較入力Ａ及びＢが一致した時
点で一致出力パルスＥＱを発生し、このパルスＥＱはＯ
Ｒゲート３０を介してＡＮＤゲート３２に供給される。

このため、ＡＮＤゲート３２から３番目の出力信号Ｐ１
が送出され、この出力信号Ｐ１に応じてカウンタ２１は
メモリ１４から３番目の音符に対応した楽譜データを読
出させる。

そして、このときの読出データＲＤのうち音高データＰ
Ｄ及び符長データ和はそれぞれラッチ回路４０及び４４
にラッチされ、先にこれらのラッチ回路にラッチされて
いた２番目の音符に対応した楽譜データは対応するラッ
チ回路４２及び４６にラッチされる。

ラッチ回路４６に２番目の音符に対応した符長データが
ラッチされると、前回と同様にして比較回路で符長測定
が行なわれ、クロック信号ＴＣＬを計数して２番目の音
符の符長に対応する時間に達した時点で一致出力パルス
ＥＱが送出される。

そして、この一致出力パルスＥＱが発生されると、前述
したと同様にしてメモリ１４からは４番目の音符に対応
した楽譜データが読出され、読出データＲＤがラッチ回
路４０．４４にラッチされる。

以下同様にして符長に対応する時間毎にデータ読出しが
行なわれ、ラッチ回路４０，４２，４４．４６のデータ
が更新される。

なお、ラッチ回路４２に終りデータがラッチされると、
終り検出回路５３がその終りデータを検出してフリップ
フロップ２０をリセットさせるため、カウンタ２１はリ
セットされ、メモリ１４からの一連のデータ読出動作が
完了する。

上記のようにラッチ回路４２に順次にラッチされる音高
データＰＤは楽音形成回路５４に供給される。

楽音形成回路５４は、音高データに基づいて電子的に楽
音信号を合成して送出するもので、その出力楽音信号は
サウンドシステム５６に供給され、音響に変換される。

すなわち、サウンドシステム５６からは上記のようなデ
ータ読出しに伴って自動的に楽音が奏出されるわけであ
り、演奏者としてはこの自動奏出音を聴きながら演奏を
行なうことができる。

次に、楽譜データ表示部について説明する。

ラッチ回路４４及び４６でラッチされた順次の符長デー
タは加算回路５８に供給されて加算され、加算回路５δ
からの加算データはセレクタ回路６０に入力Ａとして供
給される。

また、セレクタ回路６０の入力Ｂとしてはラッチ回路４
６でラッチされた符長データが供給される。

さらに、ラッチ回路４４でラッチされた符長データはゲ
ート回路６２に供給される。

休符検出回路６４はセレクタ回路６０及びゲート回路６
２を制御すべく設けられたもので、ラッチ回路４０でラ
ッチされた音高データが全ビット４４ｏ“で休符を指示
するときにセレクタ回路６０に入力Ａを選択するための
選択信号ＳＡを供給すると共にゲート回路６２にイネー
ブル信号ＥＮを供給する。

このため、セレクタ回路６０は休符検出回路６４によっ
て休符が検出されないときはラッチ回路４６からの符長
データを選択して送出するが、休符検出回路６４によっ
て休符が検出されたときは加算回路５８からの加算デー
タを選択して送出する。

また、ゲート回路６２は休符検出回路６４が休符を検出
したときにのみ導通してラッチ回路４４からの符長デー
タを送出する。

セレクタ回路６０及びゲート回路６２の出力データはラ
ッチ回路６６に供給されるようになっており、このラッ
チ回路６６にはラッチ回路４２からの音高データＰＤも
供給される。

音符検出回路６８はラッチ回路４２からの音高データＰ
Ｄを入力としてその入力のいずれかのビットが“°１“
であるときに音符検出信号をＡＮＤゲート７０の一方の
入力端に供給するもので、ＡＮＤゲート７０の他方の入
力端には、読出回路１６中のＡＮＤゲート３８からの出
力信号Ｐ２が供給され、ＡＮＤゲート７０の出力信号は
ラッチ回路６６にロード信号ＬＤとして供給される。

ここで、ＡＮＤゲート３８は一方の入力端にクロック信
号φを受信し且つ他方の入力端にＯＲゲート３０の出力
をＤ−７リツプフロツプ３６を介して受信するようにな
っているので１．ＡＮＤゲート３８の出力信号Ｐ２とし
ては、ＡＮＤゲート３２の出力信号Ｐ１をクロック信号
φの１ビツトタイム分遅延させたものに相当するパルス
信号が発生される。

このため、ラッチ回路６６は音符検出回路６８によって
音符が検出されるたびに出力信号Ｐ２に応じてデータラ
ッチ動作を行ない、ラッチされたデータをデータ変換回
路７２に供給する。

データ変換回路７２は第１図について前述したような表
示を可能にすべくラッチ回路６６からのデータを表示用
データに変換するもので、変換データは駆動回路７４に
供給される。

駆動回路７４はデータ変換回路７２から供給される表示
用データに応じて鍵盤７６の形で具現化された第１図の
如き鍵盤表示器及び黒板形式の表示パネル７８の形で具
現化された第１図の如き鍵盤表示器をそれぞれ駆動して
押すべき鍵及び押鍵すべき時間長を表示させるようにな
っている。

ここで、表示動作の具体例を第１図の５線譜表における
第２小節の音符Ｇ、 Ｂ及び休符について説明する。

まず、第２小節における最初の４分音符Ｇに対応する音
高データがラッチ回路４２にラッチされると共にこれに
対応する符長データがラッチ回路４６にラッチされると
、この時点ではラッチ回路４０及び４４にはそれぞれ第
２小節の２番目の４分音符Ｂに対応した音高データ及び
符長データがラッチされる。

このとき休符検出回路６４は休符を検出せず、出力が“
°０゛であるので、セレクタ回路６０がラッチ回路４６
からの符長データを選択してラッチ回路６６に供給する
と共にゲート回路６２が非導通状態にある。

また、音符検出回路６８は第２小節の最初の音符Ｇを検
出して出力が“１゛となるので、ＡＮＤゲート７０が音
符検出回路６８の出力により導通制御される。

このため、ラッチ回路６６はラッチ回路４２のラッチタ
イミングかられずか遅れて出力信号Ｐ２に応じてラッチ
回路４２からの音符Ｇに対応した音高データ及びセレク
タ回路６０からの音符Ｇに対応した符長データをラッチ
する。

そして、このときラッチ回路６６でラッチされた音高及
び符長データはデータ変換回路７２により表示用データ
に変換され、駆動回路７４に供給される。

従って、鍵盤７６及び表示パネル７８においては、鍵Ｇ
の棒状点灯部が４分音符の長さに対応したａ”ｄの区間
にわたって点灯される。

次に、音符Ｇの長さに対応する時間に達すると、メモリ
１４から４分休符に対応した楽譜データが読出されてラ
ッチ回路４０及び４４にラッチされると共にラッチ回路
４２及び４６にはそれぞれ音符Ｂに対応する音高及び符
長データがラッチされる。

このため、休符検出回路６４は休符を検知して出力が°
“１゛となるので、セレクタ回路６０が加算回路５８か
らの加算データを選択してラッチ回路６６に供給すると
共にゲート回路６２が導通してラッチ回路４４からの休
符長データをラッチ回路６６に供給する。

このとき加算回路５８からは音符Ｂの符長と体符長との
和に対応した符長を示す加算データが送出される。

また、音符検出回路６８は音符Ｂを検出して出力が“１
゛となるので、ＡＮＤゲート７０が導通する。

このため、ラッチ回路６６は出力信号Ｐ２に応じてラッ
チ回路４２からの音符Ｂに対応した音高データ、セレク
タ回路６０からの加算データ及びゲート回路６２からの
休符長データをラッチする。

そして、このときラッチ回路６６でラッチされた音高、
加算及び休符長データはデータ変換回路７２によって表
示用データに変換され、鍵盤７６及び表示パネル７８で
は鍵Ｂの棒状点灯部が第１図について前述したようにし
てＮＬ区間で滅灯され且つ（ｅ十ｆ）区間で点灯される
。

次に、音符Ｂの長さに対応する時間に達すると、メモリ
１４からは第３小節の最初の音符に対応した楽譜データ
が読出されてラッチ回路４０及び４４にラッチされると
共にラッチ回路４２及び４６にはそれぞれ４分休符デー
タがラッチされる。

このため、休符検出回路６４及び音符検出回路６８の出
力がいずれも゛０パになり、ラッチ回路６６は前回のラ
ッチデータを体符長に対応する時間に達するまで保持す
る。

従って、このデータ保持期間中は前回と同様に鍵Ｂ上で
の表示が継続される。

そして、体符長に対応する時間に達すると、メモリ１４
から第３小節の２番目の音符に対応した楽譜データが読
出され、上記したと同様の音符データ表示動作が行なわ
れる。

上記のようにして鍵盤７６又は表示パネル７８に表示さ
れる楽譜データを参照しながら及び／又はサウンドシス
テム５６から奏出される自動演奏音を聴きながら鍵盤７
６で押鍵操作を行なうと、楽音形成回路８０はその押鍵
操作に応じて電子的に楽音信号を合皮するように作用し
、この楽音信号はサウンドシステム５６に供給されて音
響に変換される。

上記した楽譜データ表示装置では、自動演奏音の発生と
ほぼ同期して押すべき鍵及び押鍵すべき時間長を表示し
たが、表示に対して自動演奏音の発生を若干遅らせるよ
うにしてもよく、このためには例えば第２図に示すよう
にラッチ回路４２と楽音形成回路５４との間に遅延回路
８２を設ければよい。

また、上記実施例では表示中に棒状点灯部の点灯区間長
が変化しないが、これは例えばテンポクロックタイミン
グにのって点灯区間長を除々に減少させるようにしても
よく、このためには例えば第４図に示すようにラッチ回
路４６と加算回路５８との間にダウンカウンタ８４を設
け、このカウンタ８４に出力信号Ｐ２に応じてラッチ回
路４６からの符長データをプリセットし、テンポクロッ
ク信号ＴＣＬに応じてダウン計数動作を行なわせればよ
い。

次に、第５図を参照してこの考案の他の実施例による楽
譜データ表示装置を説明する。

第５図において、１４及び１６はそれぞれ第２図につい
て述べたと同様のメモリ及び読出回路であるが、第５図
の読出回路１６では第２図に示した２段り−フリツプフ
ロツプ３４は不要である。

読出回路１６中のスタートスイッチをオンすると、アド
レス信号ＡＤＤに応じてメモリ１４から最初の音符に対
応した楽譜データが読出され、読出データＲＤのうち音
高データＰＤ及び符長データＴＤはそれぞれラッチ回路
９０及び９６にラッチされる。

ラッチ回路９６にラッチされた符長データ和は符長測定
のために読出回路１６に供給される。

最初の音符の符長測定が終ると、メモリ１４から２番目
の音符に対応した楽譜データが読出されてラッチ回路９
０及び９６にラッチされ、以下同様にしてデータの読出
し及びラッチ動作がくりかえされる。

そして、読出データＲＤを調べて終りデータが検出され
ると、読出回路１６による一連の読出動作が終了する。

ラッチ回路９０て順次ラッチされた音高データはデコー
ダ９２を介して鍵盤表示器９４に供給される。

鍵盤表示器９４は鍵盤又は鍵盤図の各鍵毎に設けた押鍵
表示素子９４ａをデコーダ９２の出力に応じて選択的に
点灯駆動することにより押すべき鍵を表示するものであ
る。

また、ラッチ回路９６で順次にラッチされた符長データ
はデコーダ゛９８に供給される。

デコーダ゛９８にはデコーダ９２からの休符検出信号Ｓ
も供給されており、この信号Ｓはデコーダ９２が音高デ
ータＰＤを調べて全ビット“０゛を検出したとき１”に
なるように発生されるものである。

デコーダ９８からのデコード出力は鍵盤表示器９４の近
傍に設けられた符長表示器１００に供給される。

符長表示器１００は種々の音符及び休符のマークをデコ
ーダ９８の出力に応じて選択的に照明することにより押
鍵すべき時間長を表示するものである。

以上のように、この考案の楽譜データ表示装置は押すべ
き鍵のみならず押鍵すべき時間長をも表示することがで
きるので、初心者に各種鍵盤楽器の演奏技術を短期間の
うちに正確に習得させる上で非常に有効なものである。

【図面の簡単な説明】

第１図は、この考案の一実施例による楽譜データ表示装
置の鍵盤表示器を示す上面図、第２図は、上記楽譜デー
タ表示装置をそなえた電子楽器の回路図、第３図は、第
２図の楽器で用いられるデータフォーマットを示す図、
第４図は、符長表示制御部の変形例を示す回路図、第５
図は、この考案の他の実施例による楽譜データ表示装置
を示す回路図である。 ＫＢ−−−−−−鍵盤表示器、ＬＢ・・・・・・棒状点
灯部、１０・・・・・・読取装置、１２・・・・・・楽
譜、１４・・・・・・メモリ、１６・・・・・・読出回
路、７６・・・・・・鍵盤、７８・・・・・・表示パネ
ル、９４・・・・・・鍵盤表示器、９４ａ・・・・・・
押鍵表示素子、１００・・・・・・符長表示器。

Claims (1)

1. 【実用新案登録請求の範囲】 １ 音高及び符長データを記憶する記憶装置と、この記
   憶装置から前記音高及び符長データを読出すための読出
   回路と、読出された音高データに基づいて押すべき鍵を
   表示する第１の表示手段と、読出された符長データに基
   づいて押鍵すべき時間長を表示する第２の表示手段とを
   そなえたことを特徴とする楽譜データ表示装置。 ２ 実用新案登録請求の範囲第１項に記載の楽譜データ
   表示装置において、前記第１及び第２の表示手段は共通
   の鍵盤表示器を有し、この鍵盤表示器の表示面上で各鍵
   毎に符長に対応した長さ区間にわたって棒状点灯部を点
   灯させることにより押すべき鍵及び押鍵すべき時間長を
   同時に表示させるように構成されていることを特徴とす
   る楽譜データ表示装置。