JPS6026229B2 - 鍵盤楽器の自動練習装置 - Google Patents
鍵盤楽器の自動練習装置Info
- Publication number
- JPS6026229B2 JPS6026229B2 JP54171400A JP17140079A JPS6026229B2 JP S6026229 B2 JPS6026229 B2 JP S6026229B2 JP 54171400 A JP54171400 A JP 54171400A JP 17140079 A JP17140079 A JP 17140079A JP S6026229 B2 JPS6026229 B2 JP S6026229B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- information
- signal
- keyboard
- phrase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Auxiliary Devices For Music (AREA)
- Electrophonic Musical Instruments (AREA)
Description
【発明の詳細な説明】
この発明は、誤りの多い演奏部分を特に繰り返し練習で
きるようにじた、特に独習を効果的に実行させる鍵盤楽
器の演奏練習装置に関する。
きるようにじた、特に独習を効果的に実行させる鍵盤楽
器の演奏練習装置に関する。
鍵盤楽器の演奏練習を行なうには、生徒は与えられた練
習曲を繰り返し演奏するもので、教師はその生徒の練習
演奏を聴取しながら適宜誤りを注意し、また教師自身が
模範演奏をして生徒に理解させるものである。しかし、
このような演奏練習は、教師と生徒が1:1の個人指導
の場合には非常に効果的なものであるが、1人の教師に
対して複数の生徒の存在する集団練習の場合には、教師
の指導が充分に行きわたらず、不適当である。
習曲を繰り返し演奏するもので、教師はその生徒の練習
演奏を聴取しながら適宜誤りを注意し、また教師自身が
模範演奏をして生徒に理解させるものである。しかし、
このような演奏練習は、教師と生徒が1:1の個人指導
の場合には非常に効果的なものであるが、1人の教師に
対して複数の生徒の存在する集団練習の場合には、教師
の指導が充分に行きわたらず、不適当である。
また、生徒の練習演奏を聴いてくれる教師がいない時に
は、生徒が自身の演奏状態を確実に認識することができ
ず、したがって充分な独習効果を上げることができない
。この発明は上記のような点に鑑みなされたもので、生
徒自身が演奏練習している時に、特に誤りの多い部分を
認知し、この部分の繰り返し演奏練習を効果的に実行し
得るようにした鍵盤楽器の自動練習装置を提供しようと
するものである。
は、生徒が自身の演奏状態を確実に認識することができ
ず、したがって充分な独習効果を上げることができない
。この発明は上記のような点に鑑みなされたもので、生
徒自身が演奏練習している時に、特に誤りの多い部分を
認知し、この部分の繰り返し演奏練習を効果的に実行し
得るようにした鍵盤楽器の自動練習装置を提供しようと
するものである。
すなわち、この発明に係る自動練習装置は、模範演奏情
報を適宜フレーズ単位に設定すると共に、その各フレー
ズ毎に練習用鍵盤からの演奏情報と対比し、特にその誤
り数を採点検知すると共に、その採点結果に対応して同
じフレーズの模範演奏情報を繰り返し発生し、繰り返し
演奏練習できるようにするものである。以下図面を参照
してこの発明の一実施例を説明する。第1図はその構成
を示したもので、記憶装置11には、模範演奏情報が記
憶設定される。この記憶された模範演奏情報は、楽譜上
で表現される楽符情報で構成されるもので、この楽符情
報は音高を示すUK情報および符長を示す符長情報から
なる。このUK情報および符長情報は、例えば8ビット
の情報で構成され、記憶装置11の各番地に、UK情報
、符長情報の順で書き込まれ、符長情報が1つの楽符情
報の区切りとしても作用するようにされるもので、先頭
の2ビットでUKマークあるいは符長マークを表現する
ようになっている。そして残り6ビットでUK情報の場
合は音高を表現するキーコードを構成し、符長情報の場
合は符長を表現する数値コードで構成する。そして、こ
れらUK情報および符長情報の組み合わせでなる楽符情
報は、第2図にフオーマットで示すようにアドレス順次
に記憶設定されるものであるが、この場合先頭番地を含
み、特定される数小節毎にフレーズマーク情報が挿入設
定され、模範演奏情報がこのフレーズマークによって複
数フレーズに分割設定されるようになっている。このフ
レーズは、1つの鍵盤演奏練習の単位として効果的な範
囲で設定される。そして、全ての楽符情報の終了した最
終アドレス位置に、終了(FINISH)コードが書き
込み、設定されるものである。
報を適宜フレーズ単位に設定すると共に、その各フレー
ズ毎に練習用鍵盤からの演奏情報と対比し、特にその誤
り数を採点検知すると共に、その採点結果に対応して同
じフレーズの模範演奏情報を繰り返し発生し、繰り返し
演奏練習できるようにするものである。以下図面を参照
してこの発明の一実施例を説明する。第1図はその構成
を示したもので、記憶装置11には、模範演奏情報が記
憶設定される。この記憶された模範演奏情報は、楽譜上
で表現される楽符情報で構成されるもので、この楽符情
報は音高を示すUK情報および符長を示す符長情報から
なる。このUK情報および符長情報は、例えば8ビット
の情報で構成され、記憶装置11の各番地に、UK情報
、符長情報の順で書き込まれ、符長情報が1つの楽符情
報の区切りとしても作用するようにされるもので、先頭
の2ビットでUKマークあるいは符長マークを表現する
ようになっている。そして残り6ビットでUK情報の場
合は音高を表現するキーコードを構成し、符長情報の場
合は符長を表現する数値コードで構成する。そして、こ
れらUK情報および符長情報の組み合わせでなる楽符情
報は、第2図にフオーマットで示すようにアドレス順次
に記憶設定されるものであるが、この場合先頭番地を含
み、特定される数小節毎にフレーズマーク情報が挿入設
定され、模範演奏情報がこのフレーズマークによって複
数フレーズに分割設定されるようになっている。このフ
レーズは、1つの鍵盤演奏練習の単位として効果的な範
囲で設定される。そして、全ての楽符情報の終了した最
終アドレス位置に、終了(FINISH)コードが書き
込み、設定されるものである。
この第2図に示したようなフオーマツトの模範演奏情報
は、例えばこの演奏曲に対応した音符の記載された楽譜
12に設定した記録部12aに対して、例えば磁気記録
によって記録されている。
は、例えばこの演奏曲に対応した音符の記載された楽譜
12に設定した記録部12aに対して、例えば磁気記録
によって記録されている。
そして、この楽譜12を例えば譜面立てに対応して設け
た読み出し装置13に装填することによって、上記磁気
記録を読み取り、その読み取り情報を記憶装置1 1に
順次アドレス指定して書き込み設定するものである。こ
の記憶装置1 1は、例えばRAMで構成し、アドレス
発生回路を構成するアドレスカウンタ14からのアドレ
ス情報に対応してアドレス順次に読み出されるもので、
この読み出し情報はラッチ回路15,16、UKマーク
および符長マーク検出回路17,18、フレーズマーク
検出回路19、終了コード検出回路2川こ対して並列的
に供給される。
た読み出し装置13に装填することによって、上記磁気
記録を読み取り、その読み取り情報を記憶装置1 1に
順次アドレス指定して書き込み設定するものである。こ
の記憶装置1 1は、例えばRAMで構成し、アドレス
発生回路を構成するアドレスカウンタ14からのアドレ
ス情報に対応してアドレス順次に読み出されるもので、
この読み出し情報はラッチ回路15,16、UKマーク
および符長マーク検出回路17,18、フレーズマーク
検出回路19、終了コード検出回路2川こ対して並列的
に供給される。
そして、記憶装置11からUK情報あるいは符長情報が
読み出された時に、UKマーク検出回路17あるいは符
長マーク検出回路18で検出信号を発生し、それぞれラ
ッチ回路15,16に対してラッチ記憶指令を与える。
すなわち、記憶装置11からUK情報が読み出されると
、その情報はラッチ回路15にラッチ記憶され、また符
長情報が読み出されると、これがラツチ回路16にラツ
チ記憶されるようになる。ラッチ回路15にラッチ記憶
されたUK情報は、ゲート回路21,22に供給される
。
読み出された時に、UKマーク検出回路17あるいは符
長マーク検出回路18で検出信号を発生し、それぞれラ
ッチ回路15,16に対してラッチ記憶指令を与える。
すなわち、記憶装置11からUK情報が読み出されると
、その情報はラッチ回路15にラッチ記憶され、また符
長情報が読み出されると、これがラツチ回路16にラツ
チ記憶されるようになる。ラッチ回路15にラッチ記憶
されたUK情報は、ゲート回路21,22に供給される
。
このゲート回路21,22は、それぞれ制御用スイッチ
21a,22aによってゲート信号の与えられるもので
、ゲート回路21を介して取り出されるUK情報は楽音
形成回路23に供給し、このUK情報に対応した楽音信
号を発生させる。そして、この楽音信号は、適宜トーン
ボリュームを介して、スピーカを含むサウンドシステム
24に供給し、演奏音として発音させるようにする。こ
の場合、楽音形成回路23により発生される楽音信号に
もとづく演奏音は、記憶装置11からの読み出し情報に
もとづく自動模範演奏音となるもので、適宜その昔量レ
ベルは小さなものとして使用する。
21a,22aによってゲート信号の与えられるもので
、ゲート回路21を介して取り出されるUK情報は楽音
形成回路23に供給し、このUK情報に対応した楽音信
号を発生させる。そして、この楽音信号は、適宜トーン
ボリュームを介して、スピーカを含むサウンドシステム
24に供給し、演奏音として発音させるようにする。こ
の場合、楽音形成回路23により発生される楽音信号に
もとづく演奏音は、記憶装置11からの読み出し情報に
もとづく自動模範演奏音となるもので、適宜その昔量レ
ベルは小さなものとして使用する。
また、この装置には生徒が使用する練習用鍵盤25が設
けられているもので、この鍵盤25に対しては、押鍵指
示表示器26が設けられている。
けられているもので、この鍵盤25に対しては、押鍵指
示表示器26が設けられている。
この表示器26は、例えば鍵盤25の各鍵それぞれに対
応するランプ等の表示器を備えるもので、このランプ表
示器をゲート回路22を介して取り出されるUK情報に
よって点灯制御し、UK情報に対応した音高の鍵を表示
指定するようにしてなる。すなわち、生徒は楽譜12を
読みながら鍵盤25を演奏操作するようにしてもよいが
、スイッチ22aを閉じてゲート回路22にゲート信号
を与え、押鍵指示表示器26の表示ランプを追従するよ
うにして鍵の操作練習をするようにしてもよい。鍵盤2
5の演奏操作に対応して、この鍵盤25部からはその操
作鍵音高を示す演奏情報が発生され、この演奏情報は楽
音形成回路27に供給され、楽音信号とされる。
応するランプ等の表示器を備えるもので、このランプ表
示器をゲート回路22を介して取り出されるUK情報に
よって点灯制御し、UK情報に対応した音高の鍵を表示
指定するようにしてなる。すなわち、生徒は楽譜12を
読みながら鍵盤25を演奏操作するようにしてもよいが
、スイッチ22aを閉じてゲート回路22にゲート信号
を与え、押鍵指示表示器26の表示ランプを追従するよ
うにして鍵の操作練習をするようにしてもよい。鍵盤2
5の演奏操作に対応して、この鍵盤25部からはその操
作鍵音高を示す演奏情報が発生され、この演奏情報は楽
音形成回路27に供給され、楽音信号とされる。
そして、この楽音信号は前記サウンドシステム24に供
給して、自己の演奏音として聴取されるようになる。こ
の場合、前記模範演奏の自動演奏音は、適宜ガイド的演
奏音として生徒に聴取され、鍵盤25の操作を助けるよ
うにして使用し得る。しかし、この模範演奏費はゲート
回路21のゲートを閉じることで、適宜遮断することが
できる。上記ラツチ回路15および鍵盤25からそれぞ
れ得られるUK情報および演奏情報は、正押鍵検出回路
28に供g溝され、対比されるもので、鍵盤25におけ
る鍵操作力mK情報に対して正しい状態で行なわれたか
否かを判断し、その判断結果の検知信号を発生し、採点
回路29に供給し、採点される。
給して、自己の演奏音として聴取されるようになる。こ
の場合、前記模範演奏の自動演奏音は、適宜ガイド的演
奏音として生徒に聴取され、鍵盤25の操作を助けるよ
うにして使用し得る。しかし、この模範演奏費はゲート
回路21のゲートを閉じることで、適宜遮断することが
できる。上記ラツチ回路15および鍵盤25からそれぞ
れ得られるUK情報および演奏情報は、正押鍵検出回路
28に供g溝され、対比されるもので、鍵盤25におけ
る鍵操作力mK情報に対して正しい状態で行なわれたか
否かを判断し、その判断結果の検知信号を発生し、採点
回路29に供給し、採点される。
この場合、正押鍵検出回路28は、テンポ発振器30か
らの信号を分周回路31で適宜分周したクロツク信号T
CL、あるいはこの4倍の周波数のクロツク4TCLで
制御されるものであり、採点回路29の採点結果がある
点以下に低い状態である場合には、それを繰り返し判定
回路32で検知するようになっている。また、採点回路
29においては、フレーズマーク検出回路19で、記憶
装置11からフレーズマークが読み出された時に指令が
与えられ、採点動作するものである。前記ラッチ回路1
6でラッチ記憶された符長情報は、比較回路33に供聯
合され、符長のカゥンタ34の計数値と比較される。こ
の符長カウンタ34は、符長マーク検出回路18からの
検出信号により、符長情報読み出し時にリセツトされ、
初期設定されるもので、テンポ発振器30からのクロッ
ク信号を計数し、ラッチ回路16の記憶符長情報に対す
る時間の経過した時に、比較回路33からイコール信号
EQが発生されるようになる。比較回路33からのイコ
ール信号EQは、微分回路35で微分され、オア回路3
6を介してフリツブフロツプ回路37にセット指令とし
て与えられる。フリツプフロップ回路37は、符長マー
ク検出回路18からの検出信号でリセツトされるもので
、そのセット時出力信号はアンド回路38にゲート信号
として供V給される。このアンド回路38には、適宜シ
ステムクロック◇を結合し、その出力クロツク信号はア
ドレスカウンタ14にアドレス歩進信号として供野合す
る。ここで、上記オア回路36には、スタートスイッチ
39の操作時に信号の与えられるものであり、このスタ
ートスイッチ39の操作時の信号は、適宜初期設定用の
スタート信号STRTとして使用すると共にオア回路4
0を介してアドレスカウンタ14にリセット指令を与え
、またフリツブフロツプ回路41をリセットする。
らの信号を分周回路31で適宜分周したクロツク信号T
CL、あるいはこの4倍の周波数のクロツク4TCLで
制御されるものであり、採点回路29の採点結果がある
点以下に低い状態である場合には、それを繰り返し判定
回路32で検知するようになっている。また、採点回路
29においては、フレーズマーク検出回路19で、記憶
装置11からフレーズマークが読み出された時に指令が
与えられ、採点動作するものである。前記ラッチ回路1
6でラッチ記憶された符長情報は、比較回路33に供聯
合され、符長のカゥンタ34の計数値と比較される。こ
の符長カウンタ34は、符長マーク検出回路18からの
検出信号により、符長情報読み出し時にリセツトされ、
初期設定されるもので、テンポ発振器30からのクロッ
ク信号を計数し、ラッチ回路16の記憶符長情報に対す
る時間の経過した時に、比較回路33からイコール信号
EQが発生されるようになる。比較回路33からのイコ
ール信号EQは、微分回路35で微分され、オア回路3
6を介してフリツブフロツプ回路37にセット指令とし
て与えられる。フリツプフロップ回路37は、符長マー
ク検出回路18からの検出信号でリセツトされるもので
、そのセット時出力信号はアンド回路38にゲート信号
として供V給される。このアンド回路38には、適宜シ
ステムクロック◇を結合し、その出力クロツク信号はア
ドレスカウンタ14にアドレス歩進信号として供野合す
る。ここで、上記オア回路36には、スタートスイッチ
39の操作時に信号の与えられるものであり、このスタ
ートスイッチ39の操作時の信号は、適宜初期設定用の
スタート信号STRTとして使用すると共にオア回路4
0を介してアドレスカウンタ14にリセット指令を与え
、またフリツブフロツプ回路41をリセットする。
このフリップフロツプ回路41は、終了コード検出回路
20からの終了コード検出信号でセットされるもので、
そのセット時世力信号は、オア回路40を介してアドレ
スカウンタ14をリセット設定し、リセツト時世力信号
は、自動リズム発生装置42に対して駆動指令を与える
スタート信号として用いる。この自動リズム発生装置4
2は、前記分周回路31からのテンポクロツク信号を計
数するカウンタ42a、このカウンタ42aからのバイ
ナリ状計数信号を検知し、選択指定されたりズム種類の
リズムパターン信号を発生するりズムパターンメモリ4
2b、このリズムパターン信号で駆動されるリズム音源
42cからなり、フリップフロップ回路41からスター
ト信号の与えられる状態でカウンタ42aが駆動され、
自動リズム音源信号を発生するものである。すなわち、
スタートスイッチ39の操作と共に自動リズム音源信号
が発生され、サウンドシステム24により自動リズム演
奏音として発音されるようになる。アドレスカウンタ1
4のアドレス情報は、前述したように記憶装置11に対
して読み出しアドレス指定のために用いられると共に、
ラツチ回路43に供給され、そのラッチ記憶されたアド
レス情報は、アドレスカウンタ14にプリセット情報と
して帰還されるようになっている。
20からの終了コード検出信号でセットされるもので、
そのセット時世力信号は、オア回路40を介してアドレ
スカウンタ14をリセット設定し、リセツト時世力信号
は、自動リズム発生装置42に対して駆動指令を与える
スタート信号として用いる。この自動リズム発生装置4
2は、前記分周回路31からのテンポクロツク信号を計
数するカウンタ42a、このカウンタ42aからのバイ
ナリ状計数信号を検知し、選択指定されたりズム種類の
リズムパターン信号を発生するりズムパターンメモリ4
2b、このリズムパターン信号で駆動されるリズム音源
42cからなり、フリップフロップ回路41からスター
ト信号の与えられる状態でカウンタ42aが駆動され、
自動リズム音源信号を発生するものである。すなわち、
スタートスイッチ39の操作と共に自動リズム音源信号
が発生され、サウンドシステム24により自動リズム演
奏音として発音されるようになる。アドレスカウンタ1
4のアドレス情報は、前述したように記憶装置11に対
して読み出しアドレス指定のために用いられると共に、
ラツチ回路43に供給され、そのラッチ記憶されたアド
レス情報は、アドレスカウンタ14にプリセット情報と
して帰還されるようになっている。
そして、前記繰り返し判定回路からの繰り返し指令を、
フレーズマーク検出回路19の検出信号でゲート制御さ
れるアンド回路44を介して取り出し、アドレスカウン
タ14にブリセット指令として供給する。また、フレー
ズマーク検出回路19からの検出信号はアンド回路45
を介して取り出し、デイレードフリツプフロツプでなる
遅延回路46を介してラツチ回路43にラッチ記憶指令
として供V給する。上記アンド回路45は、アンド回路
44からの出力信号の供V給されるィンバータ47でゲ
ート制御される。上記アンド回路44から得られる繰り
返し指令信号は、さらに遅延回路10を介してフリップ
フロップ回路48にセット指令として供給される。
フレーズマーク検出回路19の検出信号でゲート制御さ
れるアンド回路44を介して取り出し、アドレスカウン
タ14にブリセット指令として供給する。また、フレー
ズマーク検出回路19からの検出信号はアンド回路45
を介して取り出し、デイレードフリツプフロツプでなる
遅延回路46を介してラツチ回路43にラッチ記憶指令
として供V給する。上記アンド回路45は、アンド回路
44からの出力信号の供V給されるィンバータ47でゲ
ート制御される。上記アンド回路44から得られる繰り
返し指令信号は、さらに遅延回路10を介してフリップ
フロップ回路48にセット指令として供給される。
このフリツプフロップ回路48は、遅延回路10からの
出力発生に先立ち、フレーズマーク検出信号でリセット
されるもので、誤り鍵操作が多く繰り返し指令の発せら
れる時にセットされ、表示器49でこれを表示して、鍵
盤25を演奏する練習生徒に知らせるようにしてなる。
すなわち、スタートスイッチ39が操作されると、その
投入動作に対応してフリップフロップ回路41がリセッ
トされ自動リズム発生装置42のカウンタ42aにスタ
ート指令が与えられ、自動リズム演奏がスタートされる
ようになると共に、アドレスカゥンタ14のリセット初
期状態が確認され、またフリップフロッブ回路37がセ
ットされる。
出力発生に先立ち、フレーズマーク検出信号でリセット
されるもので、誤り鍵操作が多く繰り返し指令の発せら
れる時にセットされ、表示器49でこれを表示して、鍵
盤25を演奏する練習生徒に知らせるようにしてなる。
すなわち、スタートスイッチ39が操作されると、その
投入動作に対応してフリップフロップ回路41がリセッ
トされ自動リズム発生装置42のカウンタ42aにスタ
ート指令が与えられ、自動リズム演奏がスタートされる
ようになると共に、アドレスカゥンタ14のリセット初
期状態が確認され、またフリップフロッブ回路37がセ
ットされる。
フリツプフロツプ回路37がセットされると、アンド回
路38にゲート信号が与えられ、アドレスカウンタ14
がクロツクJで歩進されるようになるもので、記憶装置
11の第2図に示したようなフオーマットの記憶情報が
、アドレス順次に読み出されるようになる。そして、記
憶装置11からその先頭番地のフレーズマークが読み出
し出力されると、フレーズマーク検出回路19で検出信
号が得られる。
路38にゲート信号が与えられ、アドレスカウンタ14
がクロツクJで歩進されるようになるもので、記憶装置
11の第2図に示したようなフオーマットの記憶情報が
、アドレス順次に読み出されるようになる。そして、記
憶装置11からその先頭番地のフレーズマークが読み出
し出力されると、フレーズマーク検出回路19で検出信
号が得られる。
この時、初期状態で繰り返し判定回路32から出力信号
の得られない状態であるため、アンド回路44から出力
信号が得られず、したがってィンバータ47はアンド回
路45に対してゲート信号を与えている。このため、上
記フレーズマーク検出信号は、アンド回路45を介して
取り出され、遅延回路46でクロツク?の1個分遅延さ
れてラツチ回路43に遅延指令を与える。すなわち、記
憶装置11から上記フレーズマークにつづいて、次の番
地のUK情報が読み出される時、このUK情報のアドレ
ス番地がラッチ回路43にラッチ記憶されるようになる
。
の得られない状態であるため、アンド回路44から出力
信号が得られず、したがってィンバータ47はアンド回
路45に対してゲート信号を与えている。このため、上
記フレーズマーク検出信号は、アンド回路45を介して
取り出され、遅延回路46でクロツク?の1個分遅延さ
れてラツチ回路43に遅延指令を与える。すなわち、記
憶装置11から上記フレーズマークにつづいて、次の番
地のUK情報が読み出される時、このUK情報のアドレ
ス番地がラッチ回路43にラッチ記憶されるようになる
。
記憶装置11から読み出されたUK情報は、UKマーク
検出回路17からのラッチ指令に対応してラッチ回路1
5にラッチ記憶される。
検出回路17からのラッチ指令に対応してラッチ回路1
5にラッチ記憶される。
この場合、スイッチ21a,22aによってゲート回路
21,22にゲート信号が与えられていたとすると、ラ
ッチ回路15に記憶されたUK情報にもとづき、楽音形
成回路23で楽音信号が形成され、サウンドシステム2
4で自動模範演奏音として発音されるようになると共に
、押鍵指示表示器26で鍵盤25に対して操作すべき鍵
を表示指定する。演奏練習する生徒は、上記押鍵表示に
対応して鍵盤25を操作するもので、その鍵操作に伴な
い発生された演奏情報は、楽音形成回路27で楽音信号
とされ、サウンドシステム24で自己の演奏音として表
現される。
21,22にゲート信号が与えられていたとすると、ラ
ッチ回路15に記憶されたUK情報にもとづき、楽音形
成回路23で楽音信号が形成され、サウンドシステム2
4で自動模範演奏音として発音されるようになると共に
、押鍵指示表示器26で鍵盤25に対して操作すべき鍵
を表示指定する。演奏練習する生徒は、上記押鍵表示に
対応して鍵盤25を操作するもので、その鍵操作に伴な
い発生された演奏情報は、楽音形成回路27で楽音信号
とされ、サウンドシステム24で自己の演奏音として表
現される。
また、この鍵盤26からの演奏音情報は、前記ラッチ回
路15の記憶UK情報と共に正押鍵検出回路28に供給
され、対比されるもので、鍵盤25において指示された
正しい鍵が正しく操作された時には、押鍵正解信号を発
生し、採点回路29で採点のため積算されるような状態
とされる。そして、記憶装置11から、上記UK情報に
つづく符長情報が読み出し出力されると、符長マ−ク検
出回路18で検出信号が得られ、符長情報をラツチ回路
16にラツチ記憶させると共に、符長カウンタ34をリ
セットして初期設定し、さらにフリツプフロップ回路3
7をリセットしてアンド回路38のゲートを閉じる。
路15の記憶UK情報と共に正押鍵検出回路28に供給
され、対比されるもので、鍵盤25において指示された
正しい鍵が正しく操作された時には、押鍵正解信号を発
生し、採点回路29で採点のため積算されるような状態
とされる。そして、記憶装置11から、上記UK情報に
つづく符長情報が読み出し出力されると、符長マ−ク検
出回路18で検出信号が得られ、符長情報をラツチ回路
16にラツチ記憶させると共に、符長カウンタ34をリ
セットして初期設定し、さらにフリツプフロップ回路3
7をリセットしてアンド回路38のゲートを閉じる。
すなわち、アドレスカウンタ14の歩進を停止させ、記
憶装置11からの次のアドレス番地の情報読み出しを停
止させる。このような状態で、符長カウン夕34のテン
ポ発振器30からのクロツク信号による計数が進み、符
長情報の読み出し時より、その符長に相当する時間が経
過すると、符長カウンタ34の計数値かラッチ回路16
に記憶された符長情報と一致し、比較回路33からイコ
ール信号EQが発生される。
憶装置11からの次のアドレス番地の情報読み出しを停
止させる。このような状態で、符長カウン夕34のテン
ポ発振器30からのクロツク信号による計数が進み、符
長情報の読み出し時より、その符長に相当する時間が経
過すると、符長カウンタ34の計数値かラッチ回路16
に記憶された符長情報と一致し、比較回路33からイコ
ール信号EQが発生される。
そして、このイコール信号EQに対応する微分回路35
からの出力信号によって、フリッブフロッブ回路37が
再びセットされ、アンド回路38のゲートを開いて、ア
ドレスカウンタ14を歩進させる。記憶装置1 1から
は、上記符長情報につづくUK情報および符長情報が読
み出され、上記同様の動作を繰り返して、記憶装置11
に記憶された模範演奏情報にもとづき指示された鍵盤2
5の演奏練習が継続され、その鍵操作の状態が採点回路
29で集積採点されるようになる。そして、所定の小節
数の演奏練習が進行すると、記憶装置11から再びフレ
ーズマークが読み出され、フレーズマーク検出回路19
から検出信号が得られる。このフレーズマーク検出信号
は、アンド回路44,45に与えられると共に、採点回
路29に対して採点指令を与え、それまでの1つのフレ
ーズ間における鍵盤25の操作正解状態を採点し、繰り
返し判定回路32でその採点結果を判定する。
からの出力信号によって、フリッブフロッブ回路37が
再びセットされ、アンド回路38のゲートを開いて、ア
ドレスカウンタ14を歩進させる。記憶装置1 1から
は、上記符長情報につづくUK情報および符長情報が読
み出され、上記同様の動作を繰り返して、記憶装置11
に記憶された模範演奏情報にもとづき指示された鍵盤2
5の演奏練習が継続され、その鍵操作の状態が採点回路
29で集積採点されるようになる。そして、所定の小節
数の演奏練習が進行すると、記憶装置11から再びフレ
ーズマークが読み出され、フレーズマーク検出回路19
から検出信号が得られる。このフレーズマーク検出信号
は、アンド回路44,45に与えられると共に、採点回
路29に対して採点指令を与え、それまでの1つのフレ
ーズ間における鍵盤25の操作正解状態を採点し、繰り
返し判定回路32でその採点結果を判定する。
すなわち、鍵盤25の演奏操作に誤りが多く、操り返し
練習させ必要性のある状態で繰り返し判定回路32から
出力信号が得られるもので、この繰り返し指令信号はア
ンド回路44を介して取り出され、アドレスカウンタ1
4にプリセツト指令を与えて、ラッチ回路43に記憶さ
れているそれまでのフレーズの先頭山K情報のアドレス
番地に、アドレスカウンタ14をプリセツトする。この
時、表示器50の繰り返し演奏指令を表示する。この場
合、アンド回路44から出力信号が発生されているため
、アンド回路45のゲートは開かれず、ラッチ回路43
に対しては、ラッチ記憶指令は与えられない。そして、
記憶装置11から再び同じフレーズの模範演奏情報を前
述したと同様に読み出し、繰り返し練習させるようにな
るものである。また、鍵盤25による鍵操作が正しく、
誤りの少ない状態であった場合には、繰り返し判定回路
32から出力信号が発生されない。
練習させ必要性のある状態で繰り返し判定回路32から
出力信号が得られるもので、この繰り返し指令信号はア
ンド回路44を介して取り出され、アドレスカウンタ1
4にプリセツト指令を与えて、ラッチ回路43に記憶さ
れているそれまでのフレーズの先頭山K情報のアドレス
番地に、アドレスカウンタ14をプリセツトする。この
時、表示器50の繰り返し演奏指令を表示する。この場
合、アンド回路44から出力信号が発生されているため
、アンド回路45のゲートは開かれず、ラッチ回路43
に対しては、ラッチ記憶指令は与えられない。そして、
記憶装置11から再び同じフレーズの模範演奏情報を前
述したと同様に読み出し、繰り返し練習させるようにな
るものである。また、鍵盤25による鍵操作が正しく、
誤りの少ない状態であった場合には、繰り返し判定回路
32から出力信号が発生されない。
したがって、インバー夕47によってアンド回路45の
ゲートが開かれ、フレーズマーク検出信号が遅延回路4
6に与えられて、検出フレーズマークにつづくUK情報
のアドレス番地をラッチ回路13でラッチ記憶し、模範
演奏情報にもとづく鍵盤25の演奏練習が継続して実行
されるようになる。このような演奏練習が進行され、そ
の練習曲の最終状態となると、記憶装置11から、終了
コードが読み出され、終了コード検出回路20で検出さ
れる。
ゲートが開かれ、フレーズマーク検出信号が遅延回路4
6に与えられて、検出フレーズマークにつづくUK情報
のアドレス番地をラッチ回路13でラッチ記憶し、模範
演奏情報にもとづく鍵盤25の演奏練習が継続して実行
されるようになる。このような演奏練習が進行され、そ
の練習曲の最終状態となると、記憶装置11から、終了
コードが読み出され、終了コード検出回路20で検出さ
れる。
この終了コード検出信号は、フリップフロップ回路41
をセットして、自動リズム発生装置42を停止させると
共に、アドレスカウンタ14をリセットし、模範演奏情
報の読み出しを終了させて練習演奏状態を終了させる。
第3図は、上記のような装置における特に採点、繰り返
し指令発生手段を詳細にして示したもので、ラッチ回路
15にラツチ記憶される模範演奏UK情報は、比較回路
50に供給されるもので、この比較回路501こは鍵盤
25からの鍵操作に対応する演奏情報を供給する。
をセットして、自動リズム発生装置42を停止させると
共に、アドレスカウンタ14をリセットし、模範演奏情
報の読み出しを終了させて練習演奏状態を終了させる。
第3図は、上記のような装置における特に採点、繰り返
し指令発生手段を詳細にして示したもので、ラッチ回路
15にラツチ記憶される模範演奏UK情報は、比較回路
50に供給されるもので、この比較回路501こは鍵盤
25からの鍵操作に対応する演奏情報を供給する。
そして、この比較回路50ではUK情報と演奏情報を比
較し、一致した時、すなわち鍵盤25で正解音高の鍵の
操作された状態でイコール信号EQを発生する。記憶装
置11からの符長間隔で読み出されるUK情報を検知す
るUKマーク検出回路17からの検出信号は、ワンショ
ット回路51でパルス信号に変換して取り出し、テンポ
クロックTCLで駆動される遅延回路52を介して信号
A△1として取り出す。ここで、UK情報は音符と共に
休止符にも対応して発生されるものであり、上記信号A
△1は音符に対応する情報と共に、休止符に対応する情
報の読み出し‘こ対応して発生される。
較し、一致した時、すなわち鍵盤25で正解音高の鍵の
操作された状態でイコール信号EQを発生する。記憶装
置11からの符長間隔で読み出されるUK情報を検知す
るUKマーク検出回路17からの検出信号は、ワンショ
ット回路51でパルス信号に変換して取り出し、テンポ
クロックTCLで駆動される遅延回路52を介して信号
A△1として取り出す。ここで、UK情報は音符と共に
休止符にも対応して発生されるものであり、上記信号A
△1は音符に対応する情報と共に、休止符に対応する情
報の読み出し‘こ対応して発生される。
そして、音符に対応するUK情報に含まれるキーコード
は、いずれかのビットが「1」となるように構成される
ものであり、したがって音符に対応するUK情報が読み
出された時には、これをオア回路53で検知される。こ
の場合、休止符のキーコードは、オール「0」で表現す
る。上記音符に対応するUK情報であることを検知する
オア回路53からの出力信号は、UKマーク検出回路1
7からの出力信号と共にアンド回路54に供給し、この
アンド回路54からの出力信号、すなわち記憶装置11
から音符に相当するUK情報が読み出される毎に発生さ
れる信号は、ワンショット回路55でパルス信号とし、
クロックTCLで駆動される遅延回路56を介して信号
A△2として取り出す。
は、いずれかのビットが「1」となるように構成される
ものであり、したがって音符に対応するUK情報が読み
出された時には、これをオア回路53で検知される。こ
の場合、休止符のキーコードは、オール「0」で表現す
る。上記音符に対応するUK情報であることを検知する
オア回路53からの出力信号は、UKマーク検出回路1
7からの出力信号と共にアンド回路54に供給し、この
アンド回路54からの出力信号、すなわち記憶装置11
から音符に相当するUK情報が読み出される毎に発生さ
れる信号は、ワンショット回路55でパルス信号とし、
クロックTCLで駆動される遅延回路56を介して信号
A△2として取り出す。
すなわち、記憶装置11から読み出されるUK情報が第
4図に音符、休止符で示す状態であり、テンポクロック
TCLが図の状態で発生する場合、信号A△1は各音符
および休止符に対応し、信号A△2は休止符を除く状態
で発生される。
4図に音符、休止符で示す状態であり、テンポクロック
TCLが図の状態で発生する場合、信号A△1は各音符
および休止符に対応し、信号A△2は休止符を除く状態
で発生される。
そして、この信号A△1、A△2を音符に対応して操作
される模範鍵操作に関連してみると、信号A△2は音符
に対応する鍵操作の押鍵タイミングに相当するキーオン
信号となり、信号A△1はその鍵を離すタイミングに相
当するキーオフ信号となるもので、この信号A△1,A
△2は、模範演奏に対応する第1のキーオフ信号および
第1のキーオン信号として使用されるようになる。上記
模範鍵操作に対応する信号A△2は、採点演算に用いる
母数カウンタ57を計数歩進するものであり、このカワ
ン夕57はイニシャルセットICによって初期設定され
、また前記フレーズマーク検出信号の供給される遅延回
路58の出力信号でフレーズマーク検出毎にリセットさ
れる。
される模範鍵操作に関連してみると、信号A△2は音符
に対応する鍵操作の押鍵タイミングに相当するキーオン
信号となり、信号A△1はその鍵を離すタイミングに相
当するキーオフ信号となるもので、この信号A△1,A
△2は、模範演奏に対応する第1のキーオフ信号および
第1のキーオン信号として使用されるようになる。上記
模範鍵操作に対応する信号A△2は、採点演算に用いる
母数カウンタ57を計数歩進するものであり、このカワ
ン夕57はイニシャルセットICによって初期設定され
、また前記フレーズマーク検出信号の供給される遅延回
路58の出力信号でフレーズマーク検出毎にリセットさ
れる。
また、鍵盤25からの演奏音情報は、比較回路59に比
較情報Aとして供給すると共に、遅延回路60を介して
比較回路59に比較情報Bとして供給する。すなわち、
鍵盤25において、鍵が押下操作され新しい演奏情報が
立ち上った場合、あるいは操作されていた鍵が離され、
演奏情報が無くなった時には、比較回路59に対する入
力情報AおよびBが異なる状態となるもので、比較回路
59から「AキB」の検出信号を取り出すことによって
、鍵盤25における鍵操作変換を検知するようになる。
そして、この比較回路59からの出力信号は、前記信号
A△1に対応する信号M△1として取り出され、鍵盤2
5の操作に対応する第2のキーオフ信号として使用され
るようになる。演奏情報はさらにオア回路61で検知さ
れているもので、押鍵状態に対応するオア回路61から
の出力信号は、比較回路59からの出力信号と共にアン
ド回路62に供給し、このアンド回路62から前記信号
AA2に対応する鍵盤25の第2のキーオン信号M△2
を発生させる。ここで、鍵盤25において、模範演奏情
報に対して正しいタイミングで鍵操作がされたとすると
、第4図で示すように信号A△1,A△2にそれぞれ同
期して信号M△1,M△2が発生されるようになる。
較情報Aとして供給すると共に、遅延回路60を介して
比較回路59に比較情報Bとして供給する。すなわち、
鍵盤25において、鍵が押下操作され新しい演奏情報が
立ち上った場合、あるいは操作されていた鍵が離され、
演奏情報が無くなった時には、比較回路59に対する入
力情報AおよびBが異なる状態となるもので、比較回路
59から「AキB」の検出信号を取り出すことによって
、鍵盤25における鍵操作変換を検知するようになる。
そして、この比較回路59からの出力信号は、前記信号
A△1に対応する信号M△1として取り出され、鍵盤2
5の操作に対応する第2のキーオフ信号として使用され
るようになる。演奏情報はさらにオア回路61で検知さ
れているもので、押鍵状態に対応するオア回路61から
の出力信号は、比較回路59からの出力信号と共にアン
ド回路62に供給し、このアンド回路62から前記信号
AA2に対応する鍵盤25の第2のキーオン信号M△2
を発生させる。ここで、鍵盤25において、模範演奏情
報に対して正しいタイミングで鍵操作がされたとすると
、第4図で示すように信号A△1,A△2にそれぞれ同
期して信号M△1,M△2が発生されるようになる。
鍵盤25における正解音高押鍵操作状態を検知する比較
回路50からの出力イコール信号は、クロックTCLで
駆動される遅延回路63を介してフリップフロツブ回路
64にセット指令として供給される。
回路50からの出力イコール信号は、クロックTCLで
駆動される遅延回路63を介してフリップフロツブ回路
64にセット指令として供給される。
このフリツプフロツプ回路64は、遅延回路63からの
出力発生に先立ち、信号A△1でリセットされているも
ので、鍵盤25で正解押鍵される毎にセット反転制御さ
れる。そして、このフリツプフロツプ回路64のセット
時出力信号は、遅延回路65を介してラッチ回路66に
結合されるもので、その次に発生される信号A△1に対
応してラッチ記憶される。前記信号A△2およびA△1
は、それぞれクロックTCLで駆動される4ビットおよ
び3ビットのシフトレジスタ67,68に供給する。
出力発生に先立ち、信号A△1でリセットされているも
ので、鍵盤25で正解押鍵される毎にセット反転制御さ
れる。そして、このフリツプフロツプ回路64のセット
時出力信号は、遅延回路65を介してラッチ回路66に
結合されるもので、その次に発生される信号A△1に対
応してラッチ記憶される。前記信号A△2およびA△1
は、それぞれクロックTCLで駆動される4ビットおよ
び3ビットのシフトレジスタ67,68に供給する。
シフトレジスタ67においては、その1ビット目から出
力信号を取り出し、フリップフロツプ回路69をセット
するもので、その最終4ビット目出力信号は、オア回路
70を介して上記フリップフロップ回路69にリセット
指令として供給する。すなわち、このフリツプフロツプ
回路69は、信号A△2よりクロックTCLの1周波分
遅れてセットされ、それよりクロツクTCLの3周波分
後にリセットされるもので、そのセット時出力信号は、
第4図にFIで示す壮巴態となる。また、シフトレジス
タ68にあっては、その入力端信号を取り出し、フリツ
プフロツプ回路71をセットし、オア回路72を介して
取り出す3ビット目の出力信号で上記フリツプフロツプ
回路71をリセツトするもので、このフリツプフロツプ
回路71のセット時世力信号は第4図にF2で示す状態
となる。
力信号を取り出し、フリップフロツプ回路69をセット
するもので、その最終4ビット目出力信号は、オア回路
70を介して上記フリップフロップ回路69にリセット
指令として供給する。すなわち、このフリツプフロツプ
回路69は、信号A△2よりクロックTCLの1周波分
遅れてセットされ、それよりクロツクTCLの3周波分
後にリセットされるもので、そのセット時出力信号は、
第4図にFIで示す壮巴態となる。また、シフトレジス
タ68にあっては、その入力端信号を取り出し、フリツ
プフロツプ回路71をセットし、オア回路72を介して
取り出す3ビット目の出力信号で上記フリツプフロツプ
回路71をリセツトするもので、このフリツプフロツプ
回路71のセット時世力信号は第4図にF2で示す状態
となる。
オア回路70,72には前記スタート信号STRTを供
聯合し、初期状態でフリツプフロッブ回路69,71を
リセット設定するようにしてなる。
聯合し、初期状態でフリツプフロッブ回路69,71を
リセット設定するようにしてなる。
信号M△1およびM△2は、それぞれクロツクTCLの
4倍の周波数のクロック4TCLで駆動される微分回路
73,74でそれぞれ微分し、クロツク4TCLで駆動
される8ビットおよび10ビットのシフトレジスタ75
,76にそれぞれ供給する。
4倍の周波数のクロック4TCLで駆動される微分回路
73,74でそれぞれ微分し、クロツク4TCLで駆動
される8ビットおよび10ビットのシフトレジスタ75
,76にそれぞれ供給する。
そして、シフトレジスタ75および76からは、それぞ
れ信号M△1,MA2よりクロツク4TCLで8個分お
よび10個分遅延された、第4図にKOFF,KONで
示す出力信号を取り出し、信号KONは前記信号FIと
共にアンド回路77に供給する。すなわち、信号A△2
に対応して発生する信号FIの時間横内に、信号KON
が発生された時に、アンド回路77から第4図にAND
で示すキーオン正解信号を発生するもので、この信号は
フリップフロツプ回路78をセットする。このフリップ
フロツプ回路78は、前記信号KOFFの供給されるク
ロツク4TCLの遅延回路79の出力信号でリセットさ
れるもので、そのセット時出力信号は、キーオン一致信
号として第4図にF3で示す状態で発生される。上記フ
リツプフロツプ回路71,78からの出力信号F2,F
3および信号KOFFはアンド回路79に供恩給される
。
れ信号M△1,MA2よりクロツク4TCLで8個分お
よび10個分遅延された、第4図にKOFF,KONで
示す出力信号を取り出し、信号KONは前記信号FIと
共にアンド回路77に供給する。すなわち、信号A△2
に対応して発生する信号FIの時間横内に、信号KON
が発生された時に、アンド回路77から第4図にAND
で示すキーオン正解信号を発生するもので、この信号は
フリップフロツプ回路78をセットする。このフリップ
フロツプ回路78は、前記信号KOFFの供給されるク
ロツク4TCLの遅延回路79の出力信号でリセットさ
れるもので、そのセット時出力信号は、キーオン一致信
号として第4図にF3で示す状態で発生される。上記フ
リツプフロツプ回路71,78からの出力信号F2,F
3および信号KOFFはアンド回路79に供恩給される
。
ここで、信号F3は上記したようにキーオン一致に対応
するものであるのに対して、信号F2は、信号A△1に
対応してシフトレジスタ68のシフト時間に対応する時
間幅の模範演奏情報のキーオフ信号となるもので、前記
キーオンー教状態のもとに上記キーオフ信号の許容時間
内で信号KOFFが発生すると、アンド回路79からの
出力発生の条件がととのう。このアンド回路79には、
さらに前記ラッチ回路66の記憶情報も供給されている
もので、押鍵音高が正解で、ラツチ回路66からの出力
が「1」である条件のもとに、鍵盤25における押鍵タ
イミングおよび押鍵タイミングが一致する符長正解の状
態で、アンド回路79から第4図にLRで示す押鍵正解
信号が発生される。
するものであるのに対して、信号F2は、信号A△1に
対応してシフトレジスタ68のシフト時間に対応する時
間幅の模範演奏情報のキーオフ信号となるもので、前記
キーオンー教状態のもとに上記キーオフ信号の許容時間
内で信号KOFFが発生すると、アンド回路79からの
出力発生の条件がととのう。このアンド回路79には、
さらに前記ラッチ回路66の記憶情報も供給されている
もので、押鍵音高が正解で、ラツチ回路66からの出力
が「1」である条件のもとに、鍵盤25における押鍵タ
イミングおよび押鍵タイミングが一致する符長正解の状
態で、アンド回路79から第4図にLRで示す押鍵正解
信号が発生される。
そして、この押鍵正解信号は、正鱗カウンタ80で計数
される。この正解カゥンタ80は、前記遅延回路58か
らのフレーズマーク検出信号に対応してリセットされ、
フレーズ単位に初期設定されるもので、この計数値情報
は、前記母数カウンタ57の母数情報と共に演算回路8
1に供聯合し、正鱗率を演算し採点情報とする。この演
算回路81からの演算採点結果は、比較回路82に供給
するもので、この比較回路82には、繰り返し指令を与
えるための基準点数設定回路83からの基準点数情報を
、ェンコーダ84を介して供給し、演算採点結果と比較
する。そして鍵盤25における練習操作の結果が、設定
基準点数に至らなかった時に、比較回路82から繰り返
し指令を発生するものである。尚、この繰り返し指令を
発生する判定手段は、第5図に示すように演算回路81
で母数情報から正鱗押鍵数を減算して、誤り鍵操作数を
算出し、これをェンコーダ84からの基準最低誤り数と
比較回路82で比較し、誤り数が基準誤り数より大きい
時に繰り返し発生するようにしてもよい。また、実施例
では、練習用鍵盤25の演奏を、押鍵指示表示器26の
表示指定に対応して行なうように説明したがゲート回路
22のゲートを閉じて表示を用いずに楽譜にもとづき演
奏練習するようにしてもよいことはもちろんである。こ
の場合、自動リズム発生装置42による自動リズム演奏
音に対応して鍵操作するものである。また、楽音形成回
路23から取り出す模範自動演奏音は、あくまでも参考
用等に使用するものであり、ある程度上達した時にはゲ
ート回路21のゲートを閉じるようにすればよい。
される。この正解カゥンタ80は、前記遅延回路58か
らのフレーズマーク検出信号に対応してリセットされ、
フレーズ単位に初期設定されるもので、この計数値情報
は、前記母数カウンタ57の母数情報と共に演算回路8
1に供聯合し、正鱗率を演算し採点情報とする。この演
算回路81からの演算採点結果は、比較回路82に供給
するもので、この比較回路82には、繰り返し指令を与
えるための基準点数設定回路83からの基準点数情報を
、ェンコーダ84を介して供給し、演算採点結果と比較
する。そして鍵盤25における練習操作の結果が、設定
基準点数に至らなかった時に、比較回路82から繰り返
し指令を発生するものである。尚、この繰り返し指令を
発生する判定手段は、第5図に示すように演算回路81
で母数情報から正鱗押鍵数を減算して、誤り鍵操作数を
算出し、これをェンコーダ84からの基準最低誤り数と
比較回路82で比較し、誤り数が基準誤り数より大きい
時に繰り返し発生するようにしてもよい。また、実施例
では、練習用鍵盤25の演奏を、押鍵指示表示器26の
表示指定に対応して行なうように説明したがゲート回路
22のゲートを閉じて表示を用いずに楽譜にもとづき演
奏練習するようにしてもよいことはもちろんである。こ
の場合、自動リズム発生装置42による自動リズム演奏
音に対応して鍵操作するものである。また、楽音形成回
路23から取り出す模範自動演奏音は、あくまでも参考
用等に使用するものであり、ある程度上達した時にはゲ
ート回路21のゲートを閉じるようにすればよい。
以上のようにこの発明によれば、特に記憶された模範演
奏情報と対比して鍵盤の演奏練習を効果的に実行できる
ものであり、この場合、鍵操作が円滑に行なわれず、繰
り返し練習する必要性のある部分は、客観性をもって判
定され、繰り返し練習を実行させるようになるもので、
特に鍵盤練習を独習で行なう場合にその効果は箸るしい
ものである。
奏情報と対比して鍵盤の演奏練習を効果的に実行できる
ものであり、この場合、鍵操作が円滑に行なわれず、繰
り返し練習する必要性のある部分は、客観性をもって判
定され、繰り返し練習を実行させるようになるもので、
特に鍵盤練習を独習で行なう場合にその効果は箸るしい
ものである。
第1図はこの発明の一実施例に係る練習装置を説明する
構成図、第2図は上記実施例において使用される記憶情
報のフオーマットを示す図、第3図は上記実施例の繰り
返し判断手段を説明する構成図、第4図は第3図の作用
を説明する信号波形図、第5図は繰り返し判断採点部の
他の例を示す図である。 11・・・記憶装置、14・・・アドレスカウンタ、1
5,16・・・ラッチ回路、17…UKマーク検出回路
、18・・・符長マーク検出回路、25・・・鍵盤、2
8・・・正押鍵検出回路、29…採点回路、32・・・
繰り返し判定回路、43・・・ラッチ回路、49・・・
表示器(繰り返し)。 第2図 図 舷 図 の 縦 第4図 第5図
構成図、第2図は上記実施例において使用される記憶情
報のフオーマットを示す図、第3図は上記実施例の繰り
返し判断手段を説明する構成図、第4図は第3図の作用
を説明する信号波形図、第5図は繰り返し判断採点部の
他の例を示す図である。 11・・・記憶装置、14・・・アドレスカウンタ、1
5,16・・・ラッチ回路、17…UKマーク検出回路
、18・・・符長マーク検出回路、25・・・鍵盤、2
8・・・正押鍵検出回路、29…採点回路、32・・・
繰り返し判定回路、43・・・ラッチ回路、49・・・
表示器(繰り返し)。 第2図 図 舷 図 の 縦 第4図 第5図
Claims (1)
- 【特許請求の範囲】 1 楽譜上に表現される符長情報を含む楽符情報を順次
記憶設定すると共に、上記楽符情報の複数個毎にフレー
ズ情報を挿入した模範演奏情報源となる記憶装置と、こ
の記憶装置からの情報読み出し番地を順次指定するアド
レス発生装置と、練習操作する鍵盤とこの鍵盤の押鍵操
作に対応する演奏情報を上記記憶装置からの読み出し楽
符情報と対比しフレーズ情報読み出し単位で採点する手
段と、この採点結果に応じて採点されたフレーズの先頭
番地を上記アドレス発生装置にプリセツトする手段とを
具備し、採点内容に応じてフレーズ単位毎に繰り返し練
習し得るようにしたことを特徴とする鍵盤楽器の自動練
習装置。 2 上記フレーズ単位の採点結果に対応する繰り返しを
表示する表示器を設けた特許請求の範囲第1項記載の装
置。 3 上記採点結果を数値表示するようにした特許請求の
範囲第1項記載の装置。 4 上記採点手段は、記憶装置からの読み出し楽符情報
に対する鍵盤操作による演奏情報の誤り回数の計数を行
なうようにした特許請求の範囲第1項記載の装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP54171400A JPS6026229B2 (ja) | 1979-12-27 | 1979-12-27 | 鍵盤楽器の自動練習装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP54171400A JPS6026229B2 (ja) | 1979-12-27 | 1979-12-27 | 鍵盤楽器の自動練習装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5692563A JPS5692563A (en) | 1981-07-27 |
JPS6026229B2 true JPS6026229B2 (ja) | 1985-06-22 |
Family
ID=15922447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP54171400A Expired JPS6026229B2 (ja) | 1979-12-27 | 1979-12-27 | 鍵盤楽器の自動練習装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6026229B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5835583A (ja) * | 1981-08-26 | 1983-03-02 | カシオ計算機株式会社 | 電子楽器 |
JP3915452B2 (ja) * | 2001-08-13 | 2007-05-16 | カシオ計算機株式会社 | 演奏教習装置及び演奏教習処理のプログラム |
JP7424361B2 (ja) * | 2021-11-30 | 2024-01-30 | カシオ計算機株式会社 | 演奏装置、電子楽器、演奏フレーズ決定方法及びプログラム |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52156029A (en) * | 1976-06-21 | 1977-12-26 | Sony Corp | Music teaching device |
JPS54118226A (en) * | 1978-03-03 | 1979-09-13 | Matsushita Electric Ind Co Ltd | Automatic player |
-
1979
- 1979-12-27 JP JP54171400A patent/JPS6026229B2/ja not_active Expired
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52156029A (en) * | 1976-06-21 | 1977-12-26 | Sony Corp | Music teaching device |
JPS54118226A (en) * | 1978-03-03 | 1979-09-13 | Matsushita Electric Ind Co Ltd | Automatic player |
Also Published As
Publication number | Publication date |
---|---|
JPS5692563A (en) | 1981-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4378720A (en) | Electronic musical instrument having musical performance training system | |
US4344344A (en) | Electronic musical instrument having musical performance training system | |
US4448104A (en) | Electronic apparatus having a tone generating function | |
JPS6259314B2 (ja) | ||
JPS6026229B2 (ja) | 鍵盤楽器の自動練習装置 | |
JP2733161B2 (ja) | 自動演奏ピアノによる教習装置 | |
JPH1078751A (ja) | 音楽学習装置及び音楽学習方法 | |
JPH0222387B2 (ja) | ||
JPS6027988B2 (ja) | 鍵盤楽器演奏練習装置 | |
GB2091470A (en) | Electronic Musical Instrument | |
JPH0215293A (ja) | 電子楽器 | |
JPS6027989B2 (ja) | 鍵盤演奏練習装置 | |
JPH0352061B2 (ja) | ||
JP2513387B2 (ja) | 電子楽器 | |
JPS6027990B2 (ja) | 鍵盤楽器の練習装置 | |
JPS6029113B2 (ja) | 鍵盤演奏練習装置 | |
JPS6026228B2 (ja) | 鍵盤楽器の練習装置 | |
JPH0631977B2 (ja) | 電子楽器 | |
JPS6027991B2 (ja) | 電子楽器の練習装置 | |
JPS6237252Y2 (ja) | ||
JPH0434755B2 (ja) | ||
JP2006251821A (ja) | 演奏支援装置、演奏支援方法及び同方法をコンピュータで実現させる演奏支援プログラム | |
JPS6029950B2 (ja) | 電子楽器装置 | |
JPS6313542B2 (ja) | ||
JPH0356480B2 (ja) |