JPS63121344A - デジタル信号伝送装置 - Google Patents
デジタル信号伝送装置Info
- Publication number
- JPS63121344A JPS63121344A JP61268258A JP26825886A JPS63121344A JP S63121344 A JPS63121344 A JP S63121344A JP 61268258 A JP61268258 A JP 61268258A JP 26825886 A JP26825886 A JP 26825886A JP S63121344 A JPS63121344 A JP S63121344A
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- inverted
- signal
- circuit
- transmitted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 29
- 230000001360 synchronised effect Effects 0.000 claims abstract description 6
- 230000008054 signal transmission Effects 0.000 claims description 13
- 230000003321 amplification Effects 0.000 abstract 1
- 230000004907 flux Effects 0.000 abstract 1
- 238000003199 nucleic acid amplification method Methods 0.000 abstract 1
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000002411 adverse Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、デジタル信号伝送装置に係り、特に伝送中
に発生するノイズを低減するための改良に関する。
に発生するノイズを低減するための改良に関する。
（従来の技術）
従来、デジタル信号を回路間で伝送する際、単に１本の
信号線で行なっていた。例えばデジタルＡＶ機器では、
第７図に示すように、音声信号を所定のフォーマットで
デジタル化したデジタルデータＤＡＴＡ、ワードの区切
りを示すワードクロックＷＣＫ、ビットの区切りを示す
ビットＢＣＫ、その他同期信号（図示せず）の各デジタ
ル信号が供給されるデジタル信号出力回路１１の各出力
端子１１ａ〜ｌｌｃとＤ／Ａ （デジタル・アナログ）
変換回路１３の各入力端子１３ａ〜１３ｃとをそれぞれ
１本の伝送線１２ａ−１２ｃで接続し、−線式でデジタ
ル信号を伝送している。
信号線で行なっていた。例えばデジタルＡＶ機器では、
第７図に示すように、音声信号を所定のフォーマットで
デジタル化したデジタルデータＤＡＴＡ、ワードの区切
りを示すワードクロックＷＣＫ、ビットの区切りを示す
ビットＢＣＫ、その他同期信号（図示せず）の各デジタ
ル信号が供給されるデジタル信号出力回路１１の各出力
端子１１ａ〜ｌｌｃとＤ／Ａ （デジタル・アナログ）
変換回路１３の各入力端子１３ａ〜１３ｃとをそれぞれ
１本の伝送線１２ａ−１２ｃで接続し、−線式でデジタ
ル信号を伝送している。
しかしながら、上記のような従来のデジタル信号伝送装
置では、第８図の等価回路に示すように、伝送線１２に
存在する浮遊容量ＣやＤ／Ａ変換回路１３の入力インピ
ーダンスＲ等によって伝送線１２に必然的に交番電流ｌ
が流れ、これにより発生する電磁波ＭＴＩが他の伝送線
に飛込んだり、他の回路や機器に妨害を与えたりする。
置では、第８図の等価回路に示すように、伝送線１２に
存在する浮遊容量ＣやＤ／Ａ変換回路１３の入力インピ
ーダンスＲ等によって伝送線１２に必然的に交番電流ｌ
が流れ、これにより発生する電磁波ＭＴＩが他の伝送線
に飛込んだり、他の回路や機器に妨害を与えたりする。
特に、第９図（ａ）に示すように被伝送デジタル信号の
立」二がり（または立下がり）時にノイズＮが混入され
ると、同図（ｂ）に示すようＪ： Ｄ ／ Ａ変換回路
で読込んだ波形に位）口ずれが出てジッダが生じ、Ｄ／
Ａ変換動作に支障をきたすことになる。
立」二がり（または立下がり）時にノイズＮが混入され
ると、同図（ｂ）に示すようＪ： Ｄ ／ Ａ変換回路
で読込んだ波形に位）口ずれが出てジッダが生じ、Ｄ／
Ａ変換動作に支障をきたすことになる。
（発明が解決しようとする聞届点）
この発明は、従来装置ではデジタル信号伝送時に発生す
る電磁波により他の伝送信号または他の機器の信号に悪
影響を与え、さらに伝送中に混入された外来ノイズによ
って後段回路の動作に支障をきたすという問題を改善す
るためになされたもので、デジタル信号の伝送中に発生
する電磁波による他の伝送信号または他の機器の信号へ
の悪影響を防止すると共に、伝送中に外来ノイズが混入
されても元の信号タイミングを再生し、正確なデジタル
信号を伝送することのできるデジタル信号伝送装置を提
供することを目的とする。
る電磁波により他の伝送信号または他の機器の信号に悪
影響を与え、さらに伝送中に混入された外来ノイズによ
って後段回路の動作に支障をきたすという問題を改善す
るためになされたもので、デジタル信号の伝送中に発生
する電磁波による他の伝送信号または他の機器の信号へ
の悪影響を防止すると共に、伝送中に外来ノイズが混入
されても元の信号タイミングを再生し、正確なデジタル
信号を伝送することのできるデジタル信号伝送装置を提
供することを目的とする。
［発明の構成コ
（聞届点を解決するための手段）
この発明に係るデジタル信号伝送装置は、出力回路に被
伝送デジタル信号の反転信号を生成し、この反転信号と
被伝送デジタル信号とを同期化する反転同期化回路を設
け、反転同期化回路で同期化された被伝送デジタル信号
及び反転信号を一対の伝送線によってそれぞれ独ｑして
前記入力回路へ伝送し、入力回路に差動回路を設け、人
力された被伝送デジタル信号及び反転信号をそれぞれ差
動回路の被反転入力端及び反転入力端に入力し両者の差
信号を生成するように構成したものである。
伝送デジタル信号の反転信号を生成し、この反転信号と
被伝送デジタル信号とを同期化する反転同期化回路を設
け、反転同期化回路で同期化された被伝送デジタル信号
及び反転信号を一対の伝送線によってそれぞれ独ｑして
前記入力回路へ伝送し、入力回路に差動回路を設け、人
力された被伝送デジタル信号及び反転信号をそれぞれ差
動回路の被反転入力端及び反転入力端に入力し両者の差
信号を生成するように構成したものである。
（作用）
上記構成によるデジタル信号伝送装置は、出力回路で被
伝送デジタル信号の反転信号を生成し、さらに被伝送デ
ジタル信号と反転信号とを同期化して、それぞれ独立し
て入力回路に送るので、画伝送線には逆相の交番電流が
流れる。。このため、画伝送線に発生する電磁波は打消
し合うので、他の伝送線あるいは他の機器に影響を与え
ない。また、入力回路側で両者の差信号を生成すること
により混合されたノイズ成分が打消されるので、元の信
号タイミングが正確に得られる。
伝送デジタル信号の反転信号を生成し、さらに被伝送デ
ジタル信号と反転信号とを同期化して、それぞれ独立し
て入力回路に送るので、画伝送線には逆相の交番電流が
流れる。。このため、画伝送線に発生する電磁波は打消
し合うので、他の伝送線あるいは他の機器に影響を与え
ない。また、入力回路側で両者の差信号を生成すること
により混合されたノイズ成分が打消されるので、元の信
号タイミングが正確に得られる。
（実施例）
以下、第１図乃至第６図を参照してこの発明の一実施例
を説明する。
を説明する。
第１図は第７図に示したデジタルＡＶ機器のデジタル信
号伝送部にこの発明を適用した場合の構成を示すもので
、デジタル信号出力回路１１にはデジタルデータＤＡＴ
Ａ、ワードクロックＷＣＫ。
号伝送部にこの発明を適用した場合の構成を示すもので
、デジタル信号出力回路１１にはデジタルデータＤＡＴ
Ａ、ワードクロックＷＣＫ。
ピットクロックＢＣＫの各反転信号を生成するインバー
タ１４ａ−１４ｃと、デジタルデータＤＡＴＡ。
タ１４ａ−１４ｃと、デジタルデータＤＡＴＡ。
ワードクロックＷＣＫ、ピットクロックＢＣＫとそれぞ
れ対応するインバータ１４ａ−１４ｃの各出力ＣＫに基
づいて同期化するＤ型フリップフロップ１５ａ 〜１５
ｃ 、 １６ａ 〜１６ｃが設けられており、各フリッ
プフロップ１５ａ〜１５ｃ 、 ｌ［ｆａ〜１８ｃの各
出力端Ｑはそれぞれ出力回路１１の第１の出力端子１１
ａ〜１１ｃ、第２の出力端子１１ａ ’ 〜ｌｉｅ −
に接続される。
れ対応するインバータ１４ａ−１４ｃの各出力ＣＫに基
づいて同期化するＤ型フリップフロップ１５ａ 〜１５
ｃ 、 １６ａ 〜１６ｃが設けられており、各フリッ
プフロップ１５ａ〜１５ｃ 、 ｌ［ｆａ〜１８ｃの各
出力端Ｑはそれぞれ出力回路１１の第１の出力端子１１
ａ〜１１ｃ、第２の出力端子１１ａ ’ 〜ｌｉｅ −
に接続される。
一方、Ｄ／Ａ変換回路１３には差動増幅器１７ａ〜１７
ｃが設けられ、該差動増幅器Ｌ７ａ−１７ｃの各非反転
入力端（＋）は第１の入力端子１３ａ ５１３ｃに接続
され、反転入力端（−）は第２の入力端子１３ａ −〜
１３ｃ ”に接続される。そして、デジタル信号出力回
路１１及びＤ／Ａ変換回路１３間において、１１ａ 、
ｌｌａ −と１３ａ 、 １３ａ −は一対の伝送線
１２ａ。
ｃが設けられ、該差動増幅器Ｌ７ａ−１７ｃの各非反転
入力端（＋）は第１の入力端子１３ａ ５１３ｃに接続
され、反転入力端（−）は第２の入力端子１３ａ −〜
１３ｃ ”に接続される。そして、デジタル信号出力回
路１１及びＤ／Ａ変換回路１３間において、１１ａ 、
ｌｌａ −と１３ａ 、 １３ａ −は一対の伝送線
１２ａ。
１２ａ−で接続され、ｌｌｂ 、 ｌｌｂ −とｌｌｂ
、 Ｌ３ｂ −は一対の伝送線１２ｂ 、 １２ｂ
″で接続され、ｌｌｃ 。
、 Ｌ３ｂ −は一対の伝送線１２ｂ 、 １２ｂ
″で接続され、ｌｌｃ 。
１１ｃ −と１３ｃ 、 １３ｃ ”は一対の伝送線１
２ｃ。
２ｃ。
１２ｃ ″で接続される。
上記差動増幅器１７ａ〜１７ｃは、例えば第２図に示す
ような差動対トランジスタＱｌ、Ｑ２による回路あるい
は第３図に示すような差動対電界効果トランジスタＱ３
．Ｑ４による回路で応答性を良好にして構成する。
ような差動対トランジスタＱｌ、Ｑ２による回路あるい
は第３図に示すような差動対電界効果トランジスタＱ３
．Ｑ４による回路で応答性を良好にして構成する。
上記構成において、以下その動作について説明する。
まず、デジタル信号出力回路１１では、インバータ１４
ａ〜１４ｃによって被伝送デジタル信号であるデータＤ
ＡＴＡ、ワードクロックＷＣＫ、ビットクロックＢＣＫ
の反転信号ＤＡＴＡ、ＷＣＫ。
ａ〜１４ｃによって被伝送デジタル信号であるデータＤ
ＡＴＡ、ワードクロックＷＣＫ、ビットクロックＢＣＫ
の反転信号ＤＡＴＡ、ＷＣＫ。
ＢＣＫが生成され、それぞれフリップフロップ１５ａ
−１５ｃ 、 １６ａ ＝１６ｃにより基準りｏ ツク
ＣＫに基づいて、第４図に示すように同期化される。
−１５ｃ 、 １６ａ ＝１６ｃにより基準りｏ ツク
ＣＫに基づいて、第４図に示すように同期化される。
このように同期化されたＤＡＴＡ％ＤＡＴＡ。
の伝送線１２ａ 、 １２ａ ”、１２ｂ 、 １２ｂ
＋、１２ｃ 。
＋、１２ｃ 。
１２ｃ゛を通じてＤ／Ａ変換回路１３へ伝送されるが、
このとき第５図の等価回路に示すように、各一対の伝送
線１２．１２の持つ浮遊容量Ｃ及びＤ／Ａ変換回路１３
の人力インピーダンスＲによって互いに逆相の交番電流
Ｉ、Ｉが各伝送線１２．１２”に流れ、電磁波ＭＴＩ、
ＭＴＩが発生する。しかし、各−対の伝送線１２．１２
−に発生する電磁波は互いに逆相であるため、放射時に
打消し合って他の伝送信号や他の機器の信号に悪影響を
及ぼすようなことはない。
このとき第５図の等価回路に示すように、各一対の伝送
線１２．１２の持つ浮遊容量Ｃ及びＤ／Ａ変換回路１３
の人力インピーダンスＲによって互いに逆相の交番電流
Ｉ、Ｉが各伝送線１２．１２”に流れ、電磁波ＭＴＩ、
ＭＴＩが発生する。しかし、各−対の伝送線１２．１２
−に発生する電磁波は互いに逆相であるため、放射時に
打消し合って他の伝送信号や他の機器の信号に悪影響を
及ぼすようなことはない。
また、一対の伝送線１２．１２”の各伝送信号Ｘ （
−ＤＡＴＡ、 ＷＣＫ、 ＢＣＫ）。
−ＤＡＴＡ、 ＷＣＫ、 ＢＣＫ）。
Ｘ （−ＤＡＴＡ、ＷＣＫ、ＢＣＫ）に外来ノイズが混
入したとしても、第６図（ａ）に示すように同相で混入
される。このため、画伝送信号Ｘ、Ｘを差動増幅器１７
で減算すると、ノイズ成分は打消されてしまうことにな
る。これによって差動増幅器１７の出力は、同図（ｂ）
に示すように、被伝送デジタル信号の立上がりあるいは
立下がりのタイミングに一致するようになるので、これ
をＤ／Ａ変換してもジッタが発生するようなことはない
。
入したとしても、第６図（ａ）に示すように同相で混入
される。このため、画伝送信号Ｘ、Ｘを差動増幅器１７
で減算すると、ノイズ成分は打消されてしまうことにな
る。これによって差動増幅器１７の出力は、同図（ｂ）
に示すように、被伝送デジタル信号の立上がりあるいは
立下がりのタイミングに一致するようになるので、これ
をＤ／Ａ変換してもジッタが発生するようなことはない
。
したがって、上記構成によるデジタル信号伝送装置を用
いれば、デジタル信号の伝送中に発生する電磁波によっ
て他の伝送信号または他の機器に与える悪影響を防止す
ることができ、また被伝送デジタル信号に外来ノイズが
混合されてもこれをキャンセルすることができるので、
後段回路の動作に影響を及ぼすことはない。
いれば、デジタル信号の伝送中に発生する電磁波によっ
て他の伝送信号または他の機器に与える悪影響を防止す
ることができ、また被伝送デジタル信号に外来ノイズが
混合されてもこれをキャンセルすることができるので、
後段回路の動作に影響を及ぼすことはない。
［発明の効果］
以上のようにこの発明によれば、デジタル信号の伝送中
に発生する電磁波による他の伝送信号または他の機器の
信号への悪影響を防止すると共に、伝送中に外来ノイズ
が混入されても元の信号タイミングを再生し、正確なデ
ジタル信号を伝送することのできるデジタル信号伝送装
置を提供することができる。
に発生する電磁波による他の伝送信号または他の機器の
信号への悪影響を防止すると共に、伝送中に外来ノイズ
が混入されても元の信号タイミングを再生し、正確なデ
ジタル信号を伝送することのできるデジタル信号伝送装
置を提供することができる。
第１図はこの発明に係るデジタル信号伝送装置の一実施
例を示す回路構成図、第２図及び第３図はそれぞれ同実
施例に用いられる差動増幅器の具体的な構成を示す回路
図、第４図乃至第６図はそれぞれ同実施例の動作を説明
するための図、第７図は従来のデジタル信号伝送装置の
構成を示す回路図、第８図及び第９図はそれぞれ従来回
路の動作を説明するための図である。 １１・・・デジタル信号出力回路、１２ａ 、 １２ａ
” 。 １２ｂ 、 １２ｂ −、１２ｃ 、 １２ｃｍ・・・
伝送線、１３・・・Ｄ／Ａ変換回路、１４ａ 〜１４ｃ
ｍ・・インバータ、１５ａ〜１５ｃ 、 １ｅａ−１ｅ
ｅ・・・Ｄ型フリップフロップ、１７ａ−１７ｃ・・・
差動増幅器、ＤＡＴＡ・・・デジタル信号、ＷＣＫ−・
・ワードクロック、ＢＣＫ・・・ピットクロック、ＣＫ
・・・基準クロック。 州願人代理人 弁理士 鈴江武彦 第５図 ζ；６０ − 、Ｊ ■−−−− 第７図 第８図 １９図
例を示す回路構成図、第２図及び第３図はそれぞれ同実
施例に用いられる差動増幅器の具体的な構成を示す回路
図、第４図乃至第６図はそれぞれ同実施例の動作を説明
するための図、第７図は従来のデジタル信号伝送装置の
構成を示す回路図、第８図及び第９図はそれぞれ従来回
路の動作を説明するための図である。 １１・・・デジタル信号出力回路、１２ａ 、 １２ａ
” 。 １２ｂ 、 １２ｂ −、１２ｃ 、 １２ｃｍ・・・
伝送線、１３・・・Ｄ／Ａ変換回路、１４ａ 〜１４ｃ
ｍ・・インバータ、１５ａ〜１５ｃ 、 １ｅａ−１ｅ
ｅ・・・Ｄ型フリップフロップ、１７ａ−１７ｃ・・・
差動増幅器、ＤＡＴＡ・・・デジタル信号、ＷＣＫ−・
・ワードクロック、ＢＣＫ・・・ピットクロック、ＣＫ
・・・基準クロック。 州願人代理人 弁理士 鈴江武彦 第５図 ζ；６０ − 、Ｊ ■−−−− 第７図 第８図 １９図
Claims (1)
- 出力回路で生成されたデジタル信号を入力回路へ伝送す
るデジタル信号伝送装置において、前記出力回路に設け
られ被伝送デジタル信号の反転信号を生成し、この反転
信号と前記被伝送デジタル信号とを同期化する反転同期
化回路と、この反転同期化回路で同期化された被伝送デ
ジタル信号及び反転信号をそれぞれ独立して前記入力回
路へ伝送する一対の伝送線と、前記入力回路に設けられ
前記一対の伝送線によって伝送される被伝送デジタル信
号及び反転信号をそれぞれ被反転入力端及び反転入力端
に入力し両者の差信号を生成する差動回路とを具備した
ことを特徴とするデジタル信号伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61268258A JPS63121344A (ja) | 1986-11-11 | 1986-11-11 | デジタル信号伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61268258A JPS63121344A (ja) | 1986-11-11 | 1986-11-11 | デジタル信号伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63121344A true JPS63121344A (ja) | 1988-05-25 |
Family
ID=17456076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61268258A Pending JPS63121344A (ja) | 1986-11-11 | 1986-11-11 | デジタル信号伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63121344A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0612163A2 (en) * | 1993-02-17 | 1994-08-24 | AT&T Corp. | Electromagnetic emission reduction apparatus and method for clock pulse distribution system |
| JP2005295127A (ja) * | 2004-03-31 | 2005-10-20 | Sanyo Denki Co Ltd | 差動伝送回路を用いた異常伝送方法 |
| US7227918B2 (en) | 2000-03-14 | 2007-06-05 | Altera Corporation | Clock data recovery circuitry associated with programmable logic device circuitry |
| US7333570B2 (en) | 2000-03-14 | 2008-02-19 | Altera Corporation | Clock data recovery circuitry associated with programmable logic device circuitry |
| JP2009065508A (ja) * | 2007-09-07 | 2009-03-26 | Seiko Epson Corp | 高速シリアルインターフェース回路及び電子機器 |
-
1986
- 1986-11-11 JP JP61268258A patent/JPS63121344A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0612163A2 (en) * | 1993-02-17 | 1994-08-24 | AT&T Corp. | Electromagnetic emission reduction apparatus and method for clock pulse distribution system |
| EP0612163A3 (en) * | 1993-02-17 | 1995-03-22 | At & T Corp | Device for reducing electromagnetic radiation and method for a clock distribution system. |
| US7227918B2 (en) | 2000-03-14 | 2007-06-05 | Altera Corporation | Clock data recovery circuitry associated with programmable logic device circuitry |
| JP2007195254A (ja) * | 2000-03-14 | 2007-08-02 | Altera Corp | プログラマブルロジックデバイス回路に結合されるクロックデータリカバリ回路 |
| US7333570B2 (en) | 2000-03-14 | 2008-02-19 | Altera Corporation | Clock data recovery circuitry associated with programmable logic device circuitry |
| US7684532B2 (en) | 2000-03-14 | 2010-03-23 | Altera Corporation | Clock data recovery circuitry associated with programmable logic device circuitry |
| JP2010172014A (ja) * | 2000-03-14 | 2010-08-05 | Altera Corp | プログラマブルロジックデバイス回路に結合されるクロックデータリカバリ回路 |
| JP2011142631A (ja) * | 2000-03-14 | 2011-07-21 | Altera Corp | プログラマブルロジックデバイス回路に結合されるクロックデータリカバリ回路 |
| JP2015073313A (ja) * | 2000-03-14 | 2015-04-16 | アルテラ コーポレイションＡｌｔｅｒａ Ｃｏｒｐｏｒａｔｉｏｎ | プログラマブルロジックデバイス回路に結合されるクロックデータリカバリ回路 |
| JP2005295127A (ja) * | 2004-03-31 | 2005-10-20 | Sanyo Denki Co Ltd | 差動伝送回路を用いた異常伝送方法 |
| JP2009065508A (ja) * | 2007-09-07 | 2009-03-26 | Seiko Epson Corp | 高速シリアルインターフェース回路及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0129469B2 (ja) | ||
| JPS63121344A (ja) | デジタル信号伝送装置 | |
| US20060133558A1 (en) | Mechanism to aid a phase interpolator in recovering a clock signal | |
| JPH04239816A (ja) | 双方向入出力信号分離回路 | |
| US10079701B1 (en) | Three-valued signal generation device and three-valued signal generation method | |
| KR100667180B1 (ko) | 전달 신호의 잡음 제거가 용이한 신호 전달 장치 | |
| JPH01220555A (ja) | 半導体集積回路 | |
| JPS59189756A (ja) | デイジタルａｍ変調回路 | |
| JPS6320919A (ja) | スプリツトフエ−ズ符号化回路 | |
| JPS6024667A (ja) | バス転送回路 | |
| JPH01135116A (ja) | 入力断検出回路 | |
| JP4607496B2 (ja) | 信号波形モニタ回路 | |
| JPH0129341B2 (ja) | ||
| JPH0323708Y2 (ja) | ||
| CN114928805A (zh) | 一种数字音频信号的检测设备及检测方法 | |
| JPH01109815A (ja) | タイミング調整回路 | |
| JPH05327511A (ja) | デジタル／アナログ変換器 | |
| JPS5810017B2 (ja) | デイジタルミキサ | |
| JP2939228B1 (ja) | 入力インタフェース回路 | |
| JPH0470037A (ja) | パルス伝送方式 | |
| JPH04172823A (ja) | Ｄ／ａ変換器 | |
| JPS6046157A (ja) | 準同期検波回路 | |
| GB1345779A (en) | Coded-signal regenerators | |
| JPS62149232A (ja) | ジツタ抑圧回路 | |
| JPH01154618A (ja) | パルス伝搬装置 |