CN114928805A - 一种数字音频信号的检测设备及检测方法 - Google Patents

一种数字音频信号的检测设备及检测方法 Download PDF

Info

Publication number
CN114928805A
CN114928805A CN202210429100.0A CN202210429100A CN114928805A CN 114928805 A CN114928805 A CN 114928805A CN 202210429100 A CN202210429100 A CN 202210429100A CN 114928805 A CN114928805 A CN 114928805A
Authority
CN
China
Prior art keywords
resistor
circuit
latch
clock signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210429100.0A
Other languages
English (en)
Inventor
王朋
王双双
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anhui Lingsi Intelligent Technology Co ltd
Original Assignee
Anhui Lingsi Intelligent Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anhui Lingsi Intelligent Technology Co ltd filed Critical Anhui Lingsi Intelligent Technology Co ltd
Priority to CN202210429100.0A priority Critical patent/CN114928805A/zh
Publication of CN114928805A publication Critical patent/CN114928805A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R29/00—Monitoring arrangements; Testing arrangements
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L25/00—Speech or voice analysis techniques not restricted to a single one of groups G10L15/00 - G10L21/00
    • G10L25/48—Speech or voice analysis techniques not restricted to a single one of groups G10L15/00 - G10L21/00 specially adapted for particular use
    • G10L25/51—Speech or voice analysis techniques not restricted to a single one of groups G10L15/00 - G10L21/00 specially adapted for particular use for comparison or discrimination
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • General Health & Medical Sciences (AREA)
  • Otolaryngology (AREA)
  • Computational Linguistics (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Amplifiers (AREA)

Abstract

一种数字音频信号的检测设备及检测方法，涉及音频处理技术领域。检测设备的前端电路的第一输入端连接数字音频信号的时钟信号，第二输入端连接数字音频信号的数据信号。前端电路的第一数据信号输出端连接第一锁存器的数据信号输入端，第二数据信号输出端连接第二锁存器的数据信号输入端，第一时钟信号输出端连接第一锁存器的时钟信号输入端，第二时钟信号输出端连接第二锁存器的时钟信号输入端；第一时钟信号输出端输出的时钟信号和第二时钟信号输出端输出的时钟信号反相；第一锁存器输出数字音频信号对应的第一声道的信号；第二锁存器输出数字音频信号对应的第二声道的信号。该方案能够较为便捷地实现对左右声道的数字音频信号的分离。

Description

一种数字音频信号的检测设备及检测方法
技术领域
本申请涉及音频处理技术领域，尤其涉及一种数字音频信号的检测设备及检测方法。
背景技术
对于目前的手机或者语音交互类电子设备，麦克风已经称为不可缺少的重要器件。其中，数字麦克风以自身特有的体积小、连接方便和功耗低等优势，应用日益广泛。数字麦克风中大多采用脉冲密度调制(Pulse Density Modulation，PDM)编码的方式，以使左、右两个声道的麦克风共用数据(Data)线，仅仅占用时钟(clock，Clk)和Data两个输入输出(input output，IO)资源，应用十分方便。因此许多音频编解码器(Audio Codec)都支持PDM麦克风接口。
但是，在此类产品的研发过程中，无论是电路调试还是软件开发，经常需要获取两个麦克风分别输出的左、右声道信号。目前的方案，一般需要单独开发一套软件，并通过通用串行总线(Universal Serial Bus，USB)、串口、网络等接口，发送给另一套设备进行录音。
但是以上的实现方式需要定制开发软件，并且定制开发的软件一般仅能应用于当前型号的产品，对于不同型号的产品，需要再次进行定制开发，也即以上方案需要的时间开销大，且实用性较差。
发明内容
为了解决上述技术问题，本申请提供了一种数字音频信号的检测设备及检测方法，能够较为便捷地获取对数字音频信号的检测结果，避免进行重复的软件开发，降低时间开销，并且实用性强。
第一方面，本申请提供了一种数字音频信号的检测设备，用于连接采用PDM编码产生数字音频信号的电子设备，所述检测设备包括：前端电路、第一锁存器、第二锁存器、第一滤波电路和第二滤波电路。所述前端电路的第一输入端连接所述数字音频信号的时钟信号，所述前端电路的第二输入端连接所述数字音频信号的数据信号；所述前端电路的第一数据信号输出端连接所述第一锁存器的数据信号输入端，所述前端电路的第二数据信号输出端连接所述第二锁存器的数据信号输入端，所述前端电路的第一时钟信号输出端连接所述第一锁存器的时钟信号输入端，所述前端电路的第二时钟信号输出端连接所述第二锁存器的时钟信号输入端；所述第一时钟信号输出端输出的时钟信号和所述第二时钟信号输出端输出的时钟信号反相；所述第一锁存器的输出端通过所述第一滤波电路连接所述检测设备的第一输出端；所述第二锁存器的输出端通过所述第二滤波电路连接所述检测设备的第二输出端；所述第一锁存器，用于获取所述数字音频信号对应的第一声道的信号；所述第二锁存器，用于获取所述数字音频信号对应的第二声道的信号。
利用该方案，将相互反相的两路时钟信号分别输入到两路锁存器的时钟信号输入端，两个锁存器虽然都是输入同一数据信号，但两个锁存器时钟信号输入的上升沿分别对应原先时钟的上升沿和下降沿，于是两个锁存器在各自时钟的上升沿的时刻，分别锁存了左、右两个声道的PDM编码信号，也即采用两个锁存器实现了对采用PDM数据的分离。该方案能够较为便捷地获取对数字音频信号的检测结果，避免进行重复的软件开发，降低时间开销，并且实用性强。
在一种可能的实现方式中，所述前端电路具体包括第一非门器件；所述第一非门器件的输入端连接所述前端电路的第一输入端，以及连接所述前端电路的第二时钟信号输出端，所述第一非门器件的输出端连接所述前端电路的第一时钟信号输出端；所述前端电路的第二输入端连接所述前端电路的第一数据信号输出端和所述第二数据信号输出端；所述第一非门器件，用于使所述第一时钟信号输出端输出的时钟信号和所述第二时钟信号输出端输出的时钟信号反相。
在一种可能的实现方式中，所述第一滤波电路包括：第一低通滤波电路和第一音频变压器；所述第二滤波电路均包括：第二低通滤波电路和第二音频变压器；所述第一低通滤波电路的第一端连接所述第一锁存器的输出端，所述第一低通滤波电路的第二端连接所述第一音频变压器的原边绕组，所述第一音频变压器的副边绕组连接所述检测设备的第一输出端；所述第二低通滤波电路的第一端连接所述第二锁存器的输出端，所述第二低通滤波电路的第二端连接所述第二音频变压器的原边绕组，所述第二音频变压器的副边绕组连接所述检测设备的第二输出端。
在一种可能的实现方式中，所述第一低通滤波电路具体包括：第一电阻、第二电阻和第一电容；所述第二低通滤波电路具体包括：第三电阻、第四电阻和第二电容；所述第一电阻的第一端连接所述第一锁存器的同相输出端，所述第一电阻的第二端通过所述第一电容连接所述第二电阻的第二端，所述第二电阻的第一端连接所述第一锁存器的反相输出端，所述第一电阻的第二端连接所述第一音频变压器的原边绕组的第一端，所述第二电阻的第二端连接所述第一音频变压器的原边绕组的第二端；所述第三电阻的第一端连接所述第二锁存器的同相输出端，所述第三电阻的第二端通过所述第二电容连接所述第四电阻的第二端，所述第四电阻的第一端连接所述第二锁存器的反相输出端，所述第三电阻的第二端连接所述第二音频变压器的原边绕组的第一端，所述第四电阻的第二端连接所述第二音频变压器的原边绕组的第二端。
在一种可能的实现方式中，所述第一滤波电路还包括：第五电阻和第三电容；所述第一滤波电路还包括：第六电阻和第四电容；所述第五电阻的第一端连接所述第一音频变压器的副边绕组的第一端和所述第三电容的第一端，所述第五电阻的第一端还连接所述检测设备的第一输出端的第一端口；所述第五电阻的第二端连接所述第一音频变压器的副边绕组的第二端和所述第三电容的第二端，所述第五电阻的第二端还连接所述检测设备的第一输出端的第二端口；所述第六电阻的第一端连接所述第二音频变压器的副边绕组的第一端和所述第四电容的第一端，所述第六电阻的第一端还连接所述检测设备的第二输出端的第一端口；所述第六电阻的第二端连接所述第二音频变压器的副边绕组的第二端和所述第四电容的第二端，所述第六电阻的第二端还连接所述检测设备的第二输出端的第二端口。
在一种可能的实现方式中，所述前端电路还包括第二非门器件和第三非门器件；所述第二非门器件的输入端连接所述前端电路的第一输入端，所述第二非门器件的输出端连接所述第一非门器件的输入端；所述第三非门器件的输入端连接所述前端电路的第二输入端，所述第三非门器件的输出端连接所述前端电路的第一数据信号输出端和所述第二数据信号输出端。
在一种可能的实现方式中，所述前端电路还包括可控开关和多谐振荡器；所述可控开关的第一端连接所述多谐振荡器；所述可控开关的第二端连接所述前端电路的第一输入端；所述可控开关，用于当所述电子设备不输出所述时钟信号时闭合，以使所述多谐振荡器向所述前端电路的第一输入端输出所述时钟信号。
在一种可能的实现方式中，所述多谐振荡器具体包括：第三非门器件、第四非门器件、第五非门器件、第七电阻和第五电容。所述第三非门器件的输入端，通过所述第七电阻连接所述第四非门器件的输入端和所述第三非门器件的输出端；所述第三非门器件的输入端，还通过所述第五电容连接所述第四非门器件的输出端和所述第五非门器件的输入端；所述第五非门器件的输出端连接所述可控开关的第一端。
第二方面，本申请还提供了一种数字音频信号的检测方法，应用于以上实现方式提供的数字音频信号的检测设备，该方法包括
将相互反向的时钟信号分别输入所述第一锁存器的时钟信号输入端和所述第二锁存器的时钟信号输入端，并将同相的数据信号分别输入所述第一锁存器的数据信号输入端和所述第二锁存器的数据信号输入端，以使所述第一锁存器输出所述数字音频信号对应的第一声道的信号，且所述第二锁存器输出所述数字音频信号对应的第二声道的信号。
在一种可能的实现方式中，所述检测设备的前端电路包括可控开关和多谐振荡器，，可控开关的第一端连接多谐振荡器，可控开关的第二端连接前端电路的第一输入端，当所述电子设备不输出所述时钟信号时，方法还包括：
控制所述可控开关闭合，以使所述多谐振荡器向所述前端电路的第一输入端输出所述时钟信号。
附图说明
图1为一种PDM麦克风的应用场景示意图；
图2为PDM编码的时序图；
图3为本申请实施例提供的一种数字音频信号的检测设备的示意图；
图4为本申请实施例提供的另一种数字音频信号的检测设备的示意图；
图5为本申请实施例提供的一种数字音频信号的检测设备的电路图；
图6为本申请实施例提供的PDM编码的波形示意图；
图7为本申请实施例提供的另一种数字音频信号的检测设备的电路图；
图8为本申请实施例提供的又一种数字音频信号的检测设备的电路图；
图9为本申请实施例提供的一种数字音频信号的检测方法的流程图。
具体实施方式
为了使本技术领域的人员更清楚地理解本申请方案，下面首先说明本申请技术方案的应用场景。
参见图1，该图为一种PDM麦克风的应用场景示意图。
图示麦克风11应用于电子设备10，麦克风11也称“话筒”或“传声器”，用于将声音信号转换为电信号。
电子设备10可以为手机、笔记本电脑、可穿戴电子设备(例如智能手表)、平板电脑、增强现实(augmented reality，AR)设备、虚拟现实(virtual reality，VR)设备以及车载设备等，本申请实施例对此不作具体限定。
在一些实施例中，电子设备10上一般包括至少两个麦克风11，实际应用中也称左麦克风(对应左声道)和右麦克风(对应于右声道)，除了采集声音信号，还可以实现降噪功能。当麦克风10采用脉冲密度调制(Pulse Density Modulation，PDM)编码的方式时，两个麦克风共用数据(Data)线，仅仅占用时钟(clock，Clk)和Data两个输入输出(inputoutput，IO)资源，应用十分方便。
麦克风11与电子设备10的芯片级系统(System on Chip，SoC)12的音频编解码器(Audio Codec)121连接，音频编解码器支持PDM麦克风接口。
下面具体说明PDM编码的实现原理。
PDM是一种用数字信号表示模拟信号的调制方法，PDM使用远高于脉冲编码调制(Pulse Code Modulation，PCM)采样率的时钟采样调制模拟分量，只有1位输出，要么为0，要么为1。因此通过PDM方式表示的数字音频也被称为Oversampled 1-bit Audio。
采用PDM方式时，需要两根线，也即数据线和时钟线。接收设备为两个数据的发送设备提供时钟，也即SoC为两个麦克风11提供时钟信号，在时钟的上升沿触发一个麦克风11作为数据输入，在时钟的下降沿触发另一个麦克风11作为数据的输入。
参见图2，该图为PDM编码的时序图。
其中，PDM_CLK为PDM编码对应的时钟信号，PDM_DATA为PDM编码对应的数据信号。
当两个耳机采用PDM编码时，PDM_CLK的上升沿采样左声道数据，在PDM_CLK下降沿采样右声道数据。
目前的方案为了获取两个麦克风分别输出的左、右声道信号，一般需要单独开发一套软件，并通过通用串行总线、串口、网络等接口，发送给另一套设备进行录音。
但是，以上方案需要的时间开销大、硬件成本高，且实用性较差；定制录音功能显然需要占用外部的接口和内存等资源，在资源成本敏感的嵌入式系统，实现有困难；并且大部分软件因资源所限，不能和应用软件共存，软件工程师需要维护调试版本(Debug)和发布版本(Release)两个版本，由于应用软件的复杂性，以及系统的资源受限，经常会出现两个版本测试不能对齐的问题，大大困扰项目正常开展。
为了解决以上问题，本申请实施例提供了一种数字音频信号的检测设备及检测方法，能够较为便捷地获取对数字音频信号的检测结果，避免进行重复的软件开发，降低时间开销，并且实用性强。
为了使本技术领域的人员更清楚地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。
本申请说明中的“第一”、“第二”等用词仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量
在本申请中，除非另有明确的规定和限定，术语“连接”应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或成一体；可以是直接连接，也可以通过中间媒介间接连接。
本申请实施例提供了一种数字音频信号的检测设备，用于实现对采用PDM编码的数字麦克风的音频检测，下面结合附图具体说明。
参见图3，该图为本申请实施例提供的一种数字音频信号的检测设备的示意图。
该检测设备连接采用脉冲密度调制PDM编码产生数字音频信号的电子设备，也即PDM_Cin接口用于连接电子设备输出的时钟信号，PDM_D用于连接电子设备输出的数据信号。
该检测设备包括：前端电路31、第一锁存器U2A和第二锁存器U2B。
前端电路31的第一输入端连接数字音频信号的时钟信号，前端电路31的第二输入端连接数字音频信号的数据信号。
前端电路31的第一数据信号输出端连接第一锁存器U2A的数据信号输入端D，前端电路31的第二数据信号输出端连接第二锁存器U2B的数据信号输入端D，前端电路31的第一时钟信号输出端连接第一锁存器U2A的时钟信号输入端CLK，前端电路31的第二时钟信号输出端连接第二锁存器U2B的时钟信号输入端CLK。
其中，第一时钟信号输出端输出的时钟信号和第二时钟信号输出端输出的时钟信号反相，也即U2A的CLK与U2B的CLK连接的时钟信号反相。
第一锁存器U2A输出数字音频信号对应的第一声道的信号。
第二锁存器U2B输出数字音频信号对应的第二声道的信号。
图示两个锁存器为D锁存器，这两个D锁存器的输出有互补的反相输出Q和
Figure BDA0003611055370000051
；把锁存器的PR和CLR连接到电源，禁止了异步的状态输入。在CLK引脚的上升沿，锁存器锁存D输出的数字电平信号。
由于U2A的时钟和U2B的时钟反相，即可以实现了在时钟的两个沿的状态下，实现了数据分离。
综上所述，利用本申请实施例提供的方案，将相互反相的两路时钟信号分别输入到两路锁存器的时钟信号输入端，两个锁存器虽然都是输入同一数据信号，但两个锁存器时钟信号输入的上升沿分别对应原先时钟的上升沿和下降沿，于是两个锁存器在各自时钟的上升沿的时刻，分别锁存了左、右两个声道的PDM编码信号，也即采用两个锁存器实现了对采用PDM数据的分离。该方案能够较为便捷地获取对数字音频信号的检测结果，避免进行重复的软件开发，降低时间开销，并且实用性强。
该方案两个锁存器输出的PDM信号，可以通过数字滤波器可以得到对应的PCM编码，也可以采用图4所示的实现方式，将第一锁存器U2A的输出端通过第一滤波电路32连接检测设备的第一输出端；将第二锁存器U2B的输出端通过第二滤波电路33连接检测设备的第二输出端，进而通过滤波器将两路PDM信号转换为模拟音频信号。
其中，第一输出端包括了第一端口Lout_P和第二端口Lout_N，也即第一输出端用于输出左声道对应的音频信号，第二输出端包括了第一端口Rout_P和第二端口Rout_N，也即第二输出端用于输出右声道对应的音频信号。
下面结合具体的实现方式进行说明。
参见图5，该图为本申请实施例提供的一种数字音频信号的检测设备的电路图。
其中，前端电路31具体包括第一非门器件U1A。
第一非门器件U1A的输入端连接前端电路的第一输入端，也即连接PDM_Cin。第一非门器件U1A的输入端还连接前端电路31的第二时钟信号输出端，也即连接U2B的CLK。第一非门器件U1A的输出端连接前端电路31的第一时钟信号输出端；
前端电路31的第二输入端连接前端电路31的第一数据信号输出端和第二数据信号输出端，也即前端电路31的第二输入端连接U1B的D接口和U2B的D接口。
第一非门器件U1A，用于使第一时钟信号输出端输出的时钟信号和第二时钟信号输出端输出的时钟信号反相。
在CLK引脚的上升沿该锁存器锁存D输入的数字电平信号，由于U2A的时钟和U2B的时钟反相，即可以实现了在时钟的两个沿的状态下，实现了数据分离，下面结合附图具体说明。
图示两个锁存器为D锁存器，这两个D锁存器的输出有互补的反相输出Q和
Figure BDA0003611055370000061
；把两个锁存器的PR和CLR连接到电源，禁止了异步的状态输入。
参见图6，该图为本申请实施例提供的PDM编码的波形示意图。
如图6所示，CLK信号经过反相后，反相后的CLK信号的下降沿变成了原始CLK信号的上升沿，将这两路的时钟分别输入到两路D锁存器的时钟端后，两个锁存器虽然都是输入同一Data信号，但它们的时钟输入的上升沿分别对应原先的上升沿和下降沿，于是在各自时钟的上升沿的时刻，分别所存了左右两个声道的PDM编码信号，实现了PDM数据分离。
该检测设备的第一滤波电路32具体包括第一低通滤波电路、第一音频变压器T1、第五电阻R5和第三电容C3。第二滤波电路33具体包括第二低通滤波电路、第二音频变压器T2、第六电阻R6和第四电容C4。
其中，第一低通滤波电路的第一端连接第一锁存器U2A的输出端，第一低通滤波电路的第二端连接第一音频变压器T1的原边绕组，第一音频变压器T2的副边绕组连接检测设备的第一输出端，第一输出端包括Lout_P和Lout_N两个输出端口。
第二低通滤波电路的第一端连接第二锁存器U2B的输出端，第二低通滤波电路的第二端连接第二音频变压器T2的原边绕组，第二音频变压器T2的副边绕组连接检测设备的第二输出端，第二输出端包括Rout_P和Rout_N两个输出端口。
音频变压器是工作在音频范围的变压器，又称低频变压器。典型工作频率范围一般从10～20000Hz。常用于变换电压或变换负载的阻抗。
本申请实施例对两个低通滤波器采用的具体电路不做限定，下面说明两个低通滤波电路的一种可能的实现方式。
第一低通滤波电路具体包括：第一电阻R1、第二电阻R2和第一电容C1；第二低通滤波电路具体包括：第三电阻R3、第四电阻R4和第二电容C2。
其中，第一电阻R1的第一端连接第一锁存器U2A的同相输出端Q，第一电阻R1的第二端通过第一电容C1连接第二电阻R2的第二端，第二电阻R2的第一端连接第一锁存器U2A的反相输出端
Figure BDA0003611055370000071
，第一电阻R1的第二端连接第一音频变压器T1的原边绕组的第一端，第二电阻R2的第二端连接第一音频变压器T1的原边绕组的第二端。
第三电阻R3的第一端连接第二锁存器U2B的同相输出端Q，第三电阻R3的第二端通过第二电容C2连接第四电阻R4的第二端，第四电阻R4的第一端连接第二锁存器U2B的反相输出端
Figure BDA0003611055370000072
，第三电阻R3的第二端连接第二音频变压器T2的原边绕组的第一端，第四电阻R4的第二端连接第二音频变压器T2的原边绕组的第二端。
其中，两路低通滤波电路，对锁存器的Q和
Figure BDA0003611055370000073
端口输出的差分信号进行滤波，以滤除高频噪音，具体的，能够降低驻波以及过冲信号的影响。
进一步的，第一滤波电路32还包括第五电阻R5和第三电容C3；第二滤波电路33还包括第六电阻R6和第四电容C4。
其中，第五电阻R5的第一端连接第一音频变压器T1的副边绕组的第一端和第三电容C3的第一端，第五电阻R5的第一端还连接检测设备的第一输出端的第一端口Lout_P。第五电阻R5的第二端连接第一音频变压器T1的副边绕组的第二端和第三电容C3的第二端，第五电阻R5的第二端还连接检测设备的第一输出端的第二端口Lout_N。
第五电阻R5是为实现第一音频变压器T1的阻抗匹配，C3则是进一步降低高频的干扰。
第六电阻R6的第一端连接第二音频变压器T2的副边绕组的第一端和第四电容C4的第一端，第六电阻R6的第一端还连接检测设备的第二输出端的第一端口Rout_P；第六电阻R6的第二端连接第二音频变压器T2的副边绕组的第二端和第四电容C4的第二端，第六电阻R6的第二端还连接检测设备的第二输出端的第二端口Rout_N。
第六电阻R6是为实现第二音频变压器T2的阻抗匹配，C4则是进一步降低高频的干扰。
第一音频变压器T1和第二音频变压器T2，在本申请中能够起到滤波的作用，PDM信号经过音频变压器的电感作用，得到低频的音频信号，并在副边输出，而音频变压器的主、副边是隔离的，因此还避免引入接地干扰的问题。这是因为在测试现场，如果引入接地问题，可能会把问题扩散，因为外部的录音设备的接地会影响SoC原有的接地情况，导致底线噪音变大，甚至不能正常工作。
本申请实施例中没有提示出具体的电源部分设计，主要是该部分可以依据实际情况，具体设计，如采用USB供电、SoC系统电源、电池供电等。
此外，本申请没有限定两个音频变压器输出后的后级电路，也即Lout_N、Lout_P、Rout_N和Rout_P连接的电路，实际应用中，后级可以连接各种声卡、功率放大器等以进行后续的信号处理，主要是该部分可以依据实际情况，具体设计，或者还可以直接USB声卡录音、耳机监听等。
下面说明检测设备的另一种实现方式。
参见图7，该图为本申请实施例提供的另一种数字音频信号的检测设备的电路图。
图7所示检测设备与图6的区别在于：前端电路31还包括第二非门器件U1B和第三非门器件U1C。
其中，第二非门器件U1B的输入端连接前端电路31的第一输入端PDM_Cin，第二非门器件U1B的输出端连接第一非门器件U1A的输入端。
第三非门器件U1C的输入端连接前端电路的第二输入端PDM_D，第三非门器件U1C的输出端连接前端电路31的第一数据信号输出端和第二数据信号输出端。
第二非门器件U1B和第三非门器件U1C的作用是利用非门器件的高阻输入特性，隔离待测设备，避免本申请的检测设备干扰影响待测设备的SoC正常工作。
综上所述，利用本申请实施例提供的方案，采用两个锁存器实现了对采用PDM数据的分离。该方案能够较为便捷地获取对数字音频信号的检测结果，避免进行重复的软件开发，降低时间开销，并且实用性强。
以上说明中，数字音频信号的检测设备检测数字麦克风输出的音频时，由电子设备的SoC提供时钟信号为例，下面说明由数字音频信号的检测设备提供时钟信号时的实现方式。
参见图8，该图为本申请实施例提供的又一种数字音频信号的检测设备的示意图。
图示检测设备与图7的区别在于，前端电路31还包括可控开关S1和多谐振荡器311。
其中，可控开关S1的第一端连接多谐振荡器311。可控开关S2的第二端连接前端电路31的第一输入端，也即连接PDM_Cin。
可控开关S1用于当电子设备不输出时钟信号时闭合，以使多谐振荡器311向前端电路31的第一输入端输出时钟信号。
可控开关S1的类型可以为以下任意一种：继电器、绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)或金属氧化物半导体场效应晶体管(MetalOxide Semiconductor Filed Effect Transistor，MOSFET，以下简称MOS管)、碳化硅场效应管(Silicon Carbide Metal Oxide Semiconductor，SiC MOSFET)等，本申请实施例不作具体限定。
多谐振荡器311是一种能产生矩形波的自激振荡器，也称矩形波发生器。本申请实施例对多谐振荡器311的具体实现不作限定，为了使本领域技术人员更清楚地理解本申请的技术方案，下面说明多谐振荡器311的一种实现方式。
继续参见图8，多谐振荡器311具体包括：第三非门器件U1D、第四非门器件U1E、第五非门器件U1F、第七电阻R7和第五电容C5。
其中，第三非门器件U1D的输入端，通过第七电阻R7连接第四非门器件U1E的输入端和第三非门器件U1D的输出端；第三非门器件U1D的输入端，还通过第五电容C5连接第四非门器件U1E的输出端和第五非门器件U1F的输入端。第五非门器件U1F的输出端连接可控开关S1的第一端。
多谐振荡器311可以输出一定频率范围的时钟信号，结合本申请的应用场景，可以通过设置电路元器件参数，使得多谐振荡器311输出的时钟信号频率覆盖音频检测场景所需的频率。
当电子设备的SoC能够主动发出PDM的时钟信号时，断开可控开关S1，在不改变原先的系统的条件下，此时检测设备对麦克风进行同步录音。
但是对于另一些应用场景，当电子设备结构简单，并不具备SoC或者SoC不能产生时钟信号时，也即此时PDM_Cin无输入，需要本申请的检测设备产生时钟信号，此时可控开关S1闭合，多谐振荡器311接入电路，由多谐振荡器311主动提供时钟信号，以使检测设备对麦克风进行同步录音。
基于以上实施例提供的数字音频信号的检测装置，本申请实施例还提供了一种数字音频信号的检测方法，下面结合附图具体说明。
参见图9，该图为本申请实施例提供的一种数字音频信号的检测方法的流程图。
该方法应用于数字音频信号的检测装置，关于该检测装置的具体实现方式可以参见以上实施例中的相关说明，本申请实施例在此不再赘述。
该方法包括以下步骤：
S901：将相互反向的时钟信号分别输入第一锁存器的时钟信号输入端和第二锁存器的时钟信号输入端。
S902：将同相的数据信号分别输入第一锁存器的数据信号输入端和第二锁存器的数据信号输入端。
CLK信号经过反相后，反相后的CLK信号的下降沿变成了原始CLK信号的上升沿，将这两路的时钟分别输入到两路D锁存器的时钟端后，两个锁存器虽然都是输入同一Data信号，但它们的时钟输入的上升沿分别对应原先的上升沿和下降沿，于是在各自时钟的上升沿的时刻，分别所存了左右两个声道的PDM编码信号，实现了PDM数据分离。
在一些实施例中，如图8所示，检测设备的前端电路包括可控开关和多谐振荡器，可控开关的第一端连接多谐振荡器，可控开关的第二端连接前端电路的第一输入端。
当电子设备不输出时钟信号时，所述还包括：
控制可控开关闭合，以使多谐振荡器向前端电路的第一输入端输出时钟信号。
利用本申请实施例提供的方法，将相互反相的两路时钟信号分别输入到两路锁存器的时钟信号输入端，两个锁存器虽然都是输入同一数据信号，但两个锁存器时钟信号输入的上升沿分别对应原先时钟的上升沿和下降沿，于是两个锁存器在各自时钟的上升沿的时刻，分别锁存了左、右两个声道的PDM编码信号，也即利用两个锁存器实现了对采用PDM数据的分离。该方法能够较为便捷地获取对数字音频信号的检测结果，避免进行重复的软件开发，降低时间开销，并且实用性强。
应当理解，在本申请中，“至少一个(项)”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，用于描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：只存在A，只存在B以及同时存在A和B三种情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，“a和b”，“a和c”，“b和c”，或“a和b和c”，其中a，b，c可以是单个，也可以是多个。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元及模块可以是或者也可以不是物理上分开的。另外，还可以根据实际的需要选择其中的部分或者全部单元和模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
以上所述仅是本申请的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (11)

1.一种数字音频信号的检测设备，其特征在于，用于连接采用脉冲密度调制PDM编码产生数字音频信号的电子设备，所述检测设备包括：前端电路、第一锁存器和第二锁存器；
所述前端电路的第一输入端连接所述数字音频信号的时钟信号，所述前端电路的第二输入端连接所述数字音频信号的数据信号；
所述前端电路的第一数据信号输出端连接所述第一锁存器的数据信号输入端，所述前端电路的第二数据信号输出端连接所述第二锁存器的数据信号输入端，所述前端电路的第一时钟信号输出端连接所述第一锁存器的时钟信号输入端，所述前端电路的第二时钟信号输出端连接所述第二锁存器的时钟信号输入端；所述第一时钟信号输出端输出的时钟信号和所述第二时钟信号输出端输出的时钟信号反相；
所述第一锁存器，用于输出所述数字音频信号对应的第一声道的信号；
所述第二锁存器，用于输出所述数字音频信号对应的第二声道的信号。
2.根据权利要求1所述的数字音频信号的检测设备，其特征在于，所述检测设备还包括：第一滤波电路和第二滤波电路；
所述第一锁存器的输出端通过所述第一滤波电路连接所述检测设备的第一输出端；
所述第二锁存器的输出端通过所述第二滤波电路连接所述检测设备的第二输出端。
3.根据权利要求2所述的数字音频信号的检测设备，其特征在于，所述前端电路具体包括第一非门器件；
所述第一非门器件的输入端连接所述前端电路的第一输入端，以及连接所述前端电路的第二时钟信号输出端，所述第一非门器件的输出端连接所述前端电路的第一时钟信号输出端；
所述前端电路的第二输入端连接所述前端电路的第一数据信号输出端和所述第二数据信号输出端；
所述第一非门器件，用于使所述第一时钟信号输出端输出的时钟信号和所述第二时钟信号输出端输出的时钟信号反相。
4.根据权利要求3所述的数字音频信号的检测设备，其特征在于，所述第一滤波电路包括：第一低通滤波电路和第一音频变压器；所述第二滤波电路均包括：第二低通滤波电路和第二音频变压器；
所述第一低通滤波电路的第一端连接所述第一锁存器的输出端，所述第一低通滤波电路的第二端连接所述第一音频变压器的原边绕组，所述第一音频变压器的副边绕组连接所述检测设备的第一输出端；
所述第二低通滤波电路的第一端连接所述第二锁存器的输出端，所述第二低通滤波电路的第二端连接所述第二音频变压器的原边绕组，所述第二音频变压器的副边绕组连接所述检测设备的第二输出端。
5.根据权利要求4所述的数字音频信号的检测设备，其特征在于，所述第一低通滤波电路具体包括：第一电阻、第二电阻和第一电容；所述第二低通滤波电路具体包括：第三电阻、第四电阻和第二电容；
所述第一电阻的第一端连接所述第一锁存器的同相输出端，所述第一电阻的第二端通过所述第一电容连接所述第二电阻的第二端，所述第二电阻的第一端连接所述第一锁存器的反相输出端，所述第一电阻的第二端连接所述第一音频变压器的原边绕组的第一端，所述第二电阻的第二端连接所述第一音频变压器的原边绕组的第二端；
所述第三电阻的第一端连接所述第二锁存器的同相输出端，所述第三电阻的第二端通过所述第二电容连接所述第四电阻的第二端，所述第四电阻的第一端连接所述第二锁存器的反相输出端，所述第三电阻的第二端连接所述第二音频变压器的原边绕组的第一端，所述第四电阻的第二端连接所述第二音频变压器的原边绕组的第二端。
6.根据权利要求5所述的数字音频信号的检测设备，其特征在于，所述第一滤波电路还包括：第五电阻和第三电容；所述第一滤波电路还包括：第六电阻和第四电容；
所述第五电阻的第一端连接所述第一音频变压器的副边绕组的第一端和所述第三电容的第一端，所述第五电阻的第一端还连接所述检测设备的第一输出端的第一端口；所述第五电阻的第二端连接所述第一音频变压器的副边绕组的第二端和所述第三电容的第二端，所述第五电阻的第二端还连接所述检测设备的第一输出端的第二端口；
所述第六电阻的第一端连接所述第二音频变压器的副边绕组的第一端和所述第四电容的第一端，所述第六电阻的第一端还连接所述检测设备的第二输出端的第一端口；所述第六电阻的第二端连接所述第二音频变压器的副边绕组的第二端和所述第四电容的第二端，所述第六电阻的第二端还连接所述检测设备的第二输出端的第二端口。
7.根据权利要求1所述的数字音频信号的检测设备，其特征在于，所述前端电路还包括第二非门器件和第三非门器件；
所述第二非门器件的输入端连接所述前端电路的第一输入端，所述第二非门器件的输出端连接所述第一非门器件的输入端；
所述第三非门器件的输入端连接所述前端电路的第二输入端，所述第三非门器件的输出端连接所述前端电路的第一数据信号输出端和所述第二数据信号输出端。
8.根据权利要求1至7中任一项所述的数字音频信号的检测设备，其特征在于，所述前端电路还包括可控开关和多谐振荡器；
所述可控开关的第一端连接所述多谐振荡器；
所述可控开关的第二端连接所述前端电路的第一输入端；
所述可控开关，用于当所述电子设备不输出所述时钟信号时闭合，以使所述多谐振荡器向所述前端电路的第一输入端输出所述时钟信号。
9.根据权利要求8所述的数字音频信号的检测设备，其特征在于，所述多谐振荡器具体包括：第三非门器件、第四非门器件、第五非门器件、第七电阻和第五电容；
所述第三非门器件的输入端，通过所述第七电阻连接所述第四非门器件的输入端和所述第三非门器件的输出端；所述第三非门器件的输入端，还通过所述第五电容连接所述第四非门器件的输出端和所述第五非门器件的输入端；
所述第五非门器件的输出端连接所述可控开关的第一端。
10.一种数字音频信号的检测方法，其特征在于，应用于数字音频信号的检测设备，所述检测电路包括第一锁存器和第二锁存器，所述第一锁存器用于输出所述数字音频信号对应的第一声道的信号，所述第二锁存器用于输出所述数字音频信号对应的第二声道的信号，所述检测方法包括：
将相互反向的时钟信号分别输入第一锁存器的时钟信号输入端和第二锁存器的时钟信号输入端，并将同相的数据信号分别输入所述第一锁存器的数据信号输入端和所述第二锁存器的数据信号输入端。
11.根据权利要求10所述的数字音频信号的检测方法，其特征在于，所述检测设备的前端电路包括可控开关和多谐振荡器，所述可控开关的第一端连接所述多谐振荡器，所述可控开关的第二端连接所述前端电路的第一输入端；当所述电子设备不输出所述时钟信号时，所述方法还包括：
控制所述可控开关闭合，以使所述多谐振荡器向所述前端电路的第一输入端输出所述时钟信号。
CN202210429100.0A 2022-04-22 2022-04-22 一种数字音频信号的检测设备及检测方法 Pending CN114928805A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210429100.0A CN114928805A (zh) 2022-04-22 2022-04-22 一种数字音频信号的检测设备及检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210429100.0A CN114928805A (zh) 2022-04-22 2022-04-22 一种数字音频信号的检测设备及检测方法

Publications (1)

Publication Number Publication Date
CN114928805A true CN114928805A (zh) 2022-08-19

Family

ID=82807303

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210429100.0A Pending CN114928805A (zh) 2022-04-22 2022-04-22 一种数字音频信号的检测设备及检测方法

Country Status (1)

Country Link
CN (1) CN114928805A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2824144Y (zh) * 2005-10-10 2006-10-04 海信集团有限公司 一种自动识别采样频率的声音数模转换电路
JP2012235266A (ja) * 2011-04-28 2012-11-29 Yamaha Corp 信号処理装置
FR2979174A1 (fr) * 2011-08-16 2013-02-22 St Microelectronics Grenoble 2 Procede et dispositif de traitement de signaux analogiques et pdm

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2824144Y (zh) * 2005-10-10 2006-10-04 海信集团有限公司 一种自动识别采样频率的声音数模转换电路
JP2012235266A (ja) * 2011-04-28 2012-11-29 Yamaha Corp 信号処理装置
FR2979174A1 (fr) * 2011-08-16 2013-02-22 St Microelectronics Grenoble 2 Procede et dispositif de traitement de signaux analogiques et pdm

Similar Documents

Publication Publication Date Title
CN100568208C (zh) 用于通用总线测试仪的灵活接口
US5737693A (en) Method and system for generating arbitrary analog waveforms
US8467890B2 (en) Method and system for detecting interrupts from detachable electronic accessories or peripherals
JP2018516490A (ja) パルスベースのマルチワイヤリンクのためのクロックおよびデータ復元
US8452428B2 (en) Method and system for detecting and identifying electronic accessories or peripherals
US20230375610A1 (en) Systems and techniques for line diagnostics
JP6227174B2 (ja) 共有バスシステム内で非同期マスタデバイス基準クロックを使用して組合せバスクロック信号を生成すること、ならびに関連する方法、デバイス、およびコンピュータ可読媒体
CN114928805A (zh) 一种数字音频信号的检测设备及检测方法
US20090085697A1 (en) Method and apparatus for analog validation of high speed buses using electromagnetic couplers
CN211860526U (zh) 一种音频信号的处理电路及设备
US5887244A (en) Multiple clock generation in a baseband simulator for testing a radio frequency section of a mobile communications transceiver
CN101577598A (zh) 多路信号复用、解复用的方法、装置和系统
CN110221996B (zh) 主控芯片中的控制器配置方法及装置
KR101476908B1 (ko) 송신장치 및 모바일의 이어폰 포트를 이용한 통신 시스템
JP2005512439A (ja) クロックドインターフェイスを有するシステム
CN117375615B (zh) 一种模数转换器（adc）验证装置
JPS63121344A (ja) デジタル信号伝送装置
CN107493007A (zh) 一种信号复用电子电路、信号复用方法以及应用其的开关型调节器
CN114245272B (zh) 一种噪声消除电路、装置及音频播放设备
Zhang et al. Improved Design of I2S IP with Sidetone Signal Processing Capability (I2S_SC) for ASICs
KR0149302B1 (ko) 톤신호 검출장치
Lopresti Extending design-for-test into the analog and mixed-signal domains
CN112306936A (zh) 隔离电路
Wouters et al. A high performant 0.5/spl mu/m CMOS single chip ISDN network termination based on an embedded core and co-processor architecture
JPH04316126A (ja) 符号変換装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Wang Peng

Inventor after: Wang Shuangshuang

Inventor after: Wang Zhiguo

Inventor after: Wang Haikun

Inventor after: Lin Manjia

Inventor after: Huang Kaiyi

Inventor after: Shi Guoqiang

Inventor before: Wang Peng

Inventor before: Wang Shuangshuang

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20220819