CN211860526U

CN211860526U - 一种音频信号的处理电路及设备

Info

Publication number: CN211860526U
Application number: CN202020930830.5U
Authority: CN
Inventors: 钟庆; 任学敏
Original assignee: Fiio Electronics Technology Co ltd
Current assignee: Fiio Electronics Technology Co ltd
Priority date: 2020-05-27
Filing date: 2020-05-27
Publication date: 2020-11-03
Anticipated expiration: 2030-05-27

Abstract

本申请提供一种音频信号的处理电路及设备，其中，处理电路包括：处理芯片、第一解码器、第二解码器、第一晶振和第二晶振，所述处理芯片分别与所述第一解码器和所述第二解码器连接，所述第一晶振和所述第二晶振连接在所述处理芯片上，所述第一晶振和第二晶振分别对应于音频信号的不同采样率的倍频；所述处理芯片用于向第一解码器和第二解码器输出主时钟信号和相应的音频数据，而所述主时钟信号的频率可以在所述第一晶振的频率和所述第二晶振的频率之间切换，从而可使得两个解码器的解码更加精准，从而精准还原不同采样率的音频信号。

Description

一种音频信号的处理电路及设备

技术领域

本申请涉及音频处理技术领域，具体而言，涉及一种音频信号的处理电路及设备。

背景技术

平衡输出在专业音频领域应用较为广泛。平衡输出的原理较为简单，只是将音频信号中的数据做简单的反相，得到极性相反的数据，然后分别送入到两个解码器中，从而得到相位相反的模拟信号。在现有技术中，通常两个解码器连接同一个晶振，比如，连接49.152M晶振，利用该晶振产生的主时钟信号进行信号解码。此种方案无法适应不同采样率的音频信号，存在解码不够精准的问题。

实用新型内容

本申请实施例的目的在于提供一种音频信号的处理电路及设备，能够精准还原不同采样率的音频信号。

第一方面，本申请实施例提供一种音频信号的处理电路，包括：处理芯片、第一解码器、第二解码器、第一晶振和第二晶振，所述处理芯片分别与所述第一解码器和所述第二解码器连接，所述第一晶振和所述第二晶振连接在所述处理芯片上，所述第一晶振和第二晶振分别对应于音频信号的不同采样率的倍频；所述处理芯片用于向第一解码器和第二解码器输出主时钟信号和相应的音频数据，第一解码器和第二解码器用于对各自收到的音频数据进行解码输出；其中，所述主时钟信号的频率可以在所述第一晶振的频率和所述第二晶振的频率之间切换。

本申请中的处理电路，在处理芯片上接有两个不同频率的晶振，分别对应于音频信号的不同采样率的倍频，可以使处理芯片输出的主时钟信号的频率在这两个晶振之间进行切换，从而使两个解码器的音频信号解码更加精准，精准还原不同采样率的音频信号。

在一种可选的实施方式中，所述处理芯片通过第一I2S总线与第一解码器连接，所述处理芯片通过第二I2S总线与第二解码器连接，其中，第一I2S总线和第二I2S总线包括共用的第一信号线和第二信号线，第一I2S总线还包括第三信号线和第四信号线，第二I2S总线还包括第五信号线和第六信号线；其中，所述第一信号线和所述第二信号线分别用于传输主时钟信号和位时钟信号。

在一种可选的实施方式中，所述第三信号线和所述第五信号线用于传输左右声道时钟信号，所述第四信号线用于传输左声道PCM格式的音频数据，所述第六信号线用于传输右声道PCM格式的音频数据；或者，所述第三信号线和所述第四信号线分别用于传输DSD格式的左声道音频数据和左声道音频数据的反相数据，所述第五信号线和所述第六信号线分别用于传输DSD格式的右声道音频数据和右声道音频数据的反相数据。

通过对总线上信号线的合理设计，可以使左右声道时钟信号(传输PCM格式的信号时)和DSD格式的音频数据在同一条信号线上进行传输且在不同时刻进行传输，不需要额外设置一条信号线。

在一种可选的实施方式中，所述电路还包括：蓝牙芯片，所述蓝牙芯片通过第三I2S总线与所述处理芯片连接，其中，所述第三I2S总线包括第七信号线、第八信号线和第九信号线，分别用于传输位时钟信号、左右声道时钟信号和PCM格式的音频数据。

处理电路通过蓝牙芯片可以接收用户终端以蓝牙方式发送的音频，并进行处理。

在一种可选的实施方式中，所述电路还包括：第三解码器，所述第三解码器分别与所述蓝牙芯片和所述处理芯片连接，所述第三解码器连接有USB接口，所述第三解码器通过所述USB接口接收音频信号，并进行USB解码；所述蓝牙芯片还通过第一通讯总线与所述处理芯片连接。

在一种可选的实施方式中，所述第三解码器通过第四I2S总线与所述处理芯片相连，其中，所述第四I2S总线包括第十信号线、第十一信号线、第十二信号线和第十三信号线，所述第十信号线和所述第十一信号线分别用于传输主时钟信号和位时钟信号。

在一种可选的实施方式中，所述第十二信号线和所述第十三信号线分别用于传输左右声道时钟信号和PCM格式的音频数据，或者，分别用于传输DSD格式的左声道音频数据和右声道音频数据。

在一种可选的实施方式中，所述蓝牙芯片还通过第二通讯总线分别与所述第一解码器和所述第二解码器连接，所述第二通讯总线用于传输蓝牙芯片的控制信息。

蓝牙芯片可以通过第二通讯总线向第一解码器和第二解码器传输一些控制信息，以对两个解码器进行控制。

在一种可选的实施方式中，所述蓝牙芯片的IO端口分别与所述处理芯片、所述第一解码器和所述第二解码器连接。

该IO端口的高低电平变化可以实现紧急事务的通讯，其速度相较于SPI、I2C等总线的通讯更为快捷。

第二方面，本申请实施例提供一种音频信号的处理设备，包括：外壳；设置于所述外壳内的如第一方面或第一方面中任一可选实施方式所述的音频信号的处理电路。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本申请实施例提供的音频信号的处理电路的结构图；

图2为本申请实施例提供的音频信号的处理电路的具体结构图；

图3为本申请实施例提供的音频信号的处理电路的另一具体结构图。

图标：110-处理芯片；120-第一解码器；130-第二解码器；140-第一晶振；150-第二晶振。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。

在本申请的描述中，需要说明的是，术语“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

本申请实施例提供一种音频信号的处理电路及设备，该处理电路通过在处理芯片上接有两个不同频率的晶振，可以使输出的主时钟信号的频率在这两个晶振之间进行切换，从而使两个解码器的音频信号解码更加精准，精准还原不同采样率的音频信号。图1示出了该处理电路的结构示意图，如图1所示，该处理电路包括：处理芯片110、第一解码器120、第二解码器130、第一晶振140和第二晶振150，处理芯片110分别与第一解码器120和第二解码器130连接，第一晶振140和第二晶振150连接在处理芯片110上，第一晶振140和第二晶振150分别对应于音频信号的不同采样率的倍频。

一般常见的两种音频采样率分别为44.1KHz和48KHz，在一种具体的实施例中，第一晶振选择45.1584M晶振，对应于采样率为44.1KHz的音频信号，第二晶振选择49.152M晶振，对应于采样率为48KHz的音频信号。处理芯片可用于向第一解码器和第二解码器输出主时钟信号和相应的音频数据，其中，处理芯片在处理不同采样率的音频信号时，可以选择相匹配的晶振，输出主时钟信号，主时钟信号的频率可以在第一晶振的频率和第二晶振的频率之间切换；第一解码器和第二解码器用于对各自收到的音频数据进行解码输出。

在一种可选的实施例中，本申请中的处理芯片可以选择现场可编程逻辑门阵列(Field Programmable Gate Array，FPGA)芯片。FPGA作为可编程逻辑阵列，是一种硬件可重构的体系结构，其不需要共享内存，无需指令，烧录固件之后便是固定的硬件电路，延迟本身非常低，且内部逻辑电路具有一致性，因此即使有些许延迟，也不会造成输出的各信号之间的时间差。

具体的，如图2所示，处理芯片通过第一I2S总线(i2s_a)与第一解码器连接，处理芯片通过第二I2S总线(i2s_b)与第二解码器连接，其中，第一I2S总线和第二I2S总线包括共用的第一信号线L1和第二信号线L2，第一I2S总线还包括第三信号线L3和第四信号线L4，第二I2S总线还包括第五信号线L5和第六信号线L6。

本实施例中的音频信号通过I2S总线进行传输。I2S(Inter-IC Sound Bus)是为数字音频设备之间的音频数据传输而制定的一种总线标准。I2S总线上可传输的信号包括：1、音频数据(DATA)，包括左声道的音频数据和右声道的音频数据；2、位时钟(BCLK)，DATA信号的每一位都是在位时钟下进行传输，即每发送一位数字音频数据，位时钟上都有1个脉冲；3、左右声道时钟(LRCK)，当左右声道时钟为低电平时，DATA上传输的是左声道的音频数据，当左右声道时钟为高电平时，DATA上传输的是右声道的音频数据。此外，I2S总线还可传输主时钟信号MCLK，使音频信号的发送端与接收端之间能够更好的同步。

本实施例中，处理芯片通过第一I2S总线(i2s_a)和第二I2S总线(i2s_b)分别与两个解码器连接，第一I2S总线和第二I2S总线均为四根信号线，其中包括两根共用的信号线(第一信号线L1和第二信号线L2)。处理芯片通过第一I2S总线和第二I2S总线可向相连的两个解码器传输脉冲编码调制(Pulse Code Modulation，PCM)格式的音频数据，或者直接比特流数字(Direct Stream Digital，DSD)格式的音频数据。

在传输PCM格式的音频数据时，处理芯片通过第一信号线L1向第一解码器和第二解码器输出主时钟信号，通过第二信号线L2向第一解码器和第二解码器输出位时钟信号，通过第三信号线L3向第一解码器输出左右声道时钟信号，通过第四信号线L4向第一解码器输出左声道PCM格式的音频数据，通过第五信号线L5向第二解码器输出左右声道时钟信号，通过第六信号线L6向第二解码器输出右声道PCM格式的音频数据。

在一种可选的实施例中，第四信号线L4输出的左声道PCM格式的音频数据包括左声道的音频数据和左声道音频数据的反相数据，第六信号线L6输出的右声道PCM格式的音频数据包括右声道的音频数据和右声道音频数据的反相数据。

在传输DSD格式的音频数据时，由于DSD格式的音频数据在I2S总线上传输时，一般是通过两条信号线进行传输，分别传输左声道的音频数据和右声道的音频数据，左右声道的音频数据是两条线在位时钟下进行并行传输的，因此不需要传输左右声道时钟信号。于是，通过对总线上信号线的合理设计，可以使左右声道时钟信号(传输PCM格式的信号时)和DSD格式的音频数据在同一条信号线上进行传输且在不同时刻进行传输，不需要额外设置一条信号线。

具体的，处理芯片通过第一信号线L1向第一解码器和第二解码器输出主时钟信号，通过第二信号线L2向第一解码器和第二解码器输出位时钟信号，通过第三信号线L3和第四信号线L4向第一解码器传输DSD格式的音频数据，通过第五信号线L5和第六信号线L6向第二解码器传输DSD格式的音频数据。在一种可选的实施例中，第三信号线L3和第四信号线L4传输的DSD格式的音频数据分别为DSD格式的左声道音频数据和左声道音频数据的反相数据，第五信号线L5和第六信号线L6传输的DSD格式的音频数据分别为DSD格式的右声道音频数据和右声道音频数据的反相数据。

进一步的，如图3所示，本申请实施例提供的处理电路还包括：蓝牙芯片，该蓝牙芯片通过第三I2S总线(i2s_B)与处理芯片连接，其中，第三I2S总线(i2s_B)包括三条信号线，分别为第七信号线L7、第八信号线L8和第九信号线L9。蓝牙芯片可通过蓝牙通信接收空间信号，得到音频信号，并通过相连的I2S总线(i2s_B)将音频信号发给处理芯片。处理电路通过蓝牙芯片可以接收用户终端以蓝牙方式发送的音频，并进行处理和播放。

可以理解的是，I2S总线上的设备有主从之分，在I2S总线上存在一个主设备角色和一个或者多个从设备角色，在一个具体的实施例中，处理芯片与蓝牙芯片通过I2S总线通信，处理芯片可作为主设备，蓝牙芯片可作为从设备，处理芯片通过第七信号线L7和第八信号线L8向蓝牙芯片传输位时钟信号和左右声道时钟信号，蓝牙芯片通过第九信号线L9向处理芯片传输PCM格式的音频数据。在另一种具体的实施例中，处理芯片可作为从设备，蓝牙芯片可作为主设备，蓝牙芯片通过第七信号线L7、第八信号线L8和第九信号线L9分别向处理芯片传输位时钟信号、左右声道时钟信号和PCM格式的音频数据。

如图3所示，本申请实施例提供的处理电路还包括：第三解码器，第三解码器分别与蓝牙芯片和处理芯片连接，可选的，第三解码器通过第四I2S总线(i2s_X)与处理芯片相连，第三解码器通过串口与蓝牙芯片相连。蓝牙芯片还通过第一通讯总线与处理芯片连接，第一通讯总线可用于传输音频信号的采样率信息或者其他需传输的信息，图3中示出的第一通讯总线为SPI总线，当然，也可以为其他类型的总线。第三解码器与USB接口连接，第三解码器可通过USB接口接收音频信号，并进行USB解码，得到音频信号，并通过第四I2S总线(i2s_X)向处理芯片传输该音频信号。第三解码器可以通过第四I2S总线向处理芯片传输PCM格式的音频数据，或者DSD格式的音频数据。

具体的，第四I2S总线(i2s_X)包括四条信号线，分别为第十信号线L10、第十一信号线L11、第十二信号线L12和第十三信号线L13。作为I2S总线上的通信双方，在一个具体的实施例中，第三解码器可作为主设备，处理芯片可作为从设备，处理芯片通过第十信号线L10向第三解码器传输主时钟信号，第三解码器通过第十一信号线L11向处理芯片传输位时钟信号，在传输PCM格式的音频数据时，第三解码器通过第十二信号线L12向处理芯片传输左右声道时钟信号，通过第十三信号线L13向处理芯片传输PCM格式的音频数据，该PCM格式的音频数据包括左右声道的音频数据。在传输DSD格式的音频数据时，第三解码器通过第十二信号线L12向处理芯片传输DSD格式的左声道音频数据，通过第十三信号线L13向处理芯片传输DSD格式的右声道音频数据。在另一具体的实施例中，第三解码器也可作为从设备，而处理芯片可作为主设备。

进一步的，蓝牙芯片还通过第二通讯总线(图未示出)分别与第一解码器和第二解码器连接，第二通讯总线用于传输蓝牙芯片的控制信息，第二通讯总线可以为I2C总线。蓝牙芯片可以通过第二通讯总线向第一解码器和第二解码器传输一些控制信息，以对两个解码器进行控制，比如，蓝牙芯片可以向两个解码器传输：切换不同的采样率进行解码、播放音频、暂停音频等信息。在具体应用时，可以基于第二通讯总线实现蓝牙芯片与两颗解码器之间的交互。

为便于应对突发异常状况(例如音频突然停止、突然断电等情况)，蓝牙芯片的IO端口分别与处理芯片、第一解码器和第二解码器连接，该IO端口能够产生高低电平信号，比如，在正常情况下，该IO端口输出低电平信号，在异常情况下，该IO端口输出高电平信号，作为复位信号RESET，处理芯片和两个解码器在检测到该IO端口的高电平信号后进行复位。具体的，该IO端口通过一电阻与处理芯片连接，通过一电阻与第一解码器连接，通过一电阻与第二解码器连接。该IO端口的高低电平变化可以实现紧急事务的通讯，其速度相较于SPI、I2C等总线的通讯更为快捷。

本实施例中的蓝牙芯片可选型低功耗蓝牙芯片高通CSR8675，第一解码器和第二解码器可选型ES9218P，第三解码器可选型独立控制芯片XMOS XUF208。

本申请实施例还提供一种音频信号的处理设备，该处理设备包括：外壳；设置于外壳内的处理电路，该处理电路为上一实施例所介绍的音频信号的处理电路。

可选的，在外壳表面还设有相应的音频信号接口，比如，第三解码器通过所设置的接口接收终端设备(如用户的电脑、手机、平板电脑等)的音频信号，并进行解码。

该音频信号的处理设备的可选应用场景包括：可作为蓝牙接收器，通过设备上设置的音频信号接口与一有线耳机相连，对于无蓝牙功能、音频质量较好的有线耳机，通过接入该蓝牙接收器，实现将有线耳机变为无线蓝牙耳机；可作为USB外置声卡，通过设备上设置的音频信号接口与用户电脑(或者其他终端设备)连接，从而为其提供解码更加精准的音频信号。

以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims

1.一种音频信号的处理电路，其特征在于，包括：处理芯片、第一解码器、第二解码器、第一晶振和第二晶振，所述处理芯片分别与所述第一解码器和所述第二解码器连接，所述第一晶振和所述第二晶振连接在所述处理芯片上，所述第一晶振和第二晶振分别对应于音频信号的不同采样率的倍频；

所述处理芯片用于向第一解码器和第二解码器输出主时钟信号和相应的音频数据，第一解码器和第二解码器用于对各自收到的音频数据进行解码输出；其中，所述主时钟信号的频率可以在所述第一晶振的频率和所述第二晶振的频率之间切换。

2.根据权利要求1所述的电路，其特征在于，所述处理芯片通过第一I2S总线与第一解码器连接，所述处理芯片通过第二I2S总线与第二解码器连接，其中，第一I2S总线和第二I2S总线包括共用的第一信号线和第二信号线，第一I2S总线还包括第三信号线和第四信号线，第二I2S总线还包括第五信号线和第六信号线；其中，所述第一信号线和所述第二信号线分别用于传输主时钟信号和位时钟信号。

3.根据权利要求2所述的电路，其特征在于，所述第三信号线和所述第五信号线用于传输左右声道时钟信号，所述第四信号线用于传输左声道PCM格式的音频数据，所述第六信号线用于传输右声道PCM格式的音频数据；或者，

所述第三信号线和所述第四信号线分别用于传输DSD格式的左声道音频数据和左声道音频数据的反相数据，所述第五信号线和所述第六信号线分别用于传输DSD格式的右声道音频数据和右声道音频数据的反相数据。

4.根据权利要求1-3任一项所述的电路，其特征在于，所述电路还包括：蓝牙芯片，所述蓝牙芯片通过第三I2S总线与所述处理芯片连接，其中，所述第三I2S总线包括第七信号线、第八信号线和第九信号线，分别用于传输位时钟信号、左右声道时钟信号和PCM格式的音频数据。

5.根据权利要求4所述的电路，其特征在于，所述电路还包括：第三解码器，所述第三解码器分别与所述蓝牙芯片和所述处理芯片连接，所述第三解码器连接有USB接口，所述第三解码器通过所述USB接口接收音频信号，并进行USB解码；所述蓝牙芯片还通过第一通讯总线与所述处理芯片连接。

6.根据权利要求5所述的电路，其特征在于，所述第三解码器通过第四I2S总线与所述处理芯片相连，其中，所述第四I2S总线包括第十信号线、第十一信号线、第十二信号线和第十三信号线，所述第十信号线和所述第十一信号线分别用于传输主时钟信号和位时钟信号。

7.根据权利要求6所述的电路，其特征在于，所述第十二信号线和所述第十三信号线分别用于传输左右声道时钟信号和PCM格式的音频数据，或者，分别用于传输DSD格式的左声道音频数据和右声道音频数据。

8.根据权利要求5所述的电路，其特征在于，所述蓝牙芯片还通过第二通讯总线分别与所述第一解码器和所述第二解码器连接，所述第二通讯总线用于传输蓝牙芯片的控制信息。

9.根据权利要求5所述的电路，其特征在于，所述蓝牙芯片的IO端口分别与所述处理芯片、所述第一解码器和所述第二解码器连接。

10.一种音频信号的处理设备，其特征在于，包括：

外壳；

设置于所述外壳内的如权利要求1-9任一项所述的音频信号的处理电路。