CN114253896A - 一种用于i2s音频总线的时钟生成方法及系统 - Google Patents

一种用于i2s音频总线的时钟生成方法及系统 Download PDF

Info

Publication number
CN114253896A
CN114253896A CN202111484675.4A CN202111484675A CN114253896A CN 114253896 A CN114253896 A CN 114253896A CN 202111484675 A CN202111484675 A CN 202111484675A CN 114253896 A CN114253896 A CN 114253896A
Authority
CN
China
Prior art keywords
port
master
chip
clock signal
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111484675.4A
Other languages
English (en)
Other versions
CN114253896B (zh
Inventor
吴渝蓉
丁洪兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Sonavox Electronics Co Ltd
Original Assignee
Suzhou Sonavox Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Sonavox Electronics Co Ltd filed Critical Suzhou Sonavox Electronics Co Ltd
Priority to CN202111484675.4A priority Critical patent/CN114253896B/zh
Publication of CN114253896A publication Critical patent/CN114253896A/zh
Priority to PCT/CN2022/132896 priority patent/WO2023103749A1/zh
Application granted granted Critical
Publication of CN114253896B publication Critical patent/CN114253896B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Circuit For Audible Band Transducer (AREA)

Abstract

本发明公开了一种用于I2S音频总线的时钟生成方法及系统。一种用于I2S音频总线的时钟生成方法，包括如下步骤：主控制器读取所述I2S音频总线传输的音频文件；所述主控制器读取所述音频文件的采样率、数据位长度及通道数，并根据所述数据位长度和通道数计算得到每帧数据量，根据从控制器对主时钟信号的倍数要求生成一主时钟信号，所述主时钟信号的频率为fs×X，其中fs为采样率，X为选取的倍数；所述从控制器接收所述主时钟信号，并并将主时钟信号作为时钟源，实现音频数模转换的调制滤波。本发明无需外部特殊频率晶振，简化了硬件电路的设计，降低了器件成本。

Description

一种用于I2S音频总线的时钟生成方法及系统
技术领域
本发明属于音频系统领域，涉及一种用于I2S音频总线的时钟生成方法及系统，特别是一 种用于I2S音频总线的无需晶振的时钟生成方法及系统。
背景技术
由于音频总线抗干扰能力强，越来越多的应用在车载娱乐系统或者提示音系统中，在数据 发送端以I2S总线格式发出，在接收端通过DAC芯片或芯片上的DAC功能模块还原。大多数 DAC转换芯片，都需要一个是采样频率倍频的主时钟信号，供给一种采用“Δ～Σ”形式的调 制器和数字滤波器用于产生音频的模拟信号。
由于当前主流的双声道音频格式，一般的，提供带音频总线外设的控制器，往往只在片上 外设(peripheral)上提供数据端口(DIN，DOUT)DBCLK和LRCK信号端口，而不提供高频率的MCLK。另一方面，DAC或集成I2S总线接收端的芯片级方案商提供的推荐参考方案 和主流的产品设计，都是采用一个12.288MHz(或其倍频24.576MHz等)的有源晶振，以匹 配不同采样率的音频信息。
也有一些数字音频方案的芯片，如CODEC芯片、音频DSP芯片，这些芯片有专门的MCLK 引脚提供相应的时钟信息，然而这些芯片的方案要求主芯片上外接一个12.288MHz(或其倍频 24.576MHz等)的晶振，具体可能是有源晶振，也可能是无源晶振，或者其他振荡器元器件。
正是基于上述现状，大多数采用I2S方案的设计和应用，都是采用了这样一个特殊频率的 振荡器电路来为从芯片提供MCLK信号。一方面涉及硬件成本，另一方面信号的频率越高， 对电路、特别是PCB的设计要求就越高，增加了硬件电路设计的复杂性。
发明内容
针对上述问题，本发明提供一种用于I2S音频总线的时钟生成方法及系统，其无需外部特 殊频率晶振，简化了硬件电路的设计，降低了器件成本。
根据本发明的一个方面，提供一种用于I2S音频总线的时钟生成方法，包括如下步骤：
主控制器读取所述I2S音频总线传输的音频文件；
所述主控制器读取所述音频文件的采样率、数据位长度及通道数，并根据所述数据位长 度和通道数计算得到每帧数据量，根据从控制器对主时钟信号的倍数要求生成一主时钟信号， 所述主时钟信号的频率为fs×X，其中fs为采样率，X为选取的倍数；
所述从控制器接收所述主时钟信号，并将主时钟信号作为时钟源，实现音频数模转换的 调制滤波。
在一优选的实施例中，X为每帧数据量的两倍以上的整数倍。
在一优选的实施例中，根据下式(1)计算所述每帧数据量：
Data＝L×2 (1)
其中，L为数据位长度。
在一优选的实施例中，数模转换后的信号为双通道模拟信号。
在一优选的实施例中，所述主控制器为具有MCLK输出端口的主芯片，所述从控制器为 具有MCLK输入端口的从芯片，所述MCLK输出端口和所述MCLK输入端口电性连接以将所述主芯片生成的所述主时钟信号输出至所述从芯片。
根据本发明的另一个方面，提供一种用于I2S音频总线的时钟生成系统，包括具有MCLK 输出端口的主芯片和具有MCLK输入端口的从芯片，所述MCLK输出端口和MCLK输入端口电性连接，
所述主芯片，用于读取由I2S音频总线传输的音频文件，读取所述音频文件的采样率、 数据位长度及通道数，并根据所述数据位长度和通道数计算得到每帧数据量，根据所述从芯 片对主时钟信号的倍数要求生成一主时钟信号并自所述MCLK输出端口输出，所述主时钟信 号的频率为fs×X，其中fs为采样率，X为选取的倍数；
所述从芯片，用于通过所述MCLK输入端口接收所述主时钟信号，并将主时钟信号作为 时钟源，实现音频数模转换的调制滤波。
在一优选的实施例中，X为每帧数据量的两倍以上的整数倍，根据下式(1)计算所述每 帧数据量：
Data＝L×2 (1)
其中，L为数据位长度。
在一优选的实施例中，数模转换后的信号为双通道模拟信号。
在一优选的实施例中，所述主芯片还具有用于向所述从芯片输出串行数据位的DBCLK端 口、用于向所述从芯片输出左右声道时钟信号的LRCLK端口、及用于向所述从芯片输出数据 的DOUT端口，所述从芯片还具有用于输入串行数据位的DBCLK端口、用于输入左右声道 时钟信号的LRCLK端口、及用于输入数据的DIN端口，所述主芯片的DBCLK端口与所述从 芯片的DBCLK端口直接连接或通过电阻连接，所述主芯片的LRCLK端口与所述从芯片的 LRCLK端口直接连接或通过电阻连接，所述主芯片的DOUT端口与所述从芯片的DIN端口直 接连接或通过电阻连接。
在一优选的实施例中，所述MCLK输出端口和MCLK输入端口直接连接或二者之间串联 有电阻；和/或，所述从芯片还具有用于向所述主芯片输出数据的DOUT端口，所述主芯片还 具有用于输入数据的DIN端口，所述从芯片的DOUT端口与所述主芯片的DIN端口直接连接 或通过电阻连接。
本发明采用以上方案，相比现有技术具有如下优点：
本发明的时钟生成方法及系统，通过对I2S音频总线传输的音频文件进行解析，获得音频 文件的采样率、数据位长度及通道数，根据从控制器对用于DAC主时钟的倍数要求，输出支 持从控制器DAC转换的主时钟信号给从控制器，从而实现在I2S DAC电路中无需外部特殊频率 晶振，简化了硬件电路的设计，降低了器件成本。
附图说明
为了更清楚地说明本发明的技术方案，下面将对实施例描述中所需要使用的附图作简单地 介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员 来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为根据本发明实施例的一种时钟生成方法的流程图；
图2a为根据本发明实施例的一种时钟生成系统的结构框图；
图2b为根据本发明实施例的另一种时钟生成系统的结构框图；
图2c为根据本发明实施例的又一种时钟生成系统的结构框图；
图2d为根据本发明实施例的第四种时钟生成系统的结构框图；
图3为应用本实施例的车载音频系统的示意图；
图4示出了I2S DAC转换芯片手册的Master表格；
图5示出了FTM0的程序在主程序中的调用。
具体实施方式
下面结合附图对本的较佳实施例进行详细阐述，以使本发明的优点和特征能更易于被本领 域的技术人员理解。在此需要说明的是，对于这些实施方式的说明用于帮助理解本发明，但并 不构成对本发明的限定。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要 彼此之间未构成冲突就可以互相结合。
根据本发明的一个实施例，通过对音频文件解析结果，提取音频文件的采样率、数据位长 度、通道数，通过主控制器的片上外设模块(peripheral)，包括但不限于：时钟模块、PWM 模块、比较器输出模块、PLL模块等，或通过纯粹软件代码而不调用任何上述外设编写以实现 一个可以在芯片端口产生对应翻转输出的符合MCLK特征方波信号(无论是通过外设模块， 还是通过纯代码实现，以下统称“倍频功能模块”)，产生一个LRCK的倍频，倍频频率根据 从芯片说明书中对MCLK的要求，产生一个倍频时钟信号。
参照图1所示，本实施例的用于I2S音频总线的时钟生成方法，包括如下步骤：
主控制器读取I2S音频总线传输的音频文件；
主控制器读取音频文件的采样率、数据位长度及通道数，并根据数据位长度和通道数计 算得到每帧数据量，根据从控制器对主时钟信号的倍数要求生成一主时钟信号，主时钟信号 的频率为fs×X，其中fs为采样率，X为选取的倍数；
从控制器接收主时钟信号，并将主时钟信号作为时钟源，实现音频数模转换的调制滤波， 输出用于馈给功放的模拟信号。
具体地，主控制器为主芯片，从控制器为从芯片。主芯片的程序读取I2S音频总线传输的 音频文件的如下信息：
设定倍数为X,
数据字长为L,
通道数为2，
帧频率为fw
采样率为fs，
经计算得到每帧数据量，为：Data＝L×2
选取的倍数X来自从芯片说明书或应用手册的Master表格，通常是Data的2倍以上的整 数倍。根据实际应用的从芯片对主时钟信号MCLK的倍数要求，产生一个适合的主时钟信号 MCLK给从芯片。
主时钟信号MCLK的频率为：fs×X。
例如，从一个音频文件中解析得到：数据长度16-bit，采样率16KHz，通道数为2，主芯 片解析出来是16-bit数据字长的音频文件，要求MCLK是LRCK的1024、512、256、128或 64倍，经计算，每帧数据量为：32bits，故此，直接采用倍数64倍。因此MCLK的频率为： 16KHz×64＝1MHz。因此，通过主控制器的片上外设，通过倍频功能模块，产生一个1MHz、 占空比符合从芯片对MCLK占空比的信号，例如50％。接到从芯片的MCLK端口。当然，也 可以选用128倍数，产生一个2MHz的时钟。
通道数为2，相应地，从芯片数模转换后的信号为双通道模拟信号。
图2a示出了根据本实施例的一种时钟生成系统。参照图2a所示，该时钟生成系统包括主 芯片100和从芯片200。主芯片100具有DBLCK端口、LRCLK端口、DOUT端口、DIN端 口及MCLK端口，从芯片200具有DBCLK端口、LRCLK端口、DIN端口、DOUT端口及 MCLK端口。
主芯片100用于读取I2S音频总线传输的音频文件，读取音频文件的采样率、数据位长度 及通道数，并根据数据位长度和通道数计算得到每帧数据量，根据从芯片200对主时钟信号的 倍数要求生成一主时钟信号并自MCLK输出端口输出，主时钟信号的频率为fs×X，其中fs为采样率，X为选取的倍数。
从芯片200，用于通过MCLK输入端口接收主时钟信号，并将主时钟信号作为时钟源， 实现音频数模转换的调制滤波，输出用于馈给功放的模拟信号。
其中，主芯片100的DBCLK端口与从芯片200的DBCLK端口直接电性连接，进而，主芯片100向从芯片200传输串行数据位时钟信号(DBCLK)。主芯片100的LRCLK端口与从 芯片200的LRCLK端口直接电性连接，进而，主芯片100向从芯片200传输左右声道时钟信 号(LRCLK)。主芯片100的DOUT端口与从芯片200的DIN端口直接电性连接，进而，主 芯片100向从芯片200传输音频数据。主芯片100的MCLK输出端口和从芯片200的MCLK 输入端口直接电性连接，进而，主芯片100向从芯片200传输生成的主时钟信号(MCLK)。 进一步地，从芯片200的DOUT端口与主芯片100的DIN端口直接电性连接，因而从芯片200 能够向主芯片100传输音频数据；换言之，主芯片100和从芯片200之间能够进行双向数据传 输。主芯片100能够运行总线音频解析程序来对自I2S音频总线接收的音频文件进行解析，还 能够根据上述方法生成主时钟信号。从芯片200将主时钟信号作为时钟源，以“Δ～σ”形式的 调制器和数字滤波器实现音频数模转换的调制滤波，来根据接收自主芯片100的主时钟信号、 串行数据位时钟信号、左右声道时钟信号来对接收自主芯片100的音频数据进行调制转换处理 而产生音频的模拟信号，以馈给功放，通过功放驱动扬声器发声。该系统中，主时钟信号不由 任何无源或有源的振荡器器件(如晶振、陶瓷振荡器、分离逻辑器件等)提供，而是通过主芯片100及其内部程序实现。
图2b示出了根据本实施例的另一种时钟生成系统。参照图2b所示，该时钟生成系统与图 2a所示的时钟生成系统基本相同，区别仅在于：主芯片100的端口和从芯片200的端口之间 串联有电阻300，二者之间通过一个电阻300电性连接，获得更好的信号传输效果。具体而言， 主芯片100的DBCLK端口与从芯片200的DBCLK端口之间串联有一个电阻300，主芯片100 的LRCLK端口与从芯片200的LRCLK端口之间串联有一个电阻300，主芯片100的DIN端 口与从芯片200的DOUT端口之间串联有一个电阻300，主芯片100的DOUT端口与从芯片200的DIN端口之间串联有一个电阻300，主芯片100的MCLK输出端口和从芯片200的MCLK 输入端口之间串联有一个电阻300。
图2c示出了根据本实施例的另一种时钟生成系统。参照图2c所示，该时钟生成系统与图 2a所示的时钟生成系统基本相同，区别仅在于：主芯片100无DIN端口，从芯片200无DOUT 端口，也就是说，主芯片100和从芯片200之间不能够进行双向数据传输，音频数据只能从主 芯片100传输至从芯片200。
图2d示出了根据本实施例的另一种时钟生成系统。参照图2d所示，该时钟生成系统与图 2a所示的时钟生成系统基本相同，区别仅在于：主芯片100无DIN端口，从芯片200无DOUT 端口，音频数据只能从主芯片100传输至从芯片200；且主芯片100的端口和从芯片200的端 口之间串联有电阻300，二者之间通过一个电阻300电性连接，获得更好的信号传输效果。具 体而言，主芯片100的DBCLK端口与从芯片200的DBCLK端口之间串联有一个电阻300，主芯片100的LRCLK端口与从芯片200的LRCLK端口之间串联有一个电阻300，主芯片100 的DOUT端口与从芯片200的DIN端口之间串联有一个电阻300，主芯片100的MCLK输出 端口和从芯片200的MCLK输入端口之间串联有一个电阻300。
图3示出了根据本实施例的方法及系统在车载音频系统中的具体应用。参照图3所示， DAC电路3包括本实施例的时钟生成系统，音源文件通过车辆接口、车辆总线传送至MCU芯片1，MCU芯片1通过I2S音频总线2和DAC电路3电性连接，DAC电路3和功放4的输 入端电性连接，功放4的输出端和车载扬声器5电性连接。其中，DAC电路3执行本实施例 的时钟生成方法，其将I2S音频总线2传输的音频文件转换为双声道模拟信号馈给功放4，而 不需要使用任何外部晶振。
示例
1、通过解析音源文件起始段，了解到音源信息为：16-bit，2通道，采样率16KHz。
2、查阅I2S DAC转换芯片手册的Master表格(如图4所示)，选取适合的MCLK/LRCLK倍数，此处选64。
3、根据上述方法计算如表1所示的特征。
表1
Figure BDA0003396042390000071
Figure BDA0003396042390000081
因此，我们可以得出，本示例所需要的MCLK时钟为1MHz。
4、本示例采用的MCU(微控制处理器，以下称单片机)为FS32K144，外接晶振为8MHz。 时钟片上外设选取单片机自带的FTM模块，具体采用FTM0。
1)、先配置端口，把MCLK配置到FTM0，端口B13；
2)、配置FTM0的时钟源，选取等于晶振时钟的一路，作为时钟源；
3)、FTM0功能模块配置，效率配置为1MHz，配置占空比为50％；
4)、作为FS系列单片机的IDE，完成配置后，生成一次ProcessorExpert代码；
5)、FTM0的程序在主程序中的调用，如图5所示。
如本说明书和权利要求书中所示，术语“包括”与“包含”仅提示包括已明确标识的步骤和元 素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。
进一步可以理解的是，本公开中“多个”是指两个或两个以上，其它量词与之类似。
进一步可以理解的是，术语“第一”、“第二”等用于描述各种信息，但这些信息不应限于 这些术语。这些术语仅用来将同一类型的信息彼此区分开，并不表示特定的顺序或者重要程度。 实际上，“第一”、“第二”等表述完全可以互换使用。例如，在不脱离本公开范围的情况下， 第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。
上述实施例只为说明本发明的技术构思及特点，是一种优选的实施例，其目的在于熟悉此 项技术的人士能够了解本发明的内容并据以实施，并不能以此限定本发明的保护范围。

Claims (10)

1.一种用于I2S音频总线的时钟生成方法，其特征在于，包括如下步骤：
主控制器读取所述I2S音频总线传输的音频文件；
所述主控制器读取所述音频文件的采样率、数据位长度及通道数，并根据所述数据位长度和通道数计算得到每帧数据量，根据从控制器对主时钟信号的倍数要求生成一主时钟信号，所述主时钟信号的频率为fs×X，其中fs为采样率，X为选取的倍数；
所述从控制器接收所述主时钟信号，并将主时钟信号作为时钟源，实现音频数模转换的调制滤波。
2.根据权利要求1所述的时钟生成方法，其特征在于，X为每帧数据量的两倍以上的整数倍。
3.根据权利要求1或2所述的时钟生成方法，其特征在于，根据下式(1)计算所述每帧数据量：
Data＝L×2 (1)
其中，L为数据位长度。
4.根据权利要求1或3所述的时钟生成方法，其特征在于，数模转换后的信号为双通道模拟信号。
5.根据权利要求1所述的时钟生成方法，其特征在于，所述主控制器为具有MCLK输出端口的主芯片，所述从控制器为具有MCLK输入端口的从芯片，所述MCLK输出端口和所述MCLK输入端口电性连接以将所述主芯片生成的所述主时钟信号输出至所述从芯片。
6.一种用于I2S音频总线的时钟生成系统，包括具有MCLK输出端口的主芯片和具有MCLK输入端口的从芯片，所述MCLK输出端口和MCLK输入端口电性连接，其特征在于，
所述主芯片，用于读取由I2S音频总线传输的音频文件，读取所述音频文件的采样率、数据位长度及通道数，并根据所述数据位长度和通道数计算得到每帧数据量，根据所述从芯片对主时钟信号的倍数要求生成一主时钟信号并自所述MCLK输出端口输出，所述主时钟信号的频率为fs×X，其中fs为采样率，X为选取的倍数；
所述从芯片，用于通过所述MCLK输入端口接收所述主时钟信号，并将主时钟信号作为时钟源，实现音频数模转换的调制滤波。
7.根据权利要求6所述的时钟生成系统，其特征在于，X为每帧数据量的两倍以上的整数倍，根据下式(1)计算所述每帧数据量：
Data＝L×2 (1)
其中，L为数据位长度。
8.根据权利要求6或7所述的时钟生成系统，其特征在于，数模转换后的信号为双通道模拟信号。
9.根据权利要求6所述的时钟生成系统，其特征在于，所述主芯片还具有用于向所述从芯片输出串行数据位的DBCLK端口、用于向所述从芯片输出左右声道时钟信号的LRCLK端口、及用于向所述从芯片输出数据的DOUT端口，所述从芯片还具有用于输入串行数据位的DBCLK端口、用于输入左右声道时钟信号的LRCLK端口、及用于输入数据的DIN端口，所述主芯片的DBCLK端口与所述从芯片的DBCLK端口直接连接或通过电阻连接，所述主芯片的LRCLK端口与所述从芯片的LRCLK端口直接连接或通过电阻连接，所述主芯片的DOUT端口与所述从芯片的DIN端口直接连接或通过电阻连接。
10.根据权利要求6或9所述的时钟生成系统，其特征在于，所述MCLK输出端口和MCLK输入端口直接连接或二者之间串联有电阻；和/或，所述从芯片还具有用于向所述主芯片输出数据的DOUT端口，所述主芯片还具有用于输入数据的DIN端口，所述从芯片的DOUT端口与所述主芯片的DIN端口直接连接或通过电阻连接。
CN202111484675.4A 2021-12-07 2021-12-07 一种用于i2s音频总线的时钟生成方法及系统 Active CN114253896B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111484675.4A CN114253896B (zh) 2021-12-07 2021-12-07 一种用于i2s音频总线的时钟生成方法及系统
PCT/CN2022/132896 WO2023103749A1 (zh) 2021-12-07 2022-11-18 一种用于i2s音频总线的时钟生成方法及系统、dac电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111484675.4A CN114253896B (zh) 2021-12-07 2021-12-07 一种用于i2s音频总线的时钟生成方法及系统

Publications (2)

Publication Number Publication Date
CN114253896A true CN114253896A (zh) 2022-03-29
CN114253896B CN114253896B (zh) 2024-06-14

Family

ID=80791782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111484675.4A Active CN114253896B (zh) 2021-12-07 2021-12-07 一种用于i2s音频总线的时钟生成方法及系统

Country Status (2)

Country Link
CN (1) CN114253896B (zh)
WO (1) WO2023103749A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023103749A1 (zh) * 2021-12-07 2023-06-15 苏州上声电子股份有限公司 一种用于i2s音频总线的时钟生成方法及系统、dac电路

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN200944639Y (zh) * 2006-08-23 2007-09-05 海信集团有限公司 一种音频信号的数模转换电路及电视机
US20100077247A1 (en) * 2008-09-19 2010-03-25 Mcharg Andrew Charles Computer audio interface units and systems
CN201576317U (zh) * 2009-12-24 2010-09-08 厦门联创微电子股份有限公司 视频式汽车行驶记录仪
CN102545896A (zh) * 2010-12-17 2012-07-04 美信集成产品公司 用于串行数据接口的自适应频率合成
CN102946247A (zh) * 2012-11-08 2013-02-27 东南大学 I2s接口时钟电路的分频电路
CN204578526U (zh) * 2015-02-11 2015-08-19 北京远特科技有限公司 一种车载终端
US20160034417A1 (en) * 2011-10-05 2016-02-04 Analog Devices, Inc. Distributed audio coordination over a two-wire communication bus
US20160239451A1 (en) * 2015-02-13 2016-08-18 Invensense, Inc. Including control data in a serial audio stream
CN108391202A (zh) * 2018-02-27 2018-08-10 惠州市德赛西威汽车电子股份有限公司 一种车载音频动态采样方法及系统
CN207939497U (zh) * 2018-03-23 2018-10-02 深圳市摩雅电子有限公司 一种音频解码SoC芯片的内部时钟架构
US20190005974A1 (en) * 2017-06-28 2019-01-03 Qualcomm Incorporated Alignment of bi-directional multi-stream multi-rate i2s audio transmitted between integrated circuits
CN110166891A (zh) * 2019-06-04 2019-08-23 Oppo广东移动通信有限公司 音频处理电路、音频模组及电子设备
US20190289393A1 (en) * 2018-03-13 2019-09-19 Qualcomm Incorporated Phase alignment in an audio bus
CN110888619A (zh) * 2019-11-26 2020-03-17 上海艾为电子技术股份有限公司 数字音频功放同步电路及方法、电子设备
CN211860526U (zh) * 2020-05-27 2020-11-03 广州飞傲电子科技有限公司 一种音频信号的处理电路及设备
CN112306932A (zh) * 2020-11-27 2021-02-02 珠海市一微半导体有限公司 一种接口协议复用的方法及芯片
CN113285719A (zh) * 2021-06-29 2021-08-20 珠海市一微半导体有限公司 一种音频数模转换电路
CN113518300A (zh) * 2021-06-15 2021-10-19 翱捷科技(深圳)有限公司 一种基于i2s的音频采集芯片参数自动配置方法及系统

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN207354556U (zh) * 2017-10-16 2018-05-11 维沃移动通信有限公司 一种耳机电路、耳机和移动终端
CN108319441B (zh) * 2018-01-02 2021-07-16 广东美的制冷设备有限公司 音频播放的控制方法、装置、系统、处理器及存储介质
CN114253896B (zh) * 2021-12-07 2024-06-14 苏州上声电子股份有限公司 一种用于i2s音频总线的时钟生成方法及系统

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN200944639Y (zh) * 2006-08-23 2007-09-05 海信集团有限公司 一种音频信号的数模转换电路及电视机
US20100077247A1 (en) * 2008-09-19 2010-03-25 Mcharg Andrew Charles Computer audio interface units and systems
CN201576317U (zh) * 2009-12-24 2010-09-08 厦门联创微电子股份有限公司 视频式汽车行驶记录仪
CN102545896A (zh) * 2010-12-17 2012-07-04 美信集成产品公司 用于串行数据接口的自适应频率合成
US20160034417A1 (en) * 2011-10-05 2016-02-04 Analog Devices, Inc. Distributed audio coordination over a two-wire communication bus
CN102946247A (zh) * 2012-11-08 2013-02-27 东南大学 I2s接口时钟电路的分频电路
CN106878125A (zh) * 2013-10-25 2017-06-20 美国亚德诺半导体公司 双线通信系统和应用
CN204578526U (zh) * 2015-02-11 2015-08-19 北京远特科技有限公司 一种车载终端
US20160239451A1 (en) * 2015-02-13 2016-08-18 Invensense, Inc. Including control data in a serial audio stream
US20190005974A1 (en) * 2017-06-28 2019-01-03 Qualcomm Incorporated Alignment of bi-directional multi-stream multi-rate i2s audio transmitted between integrated circuits
CN108391202A (zh) * 2018-02-27 2018-08-10 惠州市德赛西威汽车电子股份有限公司 一种车载音频动态采样方法及系统
US20190289393A1 (en) * 2018-03-13 2019-09-19 Qualcomm Incorporated Phase alignment in an audio bus
CN207939497U (zh) * 2018-03-23 2018-10-02 深圳市摩雅电子有限公司 一种音频解码SoC芯片的内部时钟架构
CN110166891A (zh) * 2019-06-04 2019-08-23 Oppo广东移动通信有限公司 音频处理电路、音频模组及电子设备
CN110888619A (zh) * 2019-11-26 2020-03-17 上海艾为电子技术股份有限公司 数字音频功放同步电路及方法、电子设备
CN211860526U (zh) * 2020-05-27 2020-11-03 广州飞傲电子科技有限公司 一种音频信号的处理电路及设备
CN112306932A (zh) * 2020-11-27 2021-02-02 珠海市一微半导体有限公司 一种接口协议复用的方法及芯片
CN113518300A (zh) * 2021-06-15 2021-10-19 翱捷科技(深圳)有限公司 一种基于i2s的音频采集芯片参数自动配置方法及系统
CN113285719A (zh) * 2021-06-29 2021-08-20 珠海市一微半导体有限公司 一种音频数模转换电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023103749A1 (zh) * 2021-12-07 2023-06-15 苏州上声电子股份有限公司 一种用于i2s音频总线的时钟生成方法及系统、dac电路

Also Published As

Publication number Publication date
CN114253896B (zh) 2024-06-14
WO2023103749A1 (zh) 2023-06-15

Similar Documents

Publication Publication Date Title
US9946679B2 (en) Distributed audio coordination over a two-wire communication bus
EP2824845A1 (en) Two-wire communication protocol engine
CN111162984B (zh) 一种基于biss-c的控制方法、装置及通信系统
US20230396504A1 (en) Node discovery and configuration in a daisy-chained network
CN114253896A (zh) 一种用于i2s音频总线的时钟生成方法及系统
US20190005974A1 (en) Alignment of bi-directional multi-stream multi-rate i2s audio transmitted between integrated circuits
CN101420294B (zh) 一种时钟锁相环控制方法及装置
CN104490402A (zh) 一种pci主动噪声控制卡
CN110166891A (zh) 音频处理电路、音频模组及电子设备
EP2568609A2 (en) Digital modulation with arbitrary input sampling and output modulation frequencies
US7929718B1 (en) Systems and methods for switching and mixing signals in a multi-channel amplifier
KR102252328B1 (ko) 클록이 동기화된 모듈형 신호 변환 장치 및 정보 처리 장치.
US6683927B1 (en) Digital data reproducing apparatus and method, digital data transmitting apparatus and method, and storage media therefor
US8775192B2 (en) Two-wire digital audio interface
Lewis Common inter-IC digital interfaces for audio data transfer
US7391346B1 (en) Switching amplifier system and method
US20040186602A1 (en) Multi-chip PWM synchronization and communication
US9213761B1 (en) Electronic systems and methods for integrated, automatic, medium-quality audio
CN215867554U (zh) 一种任意波形发生器底板
US20240004825A1 (en) Serial daisy-chained bus power for serial daisy-chained communication system
US20230421950A1 (en) Systems and techniques for microphone array calibration
US20230370311A1 (en) Auxiliary communication over a pulse density modulated interface
Harris et al. Intelligent Class D Amplifier Controller Integrated Circuit as an Ingredient Technology for Multi-Channel Amplifier Modules of Greater than 50Watts/Channel
CN100412747C (zh) 一种数字音频i2s接口时钟提供方法
CN113721056A (zh) 一种可扩展的任意波形发生器底板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant