KR101496672B1 - 모바일 인더스트리 프로세서 인터페이스 - Google Patents

Abstract

본 발명은 최적화된 MIPI(Mobile Industry Processor Interface)에 관한 것으로, 본 발명은 입력된 데이터를 시리얼(Serial)하게 만들고 고속 클럭(Clock)에 동기하여 전송하는 트랜스미터 파이와, 상기 트랜스미터로부터 입력되는 클럭에 동기하여 직렬 데이터를 8비트 단위의 병렬 데이터로 바꾸는 리시버 파이와, 상기 리시버 파이로부터 입력된 병렬 데이터를 멀티레인(multi-lane)을 가지고 32비트(bit)로 만들어 리시버 프로토콜 레이어로 전송하는 비트 머지 블록(bit merge block)과, 상기 비트 머지 블록으로부터 받은 데이터를 디코딩하여 인식하게 하는 리시버 프로토콜 레이어(Receiver Protocol Layer)를 포함하는 것을 특징으로 한다.

MIPI

Description

모바일 인더스트리 프로세서 인터페이스{Mobile Industry Processor Interface}

본 발명은 MIPI에 관한 것으로, 특히 최적화된 MIPI(Mobile Industry Processor Interface)에 관한 것이다.

MIPI(Mobile Industry Processor Interface)란 모바일 기기의 인터페이스 표준을 가르킨다. 우리가 흔히 모바일 디바이스라고 부르는 것을 크게 하드웨어와 소프트웨어로 구성되어 있다. 하드웨어 관점에서 보게 되면 디바이스의 중심에 다양한 메이커의 프로세서 또는 SOC(System on Chip)가 존재하고, 이것은 카메라, 디스플레이 메모리 등과 연결되어 있다. 그리고 이 프로세서에는 소프트웨어라고 불리우는 애플리케이션 프로그램이 장착된다.

즉, MIPI는 프로세서와 주변장치들 사이의 하드웨어 및 소프트웨어를 위한 새로운 표준이다. 다시 말해, 단말기 내의 기준 프로세서와 주변 프로세서인 카메라모듈, 디스플레이, RF-IC 사이의 시리얼 인터페이스의 새로운 규격을 의미한다.

최근 모바일 산업계는 많은 인터페이스를 갖고 있으며, 이들은 개념적으로 별반 다르지 않은 동작 성능을 보인다. 또한 이들은 호환성이 없으며, 이에 과다한 투자는 늘 모바일 업계에 큰 부담이 되어왔다.

MIPI를 통해 분화되어진 많은 인터페이스를 표준화함으로써 다양한 제조업체들로부터 공급되는 SOC, 프로세서와 주변장치들은 상호 호환성을 갖게 된다. 이에 따라 개발 시간 및 인력을 감소시킬 수 있다. 이를 위해 최적화된 MIPI를 구현하기 위한 연구가 계속되고 있다.

따라서, 상기와 같은 문제점을 해결하기 위하여, 본 발명은 MIPI(Mobile Industry Processor Interface)를 제공하는 데 그 목적이 있다.

본 발명에 따른 모바일 인더스트리 프로세서 인터페이스는 입력된 데이터를 시리얼(Serial)하게 만들고 고속 클럭(Clock)에 동기하여 전송하는 트랜스미터 파이와, 상기 트랜스미터로부터 입력되는 클럭에 동기하여 직렬 데이터를 8비트 단위의 병렬 데이터로 바꾸는 리시버 파이와, 상기 리시버 파이로부터 입력된 병렬 데이터를 멀티레인(multi-lane)을 가지고 32비트(bit)로 만들어 리시버 프로토콜 레이어로 전송하는 비트 머지 블록(bit merge block)과, 상기 비트 머지 블록으로부터 받은 데이터를 디코딩하여 인식하게 하는 리시버 프로토콜 레이어(Receiver Protocol Layer)를 포함하는 것을 특징으로 한다.

상기 비트 머지 블록은 1레인일 경우 8비트를 4번 모아서 32비트로 만드는 것을 특징으로 한다.

상기 비트 머지 블록은 2레인일 경우 8비트를 2번 모아서 32비트로 만드는 것을 특징으로 한다.

상기 비트 머지 블록은 3레인일 경우 제 1 입력에서는 24비트를 모으고 상기 리시버 프로토콜 레이어로 전송하지 않으며, 제 2 입력에서는 48비트가 모이고 이중 32비트를 전송하며, 제 3 입력에서는 남아있는 16비트와 새로 들어온 24비트 중 16비트를 전송하며, 제 4 입력에서는 남아있는 8비트와 새로 들어온 24비트를 합쳐서 32비트를 전송하는 것을 특징으로 한다.

상기 비트 머지 블록은 4레인일 경우 입력을 그대로 상기 리시버 프로토콜 레이어로 전송하는 것을 특징으로 한다.

상기 리시버 프로토콜 레이어로 구현된 스테이트 머신은 각 스테이트가 4개의 바이트(Byte)로 이루어지는 것을 특징으로 한다.

상기 리시버 프로토콜 레이어로 구현된 스테이트 머신은 1 레인에서 4레인을 모두 지원하는 것을 특징으로 한다.

상기 리시버 프로토콜 레이어에 입력된 데이터는 쇼트 패킷 포맷과 롱 패킷 포맷으로 이루어지는 것을 특징으로 한다.

상기 리시버 프로토콜 레이어로 구현된 스테이트 머신은 상기 소트 패킷 포맷은 Data ID, Byte 0, Byte 1, ECC 중 어느 것이 먼저 들어온 값인가에 따라 분기하여 스테이트가 정해지는 것을 특징으로 한다.

상기 리시버 프로토콜 레이어로 구현된 스테이트 머신은 상기 롱 패킷 포맷은 Data ID, WC LSB, WC MSB, ECC 중 어느 것이 먼저 들어온 값인가에 따라 분기하여 스테이트가 정해지는 것을 특징으로 한다.

이상에서 설명한 바와 같이, 본 발명에 따른 MIPI는 1 레인에서 4 레인을 모두 지원하는 MIPI를 구현함에 있어 하나의 스테이트 머신으로 모든 레인을 구현할 수 있다.

이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 설명한다. 이때 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시 예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는않는다.

그리고 본 발명에서 사용되는 용어는 가능한 한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재하였으므로, 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미로서 본 발명을 파악하여야 함을 밝혀두고자 한다.

도 1은 본 발명에 따른 MIPI를 나타낸 블록도이다.

도 1에 도시된 바와 같이, 본 발명에 따른 MIPI는 입력된 데이터를 시리얼(Serial)하게 만들고 고속 클럭(Clock)에 동기하여 전송하는 트랜스미터 파이(Transmitter PHY)(100)와, 입력되는 클럭에 동기하여 직렬 데이터를 8비트 단위의 병렬 데이터로 바꾸는 리시버 파이(Receiver PHY)(200)와, 입력된 병렬 데이터를 32bit로 만들어 리시버 프로토콜 레이어로 전송하는 비트 머지 블록(bit merge block)(300)과, 비트 머지 블록으로부터 받은 데이터를 순서에 따라 패킷의 어느 부분인지를 판단하여 8bit의 4개로 이루어진 완전한 패킷을 만들고 패킷에 따라 리시버가 적용된 시스템에서 필요한 데이터를 디코딩하여 인식하게 하는 리시버 프로 토콜 레이어(Receiver Protocol Layer)(400)으로 구성된다.

이와 같이 구성된 MIPI을 구체적으로 살펴보면 아래와 같다.

먼저, 트랜스미터 파이(100)에 8비트의 데이터가 입력되면, 트랜스미터 파이(100)는 입력된 8비트 데이터를 시리얼하게 만들어 고속 클럭에 동기하여 리시버 파이(200)로 전송한다. 이어, 리시버 파이(200)는 입력되는 클럭에 동기하여 트랜스미터 파이(100)로부터 전송받은 직렬 데이터를 8비트 단위의 병렬 데이터로 바꾸어 비트 머지 블록(300)으로 전송하게 된다.

비트 머지 블록(300)은 8비트/16비트/24비트 데이터를 32비트로 만들어서 리시버 프로토콜 레이어(400)로 전송한다. 여기서, 본 발명의 MIPI의 1 레인(single lane), 2 레인, 3레인 및 4 레인의 동작을 설명하면 다음과 같다.

1 레인(single lane)에서는 8비트 데이터를 4번 모아서 모아진 32비트 데이터와 클럭을 리시버 프로토콜 레이어(400)로 전송한다.

그리고, 2 레인(two lane)에서는 8비트 데이터를 2번 모아서 모아진 32비트 데이터와 클럭을 리시버 프로토콜 레이어(400)로 전송한다.

3 레인(three lane)에서는 첫번째 입력에서는 24비트가 들어오고 이때는 리시버 프로토콜 레이어(400)로 전송하지 않으며, 두번째 입력에 의하여 48비트가 모이고 이중 32비트를 리시버 프로토콜 레이어(400)로 전송한다. 세번째 입력에서 남아있는 16비트와 새로 들어온 24비트 중 16비트를 전송한다. 네번째 입력에서 남아있는 8비트와 새로 들어온 24비트를 합쳐서 32비트를 전송한다.

4 레인(four lane)에서는 한번 입력에 32비트를 받으므로 입력을 그대로 리 시버 프로토콜 레이어(400)로 전송한다.

이와 같이, 본 발명은 1 레인에서 4 레인 전부 비트 머지 블록(300)을 두면 프로토콜 레이어에서는 4레인의 스테이트-머신(state-machine)만을 구현함으로써 4가지 레인을 모두 대응할 수 있게 된다.

도 2는 본 발명에 따른 리시버 프로토콜 레이어의 동작에 따른 4 레인의 스테이트 머신의 예를 도시한 도면이다.

리시버 프로토콜 레이어에 입력된 데이터는 쇼트 패킷 포맷(short packet format)과 롱 패킷 포맷(long packet format)으로 이루어지는 데 본 발명은 리시버 프로토콜 레이어(400)로 전송된 데이터가 32비트이기 때문에 한 스테이트에서 4개의 바이트가 존재하는 스테이트 머신이 구현되게 되고 이러한 스테이트 머신에 따라 디코딩하게 된다.

각 스테이트는 4 개의 바이트(byte)로 이루어지므로 1개의 스테이트는 4개 바이트가 존재할 수 있다. 쇼트 패킷(short packet)은 Data ID, Byte 0, Byte 1, ECC 중 어느 것이 먼저 들어온 값인가에 따라 스테이트가 정해진다. 롱 패킷(long packet)은 Data ID, WC LSB, WC MSB, ECC 중 어느 바이트가 먼저 들어왔는가에 따라 도 2의 단일원 스테이트로 정해지며, 이 각각의 단일원 스테이트에서 데이터 스테이트로 천이한다. 그러나, 단일원 스테이트에서 이중원 스테이트로 천이하여 Date ID를 선택하는 스테이트로 천이할때도 있다. 예를 들어, 도 2에서의 스테이트 머신의 예와 같이 단일원 스테이트의 첫번째인 롱 패킷의 Data ID 스테이트에서 전송할 데이터양이 1바이트인 경우 이중원 스테이트 중 Data-check sum, Data ID state로 바로 천이하게 된다. (여기서, ECC: error 정정코드, WC: word counter, check-s: checksum를 가르킨다)

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

도 1은 본 발명에 따른 MIPI를 나타낸 블록도

도 2는 본 발명에 따른 4 레인의 스테이트 머신을 도시한 도면

Claims (10)

1. 입력된 데이터를 시리얼(Serial)하게 만들고 고속 클럭(Clock)에 동기하여 전송하는 트랜스미터 파이와,

   상기 트랜스미터로부터 입력되는 클럭에 동기하여 직렬 데이터를 8비트 단위의 병렬 데이터로 바꾸는 리시버 파이와,

   상기 리시버 파이로부터 입력된 병렬 데이터를 멀티레인(multi-lane)을 가지고 32비트(bit)로 만들어 리시버 프로토콜 레이어로 전송하는 비트 머지 블록(bit merge block)과,

   상기 비트 머지 블록으로부터 받은 데이터를 디코딩하여 인식하게 하는 리시버 프로토콜 레이어(Receiver Protocol Layer)를 포함하는 것을 특징으로 하는 모바일 인더스트리 프로세서 인터페이스.
2. 제 1항에 있어서,

   상기 비트 머지 블록은 1레인일 경우 8비트를 4번 모아서 32비트로 만드는 것을 특징으로 하는 모바일 인더스트리 프로세서 인터페이스.
3. 제 1항에 있어서,

   상기 비트 머지 블록은 2레인일 경우 8비트를 2번 모아서 32비트로 만드는 것을 특징으로 하는 모바일 인더스트리 프로세서 인터페이스.
4. 제 1항에 있어서,

   상기 비트 머지 블록은 3레인일 경우 제 1 입력에서는 24비트를 모으고 상기 리시버 프로토콜 레이어로 전송하지 않으며, 제 2 입력에서는 48비트가 모이고 이중 32비트를 전송하며, 제 3 입력에서는 남아있는 16비트와 새로 들어온 24비트 중 16비트를 전송하며, 제 4 입력에서는 남아있는 8비트와 새로 들어온 24비트를 합쳐서 32비트를 전송하는 것을 특징으로 하는 모바일 인더스트리 프로세서 인터페이스.
5. 제 1항에 있어서,

   상기 비트 머지 블록은 4레인일 경우 입력을 그대로 상기 리시버 프로토콜 레이어로 전송하는 것을 특징으로 하는 모바일 인더스트리 프로세서 인터페이스.
6. 제 1항에 있어서,

   상기 리시버 프로토콜 레이어로 구현된 스테이트 머신은

   각 스테이트가 4개의 바이트(Byte)로 이루어지는 것을 특징으로 하는 모바일 인더스트리 프로세서 인터페이스
7. 제 1항에 있어서,

   상기 리시버 프로토콜 레이어로 구현된 스테이트 머신은

   1 레인에서 4레인을 모두 지원하는 것을 특징으로 하는 모바일 인더스트리 프로세서 인터페이스.
8. 제 1항에 있어서,

   상기 리시버 프로토콜 레이어에 입력된 데이터는

   쇼트 패킷 포맷과 롱 패킷 포맷으로 이루어지는 것을 특징으로 하는 모바일 인더스트리 프로세서 인터페이스.
9. 제 8항에 있어서,

   상기 리시버 프로토콜 레이어로 구현된 스테이트 머신은

   상기 쇼트 패킷 포맷은 Data ID, Byte 0, Byte 1, ECC 중 어느 것이 먼저 들어온 값인가에 따라 분기하여 스테이트가 정해지는 것을 특징으로 하는 모바일 인더스트리 프로세서 인터페이스.
10. 제 8항에 있어서,

    상기 리시버 프로토콜 레이어로 구현된 스테이트 머신은

    상기 롱 패킷 포맷은 Data ID, WC LSB, WC MSB, ECC 중 어느 것이 먼저 들어온 값인가에 따라 분기하여 스테이트가 정해지는 것을 특징으로 하는 모바일 인더스트리 프로세서 인터페이스.

Images