JPS62149232A - ジツタ抑圧回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は中継器を有する長距離光伝送システムにおける
ジッタ抑圧回路に関する。

〔従来の技術〕

従来、この種のジッタ抑圧回路は、伝送線から抽出した
クロックパルスをエラスティックストアメモリに書込む
一方で読出し、その書込み・読出しカウンタの出力をＰ
ＬＬ回路に入力して書込み読出し信号の位相差を一定に
することによりジッタを抑制していた。

また、ジッタに関しては３Ｒ８！能を有する中継装置に
おいてジッタ伝送特性の規格を決めていた。すなわち、
ジッタを有するクロック信号Ｆ（ｔ）＝　Ａｓ１ｎ（ω
６　ｔ＋Φ１５ｉｎ（ω１　ｔ＋φｌ）＋Φ２ｓｉｎ（
ω２ｔ＋φ２）十・・・）において（ただしω０　：ク
ロックパルスの基本周波数、ω１〜ωｎ　：低周波ジッ
タ成分の角周波数、Φ１〜Φ、ｌ　：角周波数かω１〜
ωｎの低周波ジッタの大きざφ１〜φ。

二位相）ジッタ成分の大きさΦ１〜Φ。を規定していた
。特に、長距離伝送においては受信レベルの劣化を伴う
ため中継装置の特性のジッタ規格を定めていた。

〔発明が解決しようとする問題点〕

」ニ述した従来のジッタ規格値は長距離化および伝送ピ
ントレートの高帯域化に伴い、規格値は厳しくなりシス
テムの長距離化におのずと限界があり、また中継装置の
ハードウェアの構成が困難になるという欠点がある。

〔問題点を解決するための手段〕

本発明のジッタ抑圧回路は、クロック信号の反転位相遅
延回路と、クロック信号を第１の入力とし、反転位相遅
延回路の出力を第２の入力とする第１の加算回路と、第
１の加算回路の出力を入力とする低域通過フィルタと、
低域通過フィルタの出力を入力とする積分回路と、積分
回路の出力を入力とするＰＬＬ回路と、積分回路の出力
を入力とする波高値検出回路と、ＰＬＬ回路の出力を入
力とし、波高値検出回路の出力によって利得が制御され
る増幅器と、クロック信号の位相を調整する位相調整回
路と、位相調整回路の出力を第１の入力とし増幅器の出
力を第２の入力とし、出力を識別回路に入力する第２の
加算回路を有する。

一般に、ジッタのあるクロック信号は周波数変調された
クロック信号であると考えられ、Ｆｌ　（ｔ）　＝　Ａ
ｓ１ｎ（ω＠　ｔ＋Φ１ｓｉｎ（ω１ｔ＋φ１）＋・・
・Φｎ５ｉｎ（ω、ｌｔ＋φｎ））で表わされる。いま
、（ΦＨ５ｉｎ（ω１ｔ＋φ、）＋・・・＋Φ１５ｉｎ
（ωｎ１＋φｎ））のジッタ成分が１つの正弦波の近似
関数で表わされるとすれば上式は振幅を１に規格化して ＦＲｍ（ｔ）＝ｓｉｎ（ω。　ｔ　　＋Ｂｓ１ｎ（ω１
　　ｔ　　＋　φ））・・・・・・（１） になる、ここで、ω。はジッタのないクロックパルスの
角周波数、φはジッタの位相でありＢＣＩとする。

いま Ｆｍ（ｔ）＝　　ｓｉｎω６　　ｔ　　＋Ｃｓ１ｎ（ω
ｌ　ｔ　　＋φ）・・・・・・（２） とおき連立方程式 ％式％（３） の解をｔＩ＋ｔ２＋・・・＋ｔＫ　＋・・・とすると、
パルスタ１Ｆ（ｔ）＝Σδ（１−１Ｋ）　　　　　　・
・・・・・（４）式 ％式％） はＦｍ（ｔ）　と同じ周波数をもつ、一方、　Ｆ！ｌ１
１（ｔ）はＦＲｇ（ｔ）＝ＯｄＦｇ層（ｔ）／ａｔ＞　
。

の近傍で Ｆｍｍ（ｔ）＝ｓｉｎ　（１）６　ｔ　＋Ｃｓ１ｎ（ω
１　ｔ＋φ）＝　Ｆｍ（ｔ） （た（しω０Ｂ＝Ｃ） である。したがって、パルス列Ｆ（ｔ）はＦｍｍ（ｔ）
と同じ周波数変調された周波数をもつ。すなわちＦ（ｔ
）はジッタを含むクロックパルスをあられす。したかっ
て、識別回路にてＦｍ（ｔ）のクロックでデータを識別
し、この識別されたデータからクロック成分を抽出する
とそのクロック信号のインパルス応フィルターの帯域幅
）成分は、 ＦＲＩ５（ｔ）＝ｓｉｎ（ω（、ｔ　＋Ｂｓ１ｎ（ω１
　ｔ　＋φ））である。

以上のことから、識別回路に対してはＦｍ（ｔ）とＦｍ
ｍ（ｔ）は全く同じ関数と見なすことができる。

したがってクロ７り信号より抽出したジッタ成分 Ｆ　　（ｔ）　　＝　Ｃ：ｓｉｎ　　（１）ｌ　　ｔ　
　　　　　　　　　−（５）を位相調整しく２）式の（
ω、　１　＋小＋）の半転位相になるようにして（２）
式と（５）式の信号を加算回路に入力してこの出力にて
識別回路の原データを識別すると原データよりジッタ成
分が消去され、次の中継器にてこのデータよりタイミン
グ抽出した時ジッタが抑圧されているようにすることが
できる。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は、本発明のジッタ抑圧回路の一実施例の構成図
である。

反転位相遅延回路２は入力端子１を介して入力するデー
タより再生したジッタのあるクロック信号を入力し、極
性を反転し位相を遅延して出力する。第１の加算回路３
は、入力端子ｌに入力するクロック信号と、反転位相遅
延回路２の出力を入力してその加算結果を出力する。積
分回路５は。

低域通過フィルタ４によって高調波成分が除去された第
１の加算回路３の出力を積分する。ＰＬＬ回路６は積分
回路５の出力の位相を固定する。波高値検出回路７は積
分回路５の出力の波高値を検出して直流成分として出力
する。増幅器８はＰＬＬ回路６の出力を入力とし、波高
値検出回路７の出力によって利得が制御される０位相調
節回路９は入力端子ｌから入力するクロック信号を入力
してその位相を調整する。第２の加算回路１０は増幅器
８の出力と位相調整回路９の出力とを加算する。識別回
路１１は第２の加算回路１０の出力によって、伝送デー
タ信号入力端子１２から入力するデータ信号を再生して
再生データ信号出力端子１３から出力する。

次に、本実施例の動作を説明する。

クロック信号入力端子１から直接筒１の加算回路３に入
力する第１のクロック信号と、反転位相遅延回路２を介
して入力し第１のクロック信号の反転位相をもつ第２の
クロック信号は第１の加算回路３によって加算される。

もし、入力クロック信号にジッタが無ければ第１の加算
回路３の出力はＯであるが、ジッタがある場合には、２
パルスの差の波形（微分波形）の電圧が出力される。第
１の加算回路３の出力は、低域通過フィルタ４を通過し
た後、積分回路５で積分され、ジッタの主成分の周波数
信号が検出され出力される。このジッタ信号はＰＬＬ回
路６によって位相が固定されて増幅器８によって増幅さ
れ第２の加算回路１゜に入力される。一方、クロック信
号入力端子１から入力したクロック信号はそのジッタ成
分が、波高値検出回路７を介してジッタ信号の波高値に
よって利得制御される増幅器８の出力と逆位相になるよ
うに位相調整回路９によって位相調整され第２の加算回
路ｌＯに入力され、ジッタ成分が取除かれたクロック信
号が出力される。なおこの信号はＡＭ変調がかかってい
るが、識別回路１１にて伝送路データ信号入力端子１２
から入力するデータ信号を再生するとＡＭ変調のない、
ジッタ成分が取り除かれたデータに変換され再生データ
信号出力端子１３かも出力される。

〔発明の効果〕

以上説明したように本発明は、入力クロック信号とその
反転位相遅延信号とを加算し、その結果を積分してジッ
タの基本周波数信号を検出し、さらに入力クロック信号
からジッタの基本周波数信号を取除く回路を備えたこと
により、中継装置におけるクロック信号の再生が容易に
なり、長距離伝送において中継装置におけるジッダ伝達
特性規格を厳しくする必要がなくなるという効果がある
。

【図面の簡単な説明】

第１図は本発明のジッタ抑圧回路の一実施例のブロック
図である。 ｌ・・・クロック信号入力端子、 ２・・・反転位相遅延回路、 ３・・・第１の加算回路、 ４・・・低域通過フィルタ。 ５・・・積分回路。 ６・・・ＰＬＬ回路、 ７・・・波高値検出回路。 ８・・・増幅器。 ９・・・位相調整回路、 ｌＯ・・・第２の加算回路。 １１・・・識別回路、 １２・・・伝送路データ信号入力端子。 １３・・・再生データ信号出力端子。

Claims (1)

1. 【特許請求の範囲】 クロック信号の反転位相遅延回路と、 該クロック信号を第１の入力とし、前記反転位相遅延回
   路の出力を第２の入力とする第１の加算回路と、 第１の加算回路の出力を入力とする低域通過フィルタと
   、 低域通過フィルタの出力を入力とする積分回路と、 積分回路の出力を入力とするＰＬＬ回路と、積分回路の
   出力を入力とする波高値検出回路と、 ＰＬＬ回路の出力を入力とし、前記波高値検出回路の出
   力によって利得が制御される増幅器と、前記クロック信
   号の位相を調整する位相調整回路と、 位相調整回路の出力を第１の入力とし前記増幅器の出力
   を第２の入力とし、出力を識別回路に入力する第２の加
   算回路を有するジッタ抑圧回路。